KR100284203B1 - Eprom메모리어레이를위한스위칭그라운드를가진판독장치및방법 - Google Patents

Abstract

행들(28)과 열들(30)과 행들과 열들의 각 교차점들에서 선택적으로 액세스될 수 있는 번지 지정 가능한 메모리 소자를 가지는 EPROM 어레이의 선택된 메모리 소자(25)로부터 데이터를 판독하기 위한 기술. 각 메모리 소자(25)는 게이트(27), 소스(29) 및 드레인(30) 전극을 가지는 트랜지스터를 포함하며, 데이터가 판독될 특정 메모리 소자에 관련된 행과 열을 적절히 바이어스 함에 의해 메모리 소자를 선택한 후에, 메모리 소자의 소스-드레인 패스를 통해 전류가 흐르게 하고 메모리 소자(25)의 드레인 및 게이트 전압이 안정화된 후에 메모리 소자로부터 데이터를 판독하는 것을 가능하게 하기 위해 소자(33)를 스위칭 함에 의해 소스 전극이 선택적으로 그라운드에 연결된다.

Description

ＥＰＲＯＭ 메모리 어레이를 위한 스위칭 그라운드를 가진 판독 장치 및 방법

본 출원은 ″EPROM 메모리 어레이를 위한 전압 기준 발생 장치″(미국 특허 출원 번호 제 08/723,924호), ″고전압 레벨 시프팅 CMOS 버퍼″(미국 특허 출원 번호 제 08/723,925호), 및 ″EPROM 메모리 어레이를 위한 과충전/방전 전압 조정기″(미국 특허 출원 번호 제 08/723,926호)란 발명의 명칭을 가진 동시 계류중인 출원과 관련되어 있으며, 이들은 동일자로 출원되었고, 출원인에게 양도되었으며, 그 내용이 본 명세서에 참고문헌으로 되어 있다.

본 발명은 대체로 판독 전용 기억 장치(ROM)와 메모리 어레이, 그리고 그런 장치와 어레이로부터 데이터를 판독하기 위한 개선된 기술과 장치, 특히 소거 프로그램 가능 롬(EPROM)으로부터 데이터를 판독하기 위한 개선된 구조와 방법에 관한 것이다.

EPROM 장치는 반도체 공정 기술을 사용하여 제조된다. 공정 기술의 진보에 따라 선 폭이 감소되고 있으므로, 완전히 새로운 버전(version)의 제품을 설계 및 제조하는 것뿐만 아니라 새로운 기술로 기존의 제품을 더 작은 크기로 축소 또는 스케일(scale)하는 것도 바람직하다. 그러기 위해 제품의 설계와 구조, 그리고 시도하는 치수 스케일링(scaling)이 그 동작에 역효과를 주는 것도 검토하고 분석할 필요가 있다. 본 발명은 새로운 공정 기술에 따라 비용 효율적이고 작동 가능한 방식으로 EPROM 제품을 축소시키는 작업에서 비롯되었다.

마이크로컨트롤러에 내장된 EPROM 프로그램 메모리에 대해 그러한 일을 착수함에 있어, 한 예로 스케일링 공정은 디바이스의 요건과 맞물렸을 때 그 일을 극도로 어렵게 만드는 제한을 부과한다. 그런 디바이스에 대한 스케일링 공정을 행함에 있어 만나는 몇 가지 문제점은 넓은 전압 범위, 낮은 프로그램 판독 마진(margin), 고속, 및 저전류이다. 특히, 스케일된 EPROM의 판독 마진은 디바이스의 동작 전압 범위보다 낮은 것이 보통이다. 마이크로컨트롤러에 내장된 EPROM 어레이의 전형적인 실행에 있어서, 마이크로컨트롤러의 공급 전압은 소자에 저장된 데이터의 판독이 가능하도록 EPROM 메모리 소자를 제어하는데 사용된다. 데이터를 판독하기 위해, 메모리 소자의 프로그램된 임계 전압의 측정이 필요하게 된다. 메모리 소자는 EPROM 셀의 임계 전압이 낮으면 소거되며, 임계 전압이 높으면 프로그램된다고 알려져 있다. 셀은 셀을 포함하는 트랜지스터의 제어 게이트에 전압을 인가함으로써 판독된다. 인가된 전압이 임계치보다 높다면 전류가 셀로 흐르게 된다. 셀의 프로그래밍 마진은 인가된 제어 게이트 전압의 최대치와 프로그램된 셀의 프로그램된 임계 전압 사이의 전압차이다. 프로그램된 EPROM 셀은 판독 시에 셀의 높은 임계 전압보다 낮은 크기의 제어 게이트 전압을 인가하여서는 전류를 전도하지 않는다.

대부분의 실행에 있어, 메모리 어레이를 판독하기 위해 사용되는 제어 게이트 전압은 시스템의 공급 전압이다. 메모리 셀의 프로그램된 임계치가 공급 전압의 최대치보다 낮을 때에는, 프로그램된 셀은 통상적 기술로는 검출될 수 없다.

디바이스를 더 작은 크기로 스케일링하는 것도 또한 EPROM을 작동시키는데 사용되는 전압 범위를 감소시키는 효과를 갖는다. EPROM 메모리 셀이 축소되면, 프로그램된 임계 전압이 감소되고 유효(effective) 프로그래밍 마진이 감소된다. 또한, 보통 더 작은 EPROM 셀이 더 낮은 판독 전류를 요구한다. 이 모든 것들이 스케일된 EPROM의 데이터를 통상적인 기술로 판독하는 것을 어렵게 만든다.

판독 마진 전압을 공급 전압 미만으로 낮추는 데는 행(row) 전압(즉, EPROM 메모리 소자의 게이트를 제어하는 전압)이 더 낮은 값으로 조정될 것이 요구된다. 제어 게이트 전압이 프로그램된 임계 전압의 크기 아래의 레벨로 감소되지 않으면, EPROM 메모리의 내용은 판독될 수 없다. 행 제어 전압을 조정하는 것은 보통 상당한 양의 전류 소비를 요하며, 특히 구동되는 전기 노드(node)가 고속 동작을 요하거나 용량성 부하가 많이 걸릴 때 그러하다.

행 전압을 조정하는데 대한 전형적인 해답은 EPROM 소자에 인가되는 최종 전압을 제한하기 위해 공급 전압에 비례하는 전류를 차단함으로써 행 전압을 클램프(clamp)하는 것일 것이다. 통상적인 EPROM 판독 구조에서, 높은 속도를 가지고 상당한 양의 용량성 부하를 가지기 위해서는 행 구동 회로도 또한 필요하다. 이것은 낮은 전류 소비와 고속 동작이라는 제한이 주어졌을 때, 최종 전압을 조정하는 일을 매우 어렵게 만든다.

종래 기술의 경우, EPROM 설계시 EPROM 어레이의 X-디코더와 센스 증폭기에 직접 인가되는 고전압 공급원이 사용되었다. 어레이의 행으로 변환하는 X-디코더 또는 어레이의 열로 변환하는 센스 증폭기가 구동되면, 두 디바이스 모두가 고전압으로 이르게된다. 행과 열의 교차점에 트랜지스터가 존재하고, 트랜지스터를 포함하는 메모리 셀을 통해 전류가 흘러 그것을 프로그램한다. EPROM 프로그램 메모리 디바이스가 축소됨에 따라, 각 부분에 인가되는 최대 전압은 종래의 디바이스 크기에서 사용되던 것보다 감소되었다. 한편, 이 디바이스는 프로그램을 위해 일정 크기의 전압을 요하는데, 이는 기술 발전과 더불어 감소되지 않는 프로그램 전압 요청에 의해 결정된다.

행에 인가된 V_DD와 함께, 제품의 프로그램 임계값은 보통 새 기술의 사용으로 초과되는데, 이는 초과 전류라는 단점 없이 축소 이전의 실행에 있어서와 동일한 속도로 어레이를 판독하려는 노력을 불러오게 된다. 종래 기술이 제시한 해답에는, 어레이의 X-디코더가 속도 패스의 일부로 사용되었다. 디바이스가 턴 온 되면, 디코더를 통한 전달 때문에 얼마간의 시간이 경과하게 된다. 다음, 선택된 열이 턴 온 되고 센스 증폭기를 통해 판독된다. 이 방법에 의한 판독 액세스를 위한 지연 시간은 셀로부터 데이터를 출력하기 위해 X-디코더, 워드, 열을 통과해 센스 증폭기로 진행한 결과이다. 이 동작은 어레이의 판독에 상당한 시간 지연을 초래하고, 따라서 디바이스의 속도를 제한한다.

종래의 EPROM 설계에서, EPROM은 센스 증폭기를 초기화함에 의해 판독될 준비가 되도록 제작된다. 다음, 행이 턴 온 되고, 이는 인에이블(enable) 전압을 메모리 소자에 전달한다. 다음, 메모리 소자가 턴 온 되고 비트가 판독된다. 이 방법은 행 디코더(X 디코더)가 매우 빨리 구동되도록 만든다. 메모리 소자를 스케일링하고 적절한 프로그래밍 마진을 얻기 위해 필요한 전압 조정기를 부가할 때, 전류를 적게 소비하면서 메모리 소자를 판독하는데 요구되는 결과적 시간은 매우 길다.

본 발명의 주된 목적은 전류의 과잉 소비라는 불리함 없이 어레이를 고속으로 판독하는데 있다.

발명의 요약

본 발명에 따르면, 개선된 기술이 사용되는데, 이는 전류의 과잉 소모라는 불이익 없이 축소 이전의 설계의 EPROM과 필적하는 속도로 어레이가 판독되는 것을 가능하게 한다. 특히, 선택된 메모리 소자 또는 셀(정상적으로 부동하는(floating) 소스-드레인 패스를 가진 트랜지스터)이 판독되거나 릴리스될 때, 전체 메모리 어레이의 그라운드 측 또는 그라운드 면이 스위치(예를 들어, 트랜지스터)를 통해 스위치 온 또는 오프(실제 회로에 연결 또는 분리)된다. 초기에 X-디코더는 그라운드 연결을 제외한 다른 모든 것과 동시에 턴 온 된다. 셀이 판독될 때, 어레이는 스위치를 통해 간단히 그라운드 되고, 셀 데이터는 센스 증폭기에 의해 검출되는 비교적 낮은 전류 흐름에 의해 판독된다.

X-디코더는 전압원(즉, 전압 조정기 또는 전압 기준)에 의해 급전되며, X-디코더가 판독될 때에는 이 전원이 실질적인 전류 소비 없이 비교적 낮은 값에서 워드상의 전압을 클램프 한다. 전압은 프로그램 임계값을 절대 초과하지 않으며, X-디코더로의 행 제어 전압을 제한하기 위해 사용되는 것과 동일한 전압원이 Y-디코더에도 역시 인가되고, 적절한 점에서의 동작을 보장하기 위해 열 제어 전압을 제한한다. 그라운드를 제외한 모든 것이 프리차지 되고, 턴 온 된다. 모든 전압은 풀 스케일(full scale)에까지 이를 수 있다. 다음, 메모리 셀을 판독할 시간일 때, 그라운드가 스위치 온 되고 데이터가 판독된다.

따라서, 본 발명의 좀 더 구체적인 목적은 회로의 모든 것이 셋업된 후에 판독 명령이 수행되는, EPROM 어레이의 메모리 소자를 판독하기 위한 개선된 기술을 제공하는 것과 열 회로의 센스 증폭기로 검출하기 위해 메모리 소자를 포함하는 트랜지스터의 소스-드레인 패스로의 그라운드 연결을 스위치 온 하여 전류가 그 패스를 통해 흐르게 하는 것이다.

본 발명의 목적, 특징, 실시예, 및 부수적 장점은 도면과 관련한 바람직한 실시예와 방법에서 실시된 바와 같이, 본 발명을 실시하기 위해 현재 고려되고 있는 최적 실시예를 봄으로써 명백해질 것이다.

도 1 은 본 발명이 이용되는 마이크로컨트롤러 장치 내에 내장된 예시적인 EPROM 어레이 회로의 회로 블록도.

도 2 는 본 발명에 따라 도 1의 EPROM 어레이의 메모리 소자에 스위칭 그라운드 판독 명령을 인가하기 위한 바람직한 실시예를 포함하는 회로 블록도.

도 3은 도 2의 EPROM 회로에서 사용되는 조정된 전압 기준 발생 장치의 예시적 실시예에 관한 도.

본 발명이 구현된 마이크로컨트롤러에 내장된 EPROM 장치의 응용 부분의 예가 도 1의 회로 블록도에 도시되어 있다. 회로에서 특히 관심 있는 부분은 EPROM 장치와 관련된 X-디코더(13), X-디코더 고전압 레벨 시프팅 상보적 금속 산화막 반도체(CMOS) 버퍼(15), 전압 기준(18), 행 프리차지(pre-charge)(20), 행 클램프, 센스 증폭기(17),및 스위칭 그라운드 또는 판독 제어 회로(21)를 포함하며, 이들은 모두 EPROM 디바이스와 관련되어 있다.

EPROM 어레이(12)는 마이크로컨트롤러(10)에 프로그램 메모리로 내장되어 있다. 메모리 어레이는 보통의 행과 열로 구성되고, 주어진 행과 열의 교차점에서 트랜지스터의 상태(즉, 디바이스의 존재와 부재)는 그 어레이 위치에 저장된 비트의 값(″0″ 또는 ″1″)을 나타낸다. 마이크로컨트롤러의 표준 공급 전압 V_DD는 메모리 소자에 저장된 데이터를 판독하기 위해 EPROM 메모리 소자를 제어하는데 사용된다. 본래 EPROM 어레이(12)를 위한 행 구동 회로인 X-디코더(13)는 저전압 모드 동작에서 어레이를 위한 제어 게이트 전압과 제어 프로그래밍 전압을 발생시킨다. X-디코더 고전압 레벨 시프팅 CMOS 버퍼(15)는 공급 전압 V_DD에 결합되어 공급 전압을 고전압 모드 동작에서 EPROM 메모리 소자를 프로그램하기 위한 고전압으로 변화시키며, 또한 어레이를 위한 센스 증폭기(17)와 같이 사용된다.

전압 기준(18)은 EPROM 메모리 소자의 제어 게이트 및 드레인의 판독 전압을 제한하기 위해 사용된다. 행 프리차지 회로는 보통 EPROM과 함께 사용되어 어레이 위치가 판독 데이터에 액세스 되는 시간을 향상시키거나, DC 전력 소비를 감소시키거나, 또는 양자의 작용을 하게된다. 여기서, 행 프리차지(20)는 조정기 회로에서 행해지고, 제어 게이트를 구동하기 위해 X-디코더(13)로 넘어가게 된다. 센스 증폭기(17)는 메모리 소자의 전류를 검지하고 EPROM 소자의 임계값을 결정한다.

판독 제어 또는 스위칭 그라운드 회로(21)는 본 발명에 따라 EPROM 어레이의 액세스 시간을 상당히 감소시키는데 사용된다. 이 회로에 대한 전제는 오직 소자의 제어 게이트가 하이(high)이고, 소자의 드레인이 센스 증폭기에 연결되어 있고, 그리고 소자의 소스가 그라운드에 연결되어 있을 때만 메모리 소자에 전류가 흐른다는 것이다. 행 전압이 셋업되는 동안, 소스는 전압이 소정의 적절한 값에 이를 때까지 그라운드로부터 분리된다. 그 순간에, 소스는 그라운드 되고 전류가 흘러 메모리 소자를 판독하게 된다.

도 2의 회로 블록도에서, 어레이(12)의 메모리 소자(25)는 제어 게이트(28), 소스 전극(29), 및 드레인 전극(30)을 가진 MOS 트랜지스터(27)를 포함한다. 드레인 전극은 메모리 소자(25) 판독으로부터의 데이터 출력을 제공하는 센스 증폭기(17)에 연결되어 있다. 처음에, 스위칭 그라운드 회로(21)를 구성하는 판독 제어 회로에서 스위칭 트랜지스터(32)의 제어 게이트(33)는 제 1 클록 주기 동안 게이트(33)가 연결되는 타이밍 제어 회로(35)로부터 제어 게이트 전압을 받는다. 제어 게이트 전압의 레벨은 트랜지스터(32)를 정상적으로 스위치 오프 하도록 미리 정하여져 있어, 트랜지스터(27)의 소스 전극(29)을 그라운드로부터 분리시킨다. 다시 말해, 트랜지스터(32)의 소스-드레인 패스는 정상적으로 부동(normally floating)한다.

상기 제 1 클록 주기 동안, 타이밍 제어 회로(35)는 공급 전압을 버퍼를 통해 메모리 소자(25)의 제어 게이트(28)에 연결시키기 위해, 표준 공급 전압(40)(즉, V_DD)과 조정된(regulated) 제어 전압(41)으로부터 이중 입력을 받는 전압 멀티플렉서(VMUX)(38)에 신호를 전달한다. 특히, VMUX(38)의 출력은 버퍼(15)에 고전압 입력으로 연결되고, 버퍼의 출력은 제어 게이트(28)에 인가된다. 그 결과, 메모리 소자는 메모리 소자의 프로그램된 임계값보다 높을 수 있는 공급 전압과 실질적으로 동등한 레벨까지 빨리 프리차지(pre-charge)된다. 다음, 타이밍 제어 회로(35)는 메모리 소자(25)의 제어 게이트로부터 공급 전압을 제거하고 이를 더 낮은 조정된 제어 전압(41)으로 교환하기 위해 스위칭 신호를 VMUX(38)에 전달하여, 메모리 소자의 행 제어 전압은 EPROM의 프로그램된 임계 전압보다 낮은 값으로 방전되게 된다.

본 발명에 따르면, 다음으로, 타이밍 제어 회로는 바로 다음 클록 주기 동안, 적절한 전압을 트랜지스터(32)의 제어 게이트(33)에 인가함에 의해 스위칭 그라운드 회로(21)의 트랜지스터(32)를 스위치 온 한다. 그 결과, 트랜지스터(27)의 소스 전극(29)은 이제 그라운드에 연결되어, 게이트 및 드레인 전극 전압이 안정된 후에 전류가 메모리 소자(25)의 소스-드레인 패스를 통해 흐르게 되고, 이는 소자가 판독되게끔 한다. 그 때문에, 타이밍 제어 회로는 데이터 판독을 제공하도록 센스 증폭기(17) 또한 동작시킨다.

도 3은 도 2의 조정된 제어 전압 회로(41)로 예시적 실시예를 도시하고 있는데, 이는 다수의 PMOS 트랜지스터(51, 52, 53, 54, 및 55)와 하나의 NMOS 트랜지스터(58)를 포함한다. 트랜지스터(51)는 다른 트랜지스터들 보다 상당히 낮은 전류 운반 능력을 가지도록 선택되어, V_DD가 상승함에 따라 트랜지스터(51)의 드레인 전극에서의 전압은 최종적으로 모든 다른 트랜지스터들을 턴 온 시키기에 충분한 레벨까지 이르게 된다. 다음, 그 노드에서의 전압은 그 레벨보다 V_DD가 증가함에 관계없이 일정하게 유지된다. 회로는 상당한 크기의 DC 전류를 인입할 수 있는 스위칭 회로 없이도, 낮은 변화를 갖는 아날로그 레벨을 발생시킨다. 커패시터(60, 61)는 아날로그 전압을 안정화시키기 위해 사용된다.

이런 식으로, 전압 기준 발생 장치 출력 V_REF는 저전압(프로그래밍이 없는) 모드에서 동작하는 동안, 저전압 레벨에서 공급 전압 V_DD를 트래킹(tracking)하게 된다. 그리고, V_DD가 트랜지스터(51)가 턴 온 되는 그러나 V_DD의 최고치 보다는 낮은 소정의 전압 레벨까지 이르게되면, V_REF는 그 전압 레벨에서 클램프 된다. 클램프 전압이 정해진 후에는, 도 3의 회로의 일련의 트랜지스터로의 행 제어 및 열 제어 출력 패스의 서로 다른 전기적 연결 때문에, 행 제어를 위해 VMUX(38)에 인가된 전압은 클램프 전압보다 약간 높고, 열 제어를 위해 센스 증폭기(17)에 인가된 전압은 클램프 전압보다 약간 낮다. V_DD가 그 최고 전압까지 계속 상승하여도, VMUX와 센스 증폭기에 인가된 전압은 클램프 전압 레벨보다 각각 큰 그리고 낮은 임계값에서 일정하게 유지된다.

그 효과는 커패시터를 빨리 프리차지하고, 다음 커패시터를 더 낮은 레벨로 약간 방전시키고, 다음 EPROM 메모리 셀을 판독하는 것이다. 이 동작 동안의 전압 레벨의 차이 ΔV는 비교적 작고, 결국 종래의 DC 기준이 항상 DC 전류를 인입하는 종래 기술상의 저속 설계와는 대조적으로 매우 작은 전류만이 인입된다. 도 2의 회로에서, AC 속류(dynamic current)가 존재하지만, 그러나 EPROM장치는 상당히 고속으로 동작하며, 훨씬 큰 전류가 인입될 수 있고, 평균 전류 레벨은 작다. 열 디코더를 위한 센스 증폭기는 매우 낮은 전류(예를 들어, 500 nA)에서 트래킹을 수행한다.

EPROM 어레이의 X-디코더는 조정된 기준 전압원에 의해 전류가 공급되며, X-디코더가 판독될 때에는 전압원은 그 즉시 프로그램 임계값을 초과하지 않는 상대적으로 낮은 값으로 실질적으로 전류의 소비 없이 전압을 클램프 시킨다. 동일한 기준 전압원이 열 전압을 제한하기 위해 회로의 Y-디코더에 인가된다. 이런 식으로, 디바이스 실행에 의해 정해진 적절한 점에서의 동작을 보증하기 위해 행과 열의 전압이 제한된다. 회로의 이 부분의 모든 것들이 프리차지 되고, 그라운드를 제외하고는 모두 턴 온 되고(즉, 스위칭 그라운드 회로는 오프 된다), 모든 전압은 최대치에 이르게 된다.

다음, 액세스된 셀은 스위칭 그라운드 회로를 통해 셀에 연결된 메모리 어레이의 그라운드 측(side) 또는 그라운드 면(plane) 때문에 고속으로 판독될 수 있다. 행은 한 클록 주기에서 V_DD까지 내내 구동되고, 다음 주기에서 소정의 낮은 전압에서 클램프 되며, 메모리 셀은 셀을 판독을 가능하게 하기 위해 스위칭 그라운드 회로를 통해 그라운드 된다. 이 구조에 대한 사실상의 속도 패스는 단지 센스 증폭기를 트립(trip)시키는데 요구되는 시간과 함께 소스 전극을 그라운드 시키는데 필요한 시간뿐이다.

회로 설계는 센스 증폭기에서 상당한 전류를 인입함이 없이도 매우 낮은 임계 전압에서 EPROM 메모리 소자를 판독하려는 필요를 수용한다. 본 발명이 공정 기술의 스케일링을 고려하여 전류 생성을 줄이려는 필요에 대한 설계 고려로부터 비롯되었지만, 발명이 그런 고려문제에 한정되지는 않는다.

비록 본 발명을 실행하는 현재 생각되는 최상의 모드가 명세서에서 설명되었지만, 본 발명이 속하는 기술 분야의 당업자는 전술한 설명을 고려함으로써 본 발명의 진정한 내용과 범위를 벗어남이 없이도 본 발명의 바람직한 실시예와 방법에 대한 변형물과 수정물이 만들어질 수 있다는 것을 이해할 것이다. 따라서, 본 발명은 단지 첨부된 청구의 범위와 적용 가능한 판례법 상의 규칙과 원리에 의해 요구되는 범위에만 한정된다.

Claims (9)

1. 메모리 어레이의 행들과 열들의 각 교차점들에 있는 메모리 소자들은 데이터를 저장하고 상기 메모리 소자들의 데이터 내용을 판독하는 것이 가능하도록 프로그램할 수 있는 상기 메모리 어레이를 가지는 ROM에 있어서,

   상기 어레이의 행들에 선택적으로 액세스하기 위한 X-디코더 수단;

   상기 어레이의 열들에 선택적으로 액세스하기 위한 센스 증폭기 수단;

   각 상기 X-디코더 수단과 상기 센스 증폭기 수단에 선택적으로 전원을 공급하기 위한 수단;

   상기 어레이를 위한 그라운드 면; 그리고

   관련된 상기 센스 증폭기 수단에 의해 상기 메모리 소자의 데이터 내용을 검출 및 판독하기 위해 상기 메모리 소자를 통해 전류가 흐르게 하기 위하여, 상기 X-디코더 수단에 의해 선택적으로 액세스되는 상기 어레이의 행에 있는 메모리 소자와 상기 그라운드 면 사이에 선택적으로 전기적 연결을 하기 위한 스위치 수단을 포함하는 것을 특징으로 하는 ROM.
2. 제 1 항에 있어서,

   상기 스위치 수단은 게이트, 소스, 및 드레인 전극을 가지는 트랜지스터이며, 전류 패스는 상기 게이트 전극에 소정의 제어 전압을 인가함에 의해 상기 소스와 드레인 전극들 사이에 수립되며, 상기 전류 패스는 게이트와 드레인 전극 전압이 안정된 후에 상기 그라운드 면과 선택된 상기 메모리 소자 사이에 전기적 연결을 선택적으로 수립함에 의해 닫히는 것을 특징으로 하는 ROM.
3. 제 1 항에 있어서,

   상기 ROM은 전기적으로 프로그램 가능한 것을 특징으로 하는 ROM.
4. 제 3 항에 있어서,

   상기 선택된 메모리 소자의 데이터 내용을 판독하는 동안 전류 소비를 제한하기 위하여, 상기 선택된 메모리 소자의 프로그램된 임계값보다 상대적으로 낮은 값에서, 선택된 행의 상기 선택된 메모리 소자에 인가된 전압을 클램프하기 위해 메모리 어레이의 상기 선택된 행의 전하를 프리차지하고 이어서 감소시키기 위한 수단을 더 포함하는 것을 특징으로 하는 ROM.
5. 메모리 어레이의 행들과 열들의 각 교차점들에서의 메모리 소자는 선택적인 데이터 저장을 위한 프로그램이 가능하며, 상기 메모리 소자에 저장된 데이터를 판독하기 위해 선택된 메모리 소자들에 액세스하기 위하여 X-디코더는 상기 메모리 어레이의 행들로 선택적으로 변환하며 센스 증폭기는 상기 메모리 어레이의 열들로 선택적으로 변환하는 상기 메모리 어레이를 가지는 ROM으로부터 데이터를 판독하는 방법에 있어서,

   상기 선택된 메모리 소자에 저장된 데이터의 판독을 초기화하는 단계; 그리고

   상기 판독을 초기화함에 대한 응답으로, 상기 메모리 소자를 통한 전류 흐름을 수립하기 위해 선택된 상기 메모리 소자를 상기 어레이의 그라운드 면에 선택적으로 연결하고, 상기 센스 증폭기들 중 관련된 하나에 의해 상기 메모리 소자에 저장된 데이터의 판독을 가능하게 하는 단계를 포함하는 것을 특징으로 하는 데이터 판독 방법.
6. 제 5 항에 있어서,

   각 상기 메모리 소자는 소스, 드레인, 및 게이트 전극을 가진 트랜지스터를 포함하며, 상기 메모리 소자를 통한 전류 흐름을 수립하기 위해 상기 선택된 메모리 소자를 어레이의 그라운드 면에 선택적으로 연결하는 단계는 상기 게이트 전극이 제어 게이트 전압으로 적절히 바이어스 되고 게이트 전극 및 드레인 전극 전압이 안정화된 후에 상기 소스 전극을 그라운드에 연결함에 의해 수행되는 것을 특징으로 하는 데이터 판독 방법.
7. 제 6 항에 있어서,

   상기 메모리 소자의 상기 그라운드 면으로의 선택적 연결은 소스, 게이트, 및 드레인 전극을 가지는 트랜지스터를 포함하는 스위치를 가지고 수행되며, 전류 패스는 스위치 트랜지스터를 턴 온 및 턴 오프하기 위해 그 게이트 전극을 선택적으로 바이어스 함에 의해 상기 트랜지스터의 소스/드레인 전극을 통해 수립되는 것을 특징으로 하는 데이터 판독 방법.
8. 제 5 항에 있어서,

   상기 ROM은 EPROM인 것을 특징으로 하는 데이터 판독 방법.
9. 메모리 어레이의 행들과 열들의 각 교차점들에 메모리 소자가 있는 상기 메모리 어레이를 가지는 EPROM의 선택된 상기 메모리 소자들로부터 고속으로 데이터를 판독하는 방법에 있어서,

   상기 EPROM 어레이의 상기 선택된 메모리 소자와 관련된 행에 바이어스 전압을 수립하는 단계;

   상기 선택된 메모리 소자와 관련된 열에 바이어스 전압을 수립하는 단계; 그리고

   상기 메모리 소자내의 전압들이 안정화된 후에 상기 메모리 소자에 저장된 데이터를 검출하는 것을 가능하게 하기 위해 상기 선택된 메모리 소자를 통해 전류 패스를 선택적으로 수립하는 단계를 포함하는 것을 특징으로 하는 데이터 판독 방법.