KR100389614B1 - Eprom메모리어레이를위한기준전압발생장치 - Google Patents

Eprom메모리어레이를위한기준전압발생장치 Download PDF

Info

Publication number
KR100389614B1
KR100389614B1 KR10-1998-0704020A KR19980704020A KR100389614B1 KR 100389614 B1 KR100389614 B1 KR 100389614B1 KR 19980704020 A KR19980704020 A KR 19980704020A KR 100389614 B1 KR100389614 B1 KR 100389614B1
Authority
KR
South Korea
Prior art keywords
voltage
level
supply voltage
eprom
row
Prior art date
Application number
KR10-1998-0704020A
Other languages
English (en)
Other versions
KR19990071742A (ko
Inventor
리차드 엘. 헐
랜디 엘. 야크
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR19990071742A publication Critical patent/KR19990071742A/ko
Application granted granted Critical
Publication of KR100389614B1 publication Critical patent/KR100389614B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

칩 제조에 사용되는 공정 기술의 감소된 라인 폭으로 인해, 종래의 설계로부터 축소된 마이크로컨트롤러 칩(10)에 내장된 EPROM 어레이(12)의 메모리 소자(25)를 판독하기 위한 기술이 개시되어 있다. 마이크로컨트롤러 칩(10)은 소정의 공급 전압(40)을 가지며, 어레이(12)는 판독 사이클 동안 공급 전압이 초기에는 증가하고 종국에는 실질적인 그 최고 전압에 이르는 저전압 모드에서 메모리 소자로부터 데이터 내용을 판독하기 위해 선택적으로 액세스될 수 있는 번지 지정 가능한 메모리 소자(12)의 행들과 열들을 포함한다. 공급 전압의 레벨을 최대 공급 레벨(VDD) 보다 낮은 소정의 레벨까지 트래킹하고, 공급 전압의 레벨이 소정의 레벨보다 높이 증가함에도 불구하고 실질적인 소정의 레벨에서 행과 열 제어 전압을 클램핑 함에 의해 저전압 판독 모드에서 행과 열 제어를 실행하기 위해 조정된 기준 전압(VREF)이 사용된다.

Description

EPROM 메모리 어레이를 위한 기준 전압 발생 장치
본 출원은 "EPROM 메모리 어레이를 위한 스위치 그라운드(switched ground)를 가진 판독 장치 및 방법"(미국 특허 출원 번호 제 08/723,927호), "고전압 레벨 시프팅 CMOS 버퍼"(미국 특허 출원 번호 제 08/723,925호), 및 "EPROM 메모리 어레이를 위한 과충전/방전 전압 조정기"(미국 특허 출원 번호 제 08/723,926호)란 발명의 명칭을 가진 동시 계류중인 출원과 관련되어 있으며, 이들은 동일자로 출원되었고, 출원인에게 양도되었으며, 그 내용이 본 명세서에 참고문헌으로 되어 있다.
본 발명은 대체로 롬(ROM)디바이스와 메모리 어레이, 그리고 상기 디바이스와 어레이로부터 데이터를 판독하기 위한 개선된 기술과 장치, 특히 소거 프로그램 가능 롬(EPROM)으로부터 데이터를 판독하기 위한 개선된 구조와 방법에 관한 것이다.
EPROM 디바이스는 반도체 공정 기술을 사용하여 제조된다. 공정 기술의 진보에 따라 라인 폭이 감소되고 있으므로, 완전히 새로운 버전(version)의 제품을 디자인 및 제조하는 것뿐만 아니라 새로운 기술로 기존의 제품을 더 작은 크기로 축소 또는 스케일(scale)하는 것도 바람직하다. 그러기 위해서는 제품의 디자인과 구조, 그리고 시도되는 치수 스케일링(scaling)이 그 동작에 역효과를 주는 것도 검토하고 분석할 필요가 있다. 본 발명은 새로운 공정 기술에 따라 비용 효율적이고작동 가능한 방식으로 EPROM 제품을 축소시키는 작업에서 비롯되었다.
마이크로컨트롤러에 내장된 EPROM 프로그램 메모리에 대해 그러한 일을 착수함에 있어, 한 예로 스케일링 공정은 디바이스의 요건과 맞물렸을 때 그 일을 극도로 어렵게 만드는 제한을 부과한다. 그런 디바이스에 대한 스케일링 공정을 행함에 있어 만나는 몇 가지 문제점은 넓은 전압 범위, 낮은 프로그램 판독 마진(margin), 고속, 및 저전류이다. 특히, 스케일된 EPROM의 판독 마진은 디바이스의 동작 전압 범위보다 낮은 것이 통상적이다. 마이크로컨트롤러에 내장된 EPROM 어레이의 종래의 구현예에 있어서, 마이크로컨트롤러의 공급 전압은 EPROM 메모리 소자에 저장된 데이터의 판독이 가능하도록 EPROM 메모리 소자를 제어하는데 사용된다. 데이터를 판독하기 위해, 메모리 소자의 프로그램된 임계 전압의 측정이 필요하게 된다. 메모리 소자는 EPROM 셀의 임계 전압이 낮으면 소거되며, 임계 전압이 높으면 프로그램된다고 알려져 있다. 셀은 셀을 포함하는 트랜지스터의 제어 게이트에 전압을 인가함으로써 판독된다. 인가된 전압이 임계치보다 높다면 전류가 셀로 흐르게 된다. 셀의 프로그래밍 마진은 인가된 제어 게이트 전압의 최대치와 프로그램된 셀의 프로그램된 임계 전압 사이의 전압차이다. 프로그램된 EPROM 셀은 판독 시에 셀의 높은 임계 전압보다 낮은 크기의 제어 게이트 전압을 인가하여서는 전류를 전도하지 않는다.
대부분의 구현예에 있어, 메모리 어레이를 판독하기 위해 사용되는 제어 게이트 전압은 시스템의 공급 전압이다. 메모리 셀의 프로그램된 임계치가 공급 전압의 최대치보다 낮을 때에는, 프로그램된 셀은 통상적 기술로는 검출될 수 없다.
또한 디바이스를 더 작은 크기로 스케일링하는 것도 EPROM을 작동시키는데 사용되는 전압 범위를 감소시키는 효과를 갖는다. EPROM 메모리 셀이 축소되면, 프로그램된 임계 전압이 감소되고 유효(effective) 프로그래밍 마진이 감소된다. 또한, 통상적으로 더 작은 EPROM 셀이 더 낮은 판독 전류를 요구한다. 이 모든 것들이 스케일된 EPROM의 데이터를 통상적인 기술로 판독하는 것을 어렵게 만든다.
판독 마진 전압을 공급 전압 미만으로 낮추기 위해서는 행(row) 전압(즉, EPROM 메모리 소자의 게이트를 제어하는 전압)이 더 낮은 값으로 조정될 것이 요구된다. 제어 게이트 전압이 프로그램된 임계 전압의 크기 아래의 레벨로 감소되지 않으면, EPROM 메모리의 내용은 판독될 수 없다. 판독 전압을 조정하는 것은 보통 상당한 양의 전류 소비를 요하며, 구동되는 전기 노드(node)가 고속 동작을 요하거나 용량성 부하가 많이 걸릴 때 특히 그러하다.
행 전압을 조정하는데 대한 전형적인 해답은 EPROM 소자에 인가되는 최종 전압을 제한하기 위해 공급 전압에 비례하는 전류를 방출함으로써 행 전압을 클램프(clamp)하는 것일 것이다. 통상적인 EPROM 판독 구조에서는 행 구동 회로가 높은 속도를 가져야 하며, 상당한 양의 용량성 부하를 가지게 된다. 이것은 낮은 전류 소비와 고속 동작이라는 제한이 주어졌을 때, 최종 전압을 조정하는 일을 매우 어렵게 만든다.
EPROM 어레이를 프로그램하기 위해서 고전압 조건을 부과하는 것은 불가피하다. 적어도 하나의 선행 기술 제품에서는, X-디코더, Y-디코더, 및 센스 증폭기(sens amplifier)를 수용하기 위해 고전압용의 개별 트랜지스터 세트가 필요하였다. 그러나, 그러한 종래의 디자인은 기술의 비용 효율적인 스케일링을 허용하지 않으며, 고전압용의 특별한 트랜지스터가 필요하다면 이는 회로를 복잡하게 만들고 디바이스의 가격을 상당히 증가시킨다는 점에서 문제가 생긴다.
따라서, EPROM 디바이스의 저전압 모드 동작에서 고전압 문제를 다루기 위한 개선된 기술을 제공하는 것이 본 발명의 주된 목적이다.
발명의 요약
본 발명에서는, 저전압 모드에서 기준 전압 VREF에 대해 EPROM으로의 공급 전압 VDD를 생각한다. 판독 마진은 저전압에서 최소 전압 레벨이 예를 들어 4.5V이면 수용할 수 있고, 따라서 VDD(예를 들어 6.0V)의 전부가 디바이스의 바라는 고속 동작을 수용하는데 사용된다. 이것은 저전압에서 VREF가 VDD를 트래킹(tracking)하게 함으로써 얻어진다. 이것은 어떠한 저전압 문제라도 해결하기 위한 의도였지만, 고전압 문제를 야기시킨다. 본 발명의 내용상, 명세서에서 가리키는 "저전압(low voltage)" 및 "고전압(high voltage)" 또는 "보다 낮은(lower) 또는 보다 높은(higher)" 공급 전압은 EPROM의 "저전압 모드(low voltage mode)"에서 공급 전압의 상대적 레벨과 관계되는 것이라는 점이 강조되어야 한다. 본 발명에서 언급되는 동작은 저전압 모드만을 의미하는 것으로, 이는 프로그래밍 하는 동안이 아니라는 것이다(즉, EPROM의 "고전압 모드"가 아니라는 것).
회로에 처음 전류를 통하면, 모든 전압이 동작 레벨로 상승함에 따라, VREF는전류가 충만한 전압 레벨인 VDD보다는 낮은 소정의 전압 레벨이 될 때까지 VDD를 트래킹 하게 된다. 예를 들어, 그 경우 VREF의 적절한 전압은 약 4.5V의 VDD에 대해 약 3V일 것이다. 다음 VREF는 그 전압 레벨에서 클램프 된다. 이 클램프 전압을 세팅한 후에, 행(row)(X) 워드선(word line)은 클램프 전압보다 높은 한 임계값을 갖게 되며, 열(column)(Y) 선은 클램프 전압보다 낮은 한 임계값을 갖게 된다.
저전압에서는 기준 전압원이 VDD를 트래킹 하게 하고, 고전압에 대해서는 공급 전압의 최대 범위 아래의 설정 레벨에 클램프 되게 함에 의해, 디바이스는 저전압부터 고전압까지(다시 언급하지만, 이 모든 것은 저전압 모드에서 행해짐)의 범위에서 작동하게 된다. 다시 말해, 클램프 회로는 저전압 모드에서 공급 전압이 낮은지 높은지에 따라 VREF전압을 제어한다. 그리고 회로는 저전압 모드에서 공급 전압의 낮고 높은 레벨에서 작동하기 위해서 단지 표준 트랜지스터만을 필요로 한다.
따라서, 본 발명의 더 구체적인 목적은 EPROM 어레이를 위한 개선된 기준 전압 발생 장치로서, 클램프 회로가 EPROM의 저전압 모드에서 공급 전압의 상대적 레벨에 따라 기준 전압을 제어하는 기준 전압 발생 장치를 제공하는 것이다.
본 발명의 목적, 특징, 실시예, 및 부수적 장점은 도면과 관련한 바람직한 실시예와 방법에서 실시된 바와 같이, 본 발명을 실시하기 위해 현재 고려되고 있는 최적 실시예를 봄으로써 명백해질 것이다.
도 1 은 본 발명이 이용되는 마이크로컨트롤러 디바이스 내에 내장된 예시적인 EPROM 어레이 회로의 회로 블록도,
도 2 는 도 1의 EPROM 어레이의 메모리 셀에 대한 판독 회로를 예시한 회로 블록도.
도 3은 본 발명에 따른, 도 1과 도 2의 EPROM 어레이에서 사용되는 기준 전압 발생 장치에 관한 도.
본 발명이 내재된 마이크로컨트롤러에 내장된 EPROM 디바이스의 이용가능한 부분의 예가 도 1의 회로 블록도에 도시되어 있다. 회로에서 특히 관심 있는 부분은 EPROM 디바이스와 관련된 X-디코더(13), X-디코더 고전압 레벨 시프팅 상보형 CMOS 버퍼(15), 기준 전압(18), 행 프리차지(precharge)(20), 센스 증폭기(17), 스위치 그라운드(21), 및 다음 도면의 설명에서 제시될 행 클램프를 포함한다.
EPROM 어레이(12)는 마이크로컨트롤러(10)에 프로그램 메모리로서 내장되어 있다. 메모리 어레이는 보통의 행과 열로 구성되고, 주어진 행과 열의 교차점에서의 트랜지스터의 상태(즉, 디바이스의 유무)는 그 어레이 위치에 저장된 비트의 값("0" 또는 "1")을 나타낸다. 마이크로컨트롤러의 표준 공급 전압 VDD는 EPROM 메모리 소자에 저장된 데이터를 판독하기 위해 EPROM 메모리 소자를 제어하는데 사용된다. 본래 EPROM 어레이(12)를 위한 행 구동 회로인 X-디코더(13)는 저전압 모드 동작에서 EPROM 어레이를 위한 제어 게이트 전압과 제어 프로그래밍 전압을 발생시킨다. X-디코더 고전압 레벨 시프팅 CMOS 버퍼(15)는 공급 전압 VDD에 연결되어 상기 공급 전압을 고전압 모드 동작에서 EPROM 메모리 소자를 프로그램하기 위한 고 전압으로 변화시키며, 또한 어레이를 위한 센스 증폭기(17)와도 같이 사용된다.
기준 전압(18)은 EPROM 메모리 소자의 제어 게이트 및 드레인의 판독 전압을 제한하기 위해 사용된다. 행 프리차지 회로는 보통 EPROM과 함께 사용되어 데이터 판독을 위해 어레이 위치가 액세스되는 시간을 개선하거나, DC 전력 소비를 감소시키거나, 또는 양자의 작용을 하게된다. 여기서, 행 프리차지(20)는 조정기 회로에서 행해지고, 제어 게이트를 구동하기 위해 X-디코더(13)로 넘어가게 된다. 센스 증폭기(17)는 메모리 소자의 전류를 검지하고 EPROM 소자의 임계값을 결정한다.
스위치 그라운드 회로(21)는 EPROM 어레이의 액세스 시간을 더 고속화시키는데 사용된다. 이 회로에 대한 전제는 오직 소자의 제어 게이트가 하이(high)이고, 소자의 드레인이 센스 증폭기에 연결되어 있고, 그리고 소자의 소스가 그라운드에 연결되어 있을 때만 메모리 소자에 전류가 흐른다는 것이다. 행 전압이 셋업되는 동안, 소스는 전압이 소정의 적절한 값에 이를 때까지 그라운드로부터 분리된다. 전압이 적절한 값에 이르면, 소스는 그라운드 되고 전류가 흘러 메모리 소자를 판독하게 된다.
도 2의 회로 블록도에서, 어레이(12)의 메모리 소자(25)는 제어 게이트(28), 소스 전극(29), 및 드레인 전극(30)을 가진 MOS 트랜지스터(27)를 포함한다. 드레인 전극은 메모리 소자(25) 판독으로부터 데이터 출력을 제공하는 센스 증폭기(17)에 연결되어 있다. 처음에, 스위치 그라운드 회로(21)를 구성하는 판독 제어 회로에서 스위칭 트랜지스터(32)의 제어 게이트(33)는 제 1 클록 주기 동안 게이트(33)가 연결된 타이밍 제어 회로(35)로부터 제어 게이트 전압을 받는다. 제어 게이트 전압의 레벨은 트랜지스터(32)를 스위치 오프하도록 미리 정하여져 있어, 트랜지스터(27)의 소스 전극(29)을 그라운드로부터 분리시킨다.
상기 제 1 클록 주기 동안, 타이밍 제어 회로(35)는 공급 전압을 메모리 소자(25)의 제어 게이트(28)에 연결시키기 위해, 표준 공급 전압(40)(즉, VDD)과 조정된(regulated) 제어 전압(41)으로부터 이중 입력을 받는 전압 멀티플렉서(VMUX)(38)에 신호를 전달한다. VMUX(38)의 출력은 버퍼(15)에 고전압 입력으로 연결되고, 버퍼의 출력은 제어 게이트(28)에 인가된다. 그 결과, 메모리 소자는 메모리 소자의 프로그램된 임계값보다 높을 수 있는 공급 전압과 실질적으로 동등한 레벨까지 빨리 프리차지(pre-charge)된다. 다음, 타이밍 제어 회로(35)는 메모리 소자(25)의 제어 게이트로부터 공급 전압을 제거하고, 이 보다 더 낮은 조정된 제어 전압(41)으로 교환하기 위해 스위칭 신호를 VMUX(38)에 전달하여, 메모리 소자의 행 제어 전압은 EPROM의 프로그램된 임계 전압보다 낮은 값으로 방전되게 된다.
다음 타이밍 제어 회로는 바로 다음 클록 주기 동안, 적절한 전압을 트랜지스터(32)의 제어 게이트(33)에 인가함에 의해 스위치 그라운드 회로(21)의 트랜지스터(32)를 스위치 온 한다. 그 결과, 트랜지스터(27)의 소스 전극(29)은 이제 그라운드에 연결되어, 전류가 메모리 소자(25)의 소스-드레인 패스를 통해 흐르게 되고, 이는 소자가 판독되게끔 한다. 이를 위해, 타이밍 제어 회로는 센스 증폭기(17)도 동작시켜 데이터 판독을 하도록 한다.
이제 도 3에 대해 언급하면, 도 2의 조정된 제어 전압 회로(41)로 예시된 본 발명의 개선된 기준 전압원은 다수의 PMOS 트랜지스터(51, 52, 53, 54, 55)와 하나의 NMOS 트랜지스터(58)를 포함한다. 트랜지스터(51)는 다른 트랜지스터들 보다 상당히 낮은 전류 운반 능력을 가지도록 선택되어, VDD가 상승함에 따라 트랜지스터(51)의 드레인 전극에서의 전압은 최종적으로 다른 모든 트랜지스터들을 턴 온 시키기에 충분한 레벨까지 이르게 된다. 다음, VDD가 그 레벨보다 증가하더라도 상기 노드에서의 전압은 일정하게 유지된다. 회로는 상당한 크기의 DC 전류를 인입할 수 있는 스위칭 회로 없이도, 작은 변화를 갖는 아날로그 레벨을 발생시킨다. 커패시터(60, 61)는 아날로그 전압을 안정화시키기 위해 사용된다.
이런 식으로, 기준 전압 발생 장치 출력 VREF는 저전압(프로그래밍이 수행되지 않는) 모드에서 동작하는 동안, 저전압 레벨에서 공급 전압 VDD를 트래킹 하게 된다. 그리고, 트랜지스터(51)가 턴 온 되지만 VDD의 최고치 보다는 낮은 소정의 전압 레벨에 VDD가 이르게되면, VREF는 그 전압 레벨에서 클램프 된다. 클램프 전압이 정해진 후에는, 도 3의 회로의 일련의 트랜지스터로의 행 제어 및 열 제어 출력 패스의 서로 다른 전기적 연결 때문에, 행 제어를 위해 WMUX(38)에 인가된 전압은 클램프 전압보다 약간 높고, 열 제어를 위해 센스 증폭기(17)에 인가된 전압은 클램프 전압보다 약간 낮다. VDD가 그 최고 전압까지 계속 상승하여도, VMUX와 센스 증폭기에 인가된 전압은 클램프 전압 레벨보다 각각 높고 낮은 임계값에서 일정하게 유지된다. 본질적으로, 클램프 회로는 VREF가 소정의 클램프 전압 레벨보다 낮은 레벨에서 공급 전압을 트래킹하고, 공급 전압이 그 후 그 레벨보다 높게 증가함에도 불구하고 VREF가 클램프 전압 레벨에서 유지되도록 제어한다.
그 효과는 커패시터를 빨리 프리차지하고, 다음 커패시터를 더 낮은 레벨로 약간 방전시키고, 다음 EPROM 메모리 셀을 판독하는 것이다. 이 동작 동안의 전압 레벨의 차이 ΔV는 비교적 작고, 결국 종래의 DC 기준 소스가 항상 DC 전류를 인입하는 종래 기술상의 저속 디자인과는 대조적으로 매우 작은 전류만이 인입된다. 도 2의 회로에서, AC 속류(dynamic current)가 존재하지만, 그러나 EPROM 디바이스는 상당히 고속으로 동작하며, 훨씬 큰 전류가 인입될 수 있고, 평균 전류 레벨은 작다. 열 디코더를 위한 센스 증폭기는 매우 낮은 전류(예를 들어, 500 nA)에서 트래킹을 수행한다.
EPROM 어레이의 X-디코더는 조정된 기준 전압원에 의해 전류가 공급되며, X-디코더가 판독될 때에는 전압원은 프로그램 임계값을 초과하지 않는 상대적으로 낮은 값으로 실질적인 전류의 소비 없이 워드 라인 상의 전압을 클램프시킨다. 동일한 기준 전압원이 열 전압을 제한하기 위해 회로의 Y-디코더에 인가된다. 이런 식으로, 디바이스 구현예에 따라 정해지는 적절한 점에서의 동작을 보장하기 위해 행과 열의 전압이 제한된다. 회로의 이 부분의 모든 것들이 프리차지 되고, 그라운드를 제외하고는 모두 턴 온 되고(즉, 스위치 그라운드 회로는 오프 된다), 모든 전압은 최대치에 이르게 된다.
다음, 메모리 어레이의 그라운드 측(side) 또는 그라운드 면(plane)이 스위치 그라운드 회로를 통해 셀에 연결되어 있기 때문에 액세스된 셀이 고속으로 판독될 수 있다. 행은 한 클록 주기에서 VDD까지 내내 구동되고, 다음 주기에서 소정의 낮은 전압에서 클램프되며, 메모리 셀은 스위치 그라운드 회로를 통해 그라운드 되어 셀 판독을 가능하게 한다. 이 구조에 대한 사실상의 속도 경로는 단지 센스 증폭기를 트립(trip)시키는데 요구되는 시간과 소스 전극을 그라운드 시키는데 필요한 시간뿐이다.
이러한 회로 디자인은 센스 증폭기에서 상당한 전류를 인입함이 없이도 매우 낮은 임계 전압에서 EPROM 메모리 소자를 판독할 수 있게 한다. 대조적으로, 예를 들어, 비교기형 센스 증폭기는 전류 문제를 겪는다. 본 발명이 공정 기술의 스케일링을 고려하여 전류 생성을 줄이려는 필요에 대한 디자인 연구로부터 비롯되었지만, 발명이 그런 부분에만 한정되지는 않는다.
비록 본 발명을 수행하는 현재 생각되는 최상의 모드가 명세서에서 설명되었지만, 본 발명이 속하는 기술 분야의 당업자는 전술한 설명을 고려함으로써 본 발명의 진정한 내용과 범위를 벗어남이 없이도 본 발명의 바람직한 실시예와 방법에 대한 변형물과 수정물이 만들어질 수 있다는 것을 이해할 것이다. 따라서, 본 발명은 단지 첨부된 청구의 범위와 적용 가능한 판례법 상의 규칙과 원리에 의해 요구되는 범위에만 한정된다.

Claims (9)

  1. 메모리 어레이를 가지며, 상기 메모리 어레이의 행들과 열들은 상기 메모리 어레이의 행과 열의 각 교차점에서의 디바이스의 유무에 따라서 상기 메모리 어레이에 데이터가 0과 1로 저장되도록 프로그램하고 상기 메모리 어레이에 저장된 데이터를 판독하는데 사용되는 EPROM에 있어서,
    통전될 때, 상기 메모리 어레이의 하나의 행을 제어하는 행 제어 수단;
    통전될 때, 상기 메모리 어레이의 하나의 열을 제어하는 열 제어 수단;
    공급 전압원; 그리고
    상기 행 제어 수단과 상기 열 제어 수단 각각을 통전시키기 위한 기준 전압원 수단을 포함하며,
    상기 기준 전압원 수단은 통전 전압이 소정의 전압 레벨보다 낮은 값일 때 공급 전압을 트래킹하고, 상기 공급 전압의 값이 높은 레벨로 더 증가함에도 불구하고 상기 통전 전압을 실질적으로 상기 소정의 전압 레벨에서 클램핑하는 수단을 포함하는 것을 특징으로 하는 EPROM.
  2. 제 1 항에 있어서,
    상기 공급 전압의 높은 레벨에서, 행 제어를 위한 통전 전압을 상기 소정의 전압 레벨보다 약간 높은 레벨로 세팅하고 열 제어를 위한 통전 전압을 상기 소정의 전압 레벨보다 약간 낮은 레벨로 세팅하는 수단을 더 포함하는 것을 특징으로하는 EPROM.
  3. 제 2 항에 있어서,
    상기 트래킹 및 클램핑 수단은 MOS 트랜지스터들의 열을 포함하며, 그 중 선두 트랜지스터는 상기 열의 다른 트랜지스터들의 전류 운반 용량보다 상당히 낮은 전류 운반 용량을 가져서 상기 소정의 전압 레벨에서 상기 다른 트랜지스터들을 턴온 시키도록 선택되며, 그리고
    상기 세팅 수단은 상기 행 제어 수단과 상기 열 제어 수단으로의 전기적 연결을 위해 상기 트랜지스터 열의 서로 다른 점에서 선택된 회로 패스를 포함하는 것을 특징으로 하는 EPROM.
  4. 메모리 어레이를 가지며, 상기 메모리 어레이의 행들과 열들은 상기 메모리 어레이에 데이터가 저장되도록 프로그램하고 상기 메모리 어레이에 저장된 데이터를 판독하는데 사용되는 EPROM을 저전압 판독 모드에서 동작시키는 방법에 있어서,
    저전압 판독 모드에서 행과 열 제어를 제공하기 위해 상기 EPROM을 위한 공급 전압원의 조정된 버전의 전압을 공급하는 단계;
    판독 사이클에서 상기 조정된 버전의 전압이 상기 공급 전압의 상대적으로 낮은 전압 레벨에 있을 때는 상기 공급 전압이 그 최대값보다 낮은 소정의 레벨에 이를 때까지 상기 공급 전압을 증가시키고 상기 증가를 트래킹하는 단계; 그리고
    그후, 상기 판독 사이클에서 행과 열 제어의 수행에 의해 선택된 상기 메모리 어레이의 셀을 판독하기 위해 상기 소정의 레벨에서 상기 조정된 버전의 전압을 클램핑하는 단계로서, 이에 의해 상기 EPROM의 속도를 개선하고 회로 복잡성을 감소시키는 단계를 포함하는 것을 특징으로 하는 EPROM 동작 방법.
  5. 메모리 어레이를 가지며, 상기 메모리 어레이의 행들과 열들은 상기 메모리 어레이에 데이터가 저장되도록 프로그램하고 상기 메모리 어레이에 저장된 데이터를 판독하는데 사용되는 EPROM을 저전압 판독 모드에서 동작시키는 방법에 있어서,
    저전압 판독 모드에서 행과 열 제어를 제공하기 위해 상기 EPROM을 위한 공급 전압원의 조정된 버전의 전압을 공급하는 단계; 그리고
    판독 사이클에서 상기 조정된 버전의 전압이 상기 공급 전압의 상대적으로 낮은 전압 레벨에 있을 때는 상기 공급 전압을 트래킹하고, 상기 판독 사이클에서 상기 조정된 버전의 전압이 상기 공급 전압의 상대적으로 높은 전압 레벨에 있을 때는 상기 공급 전압의 최대값보다 낮은 소정의 레벨에서 상기 조정된 버전의 전압을 클램핑하는 단계로서, 이에 의해 상기 EPROM의 속도를 개선하고 회로 복잡성을 감소시키는 단계를 포함하며,
    상기 판독 사이클 동안 상기 공급 전압의 상대적으로 높은 전압 레벨에서, 행 제어를 위한 전압의 조정된 버전의 전압을 상기 소정의 레벨보다 약간 높은 레벨로 세팅하고, 열 제어를 위한 전압의 조정된 버전의 전압을 상기 소정의 레벨보다 약간 낮은 레벨로 세팅하는 단계를 더 포함하는 것을 특징으로 하는 EPROM 동작 방법.
  6. 데이터의 저장과 판독을 위한 행들과 열들의 어레이를 가지는 EPROM에 있어서,
    공급 전압원;
    상기 EPROM의 판독 사이클 동안 증가하는 상기 공급 전압의 레벨을 트래킹하는 기준 전압원;
    상기 EPROM의 판독 사이클 동안 선택된 EPROM 셀에 액세스하기 위해 상기 공급 전압의 레벨이 그 최고 레벨보다 낮은 소정의 레벨까지 증가함에 따라 상기 기준 전압원으로부터 행과 열 라인의 제어를 수행하는 수단; 그리고
    상기 EPROM의 판독 사이클 동안 상기 공급 전압이 상기 소정의 레벨보다 높게 증가할 때 상기 소정의 레벨과 실질적으로 동등한 전압 레벨에서 행과 열 제어를 수행하는 수단을 포함하는 것을 특징으로 하는 EPROM.
  7. 데이터의 저장과 판독을 위한 행들과 열들의 어레이를 가지는 EPROM에 있어서,
    공급 전압원;
    상기 EPROM의 판독 사이클 동안 선택된 EPROM 셀에 액세스하기 위해 상기 공급 전압의 레벨이 그 최고 레벨보다 낮은 소정의 레벨까지 증가함에 따라 상기 공급 전압원으로부터의 행과 열 라인의 제어를 수행하는 수단;
    상기 EPROM의 판독 사이클 동안 상기 공급 전압이 상기 소정의 레벨보다 높게 증가할 때 상기 소정의 레벨과 실질적으로 동등한 전압 레벨로 행과 열 제어를 감소시키고 제한하는 수단; 그리고
    상기 공급 전압이 상기 소정의 레벨보다 높이 증가할 때, 행 제어 전압을 상기 소정의 레벨보다 높은 임계 레벨로 세팅하고 열 제어 전압을 상기 소정의 레벨 보다 낮은 임계 레벨로 세팅하는 수단을 포함하는 것을 특징으로 하는 EPROM.
  8. 외부 시스템의 동작 상황으로서 마이크로컨트롤러를 위한 공급 전압원을 제어하기 위해, 명령에 응답하여 상기 마이크로컨트롤러에 의해 수행되는 프로그램을 저장하는 온-칩(on-chip) 프로그램 메모리를 가진 마이크로컨트롤러에 있어서,
    상기 프로그램 메모리는,
    데이터를 저장하고 판독하기 위한 행들과 열들의 어레이를 포함하며,
    상기 공급 전압의 레벨이 그 최고 레벨보다 낮은 소정의 레벨까지 증가함에 따라 상기 프로그램 메모리의 판독 사이클 동안 상기 공급 전압의 레벨을 트래킹하는 레벨을 가지는 기준 전압으로부터 행과 열 제어를 수행하는 수단; 그리고
    상기 프로그램 메모리의 판독 사이클 동안 상기 공급 전압이 상기 소정의 레벨보다 높게 증가함에도 불구하고 상기 소정의 레벨과 실질적으로 동등한 전압 레벨에서 행과 열 제어를 수행하는 수단을 포함하는 것을 특징으로 하는 마이크로컨트롤러.
  9. 외부 시스템의 동작 상황으로서 마이크로컨트롤러를 위한 공급 전압원을 제어하기 위해, 명령에 응답하여 상기 마이크로컨트롤러에 의해 수행되는 프로그램을 저장하는 온-칩(on-chip) 프로그램 메모리를 가진 마이크로컨트롤러에 있어서,
    상기 프로그램 메모리는,
    데이터를 저장하고 판독하기 위한 행들과 열들의 어레이를 포함하며,
    상기 공급 전압의 레벨이 그 최고 레벨보다 낮은 소정의 레벨까지 증가함에 따라 상기 프로그램 메모리의 판독 사이클 동안 상기 공급 전압원으로부터 행과 열 제어를 수행하는 수단; 그리고
    상기 프로그램 메모리의 판독 사이클 동안 상기 공급 전압이 상기 소정의 레벨보다 높게 증가함에도 불구하고 상기 소정의 레벨과 실질적으로 동등한 전압 레벨로 전압 레벨을 감소시키고 그 전압 레벨에서 행과 열 제어를 수행하는 수단을 포함하며,
    상기 프로그램 메모리의 판독 사이클 동안 상기 공급 전압이 상기 소정의 레벨보다 높이 증가할 때, 행 제어 전압을 상기 소정의 레벨보다 높은 임계 레벨로 세팅하고 열 제어 전압을 상기 소정의 레벨보다 낮은 임계 레벨로 세팅하는 수단을 더 포함하는 것을 특징으로 하는 마이크로컨트롤러.
KR10-1998-0704020A 1996-10-01 1997-09-25 Eprom메모리어레이를위한기준전압발생장치 KR100389614B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/723,924 1996-10-01
US08/723,924 US5805507A (en) 1996-10-01 1996-10-01 Voltage reference generator for EPROM memory array
US08/723,924 1996-10-01

Publications (2)

Publication Number Publication Date
KR19990071742A KR19990071742A (ko) 1999-09-27
KR100389614B1 true KR100389614B1 (ko) 2003-10-04

Family

ID=24908272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0704020A KR100389614B1 (ko) 1996-10-01 1997-09-25 Eprom메모리어레이를위한기준전압발생장치

Country Status (7)

Country Link
US (1) US5805507A (ko)
EP (1) EP0864155B1 (ko)
JP (1) JP3285363B2 (ko)
KR (1) KR100389614B1 (ko)
DE (1) DE69722169D1 (ko)
TW (1) TW365000B (ko)
WO (1) WO1998014946A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011794A (en) * 1996-09-09 2000-01-04 Netplus Communications Corp. Internet based telephone apparatus and method
US6252799B1 (en) 1997-04-11 2001-06-26 Programmable Silicon Solutions Device with embedded flash and EEPROM memories
IT1313225B1 (it) * 1999-07-02 2002-06-17 St Microelectronics Srl Dispositivo di misura di una tensione analogica, in particolare peruna architettura di memoria non volatile, e relativo metodo di misura.
US9627244B2 (en) 2002-12-20 2017-04-18 Mattson Technology, Inc. Methods and systems for supporting a workpiece and for heat-treating the workpiece
US7226857B2 (en) 2004-07-30 2007-06-05 Micron Technology, Inc. Front-end processing of nickel plated bond pads
US7215587B2 (en) 2005-07-05 2007-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking circuit for a memory device
TWI433148B (zh) * 2010-01-18 2014-04-01 Macronix Int Co Ltd 利用位元線動態切換增加程式化效率之方法與裝置
US8804449B2 (en) 2012-09-06 2014-08-12 Micron Technology, Inc. Apparatus and methods to provide power management for memory devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460985A (en) * 1982-02-19 1984-07-17 International Business Machines Corporation Sense amplifier for MOS static memory array
US4874967A (en) * 1987-12-15 1989-10-17 Xicor, Inc. Low power voltage clamp circuit
JPH023187A (ja) * 1988-06-09 1990-01-08 Toshiba Corp 不揮発性半導体メモリ
JPH0334198A (ja) * 1989-06-30 1991-02-14 Fujitsu Ltd 書き換え可能な不揮発性メモリ
US5027320A (en) * 1989-09-22 1991-06-25 Cypress Semiconductor Corp. EPROM circuit having enhanced programmability and improved speed and reliability
US5132936A (en) * 1989-12-14 1992-07-21 Cypress Semiconductor Corporation MOS memory circuit with fast access time
JPH03250494A (ja) * 1990-02-27 1991-11-08 Ricoh Co Ltd 半導体記憶装置
JPH0812754B2 (ja) * 1990-08-20 1996-02-07 富士通株式会社 昇圧回路
US5268871A (en) * 1991-10-03 1993-12-07 International Business Machines Corporation Power supply tracking regulator for a memory array
JPH05217370A (ja) * 1992-01-30 1993-08-27 Nec Corp 内部降圧電源回路
JPH0684354A (ja) * 1992-05-26 1994-03-25 Nec Corp 行デコーダ回路
US5369317A (en) * 1992-06-26 1994-11-29 Micron Technology, Inc. Circuit and method for controlling the potential of a digit line and in limiting said potential to a maximum value
JP2831914B2 (ja) * 1992-09-30 1998-12-02 株式会社東芝 半導体集積回路装置
US5291446A (en) * 1992-10-22 1994-03-01 Advanced Micro Devices, Inc. VPP power supply having a regulator circuit for controlling a regulated positive potential

Also Published As

Publication number Publication date
JP3285363B2 (ja) 2002-05-27
US5805507A (en) 1998-09-08
TW365000B (en) 1999-07-21
EP0864155A1 (en) 1998-09-16
EP0864155A4 (en) 2000-06-14
EP0864155B1 (en) 2003-05-21
JPH11500854A (ja) 1999-01-19
DE69722169D1 (de) 2003-06-26
KR19990071742A (ko) 1999-09-27
WO1998014946A1 (en) 1998-04-09

Similar Documents

Publication Publication Date Title
KR100284203B1 (ko) Eprom메모리어레이를위한스위칭그라운드를가진판독장치및방법
KR100510483B1 (ko) 반도체 메모리장치의 워드라인 드라이버
EP0713164B1 (en) A reference circuit
US6370063B2 (en) Word line driver having a divided bias line in a non-volatile memory device and method for driving word lines
JP2004139594A (ja) 内部供給電圧のパワーアップ傾きを制御するための内部電圧変換器構造
US6501687B2 (en) Bitline pull-up circuit for compensating leakage current
EP0729633B1 (en) Sense amplifier for non-volatile semiconductor memory
KR100389614B1 (ko) Eprom메모리어레이를위한기준전압발생장치
JP2002527849A (ja) フラッシュ電気的消去可能プログラマブル読出し専用メモリ（ｅｅｐｒｏｍ）のワード線ドライバ
US6151250A (en) Flash memory device and verify method thereof
US5353249A (en) Non-volatile semiconductor memory device
US5936894A (en) Dual level wordline clamp for reduced memory cell current
US7663935B2 (en) Semiconductor memory device with adjustable I/O bandwidth
KR100495854B1 (ko) 부스팅 회로
KR100275165B1 (ko) Eprom 메모리 어레이를 위한 과충전/방전 전압 조정기
WO1999039351A1 (en) A voltage regulator and boosting circuit for reading a memory cell at low voltage levels
US6999348B2 (en) Nonvolatile semiconductor storage unit
TWI489481B (zh) 具有二階段位元線預充電的記憶體陣列
JP2865388B2 (ja) 半導体記憶装置
JPS61270921A (ja) デコ−ダ回路
EP0721188B1 (en) Residual charge elimination for a memory device
KR930000817B1 (ko) 불휘발성 반도체기억장치
JPH0642320B2 (ja) 半導体記憶装置
KR20000077423A (ko) 전기적 프로그램가능 메모리를 구비하는 집적 회로 및고전압 메모리 동작 수행 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010727

Effective date: 20030123

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee