JPH11500854A - Ｅｐｒｏｍメモリアレー用電圧基準発生装置 - Google Patents

Abstract

(57)【要約】 チップ製造に用いられる処理技術のライン幅の減少によって従来のデザインよりも縮小されたマイクロコントローラチップ（１０）に埋め込まれたＥＰＲＯＭアレー（１２）のメモリ要素（２５）を読み取るための技術が開示される。マイクロコントローラチップ（１０）はあらかじめ決定された電源電圧（４０）を有し、アレー（１２）はアドレス可能なメモリ要素（１２）の行および列を含み、これらメモリ要素（１２）は、低電圧モードにおいて、このメモリからデータ内容を読み出すために選択的にアクセスされることができ、この低電圧モードでは電源電圧がまず最初に上昇し、読み出しサイクル中に最終的にそのほぼ最大電圧に達する。調節された基準電圧（Ｖ_ref）は、電源電圧レベルを最大電源電圧（Ｖ_dd）よりも低いあらかじめ選択された所定のレベルまで追随し、さらに電源電圧が所定のレベルを越えて上昇しても行および列制御電圧をほぼ所定のレベルにクランプすることにより、低電圧読み出しモードで行およびカラム制御を行うために使用される。

Description

【発明の詳細な説明】 ＥＰＲＯＭメモリアレー用電圧基準発生装置関連出願の相互参照 本発明は、同日に出願されて本出願人に譲渡された同時継続出願である「ＥＰ ＲＯＭメモリアレー用切換グラウンドリード」（合衆国特許出願第０８／７２３ 、９２７号）、「高電圧レベルシフトＣＭＯＳバッファ」（合衆国特許出願第０ ８／７２３、９２５号）、および「ＥＰＲＯＭメモリアレー用過充電／放電電圧 調節装置」（合衆国特許出願第０８／７２３、９２６号）に関連するもので、上 記特許の開示は参照として本明細書に含まれるものとする。発明の背景 本発明は、一般に、読み出し専用メモリデバイスおよびメモリアレー、並びに そのようなデバイスおよびアレーからデータを読み取るための改良された技術お よびデバイスに関するもので、さらに特定するならば、消去可能でプログラム得 可能な読み出し専用メモリ（ＥＰＲＯＭ）デバイスからデータを読み取るための 改良された構造および方法を対象とする。 本発明による高電圧レベルシフトＣＭＯＳバッファの１つの用途は、消去可能 でプログラミング可能な読み出し専用メモリ（ＥＰＲＯＭ）デバイスである。Ｅ ＰＲＯＭデバイスは、半導体処理技術を用いて製造される。処理技術の進歩に伴 ってライン幅が減少していることから、製品の新しいバージョンを完全に設計し て製造するのではなくて、新しい技術を用いて既存の製品を「縮小」または小さ いサイズに縮尺するのが望ましい。そのためには、製品の設計およびアーキテク チャを検討して分析する必要があり、その寸法を縮尺するための方法が動作に悪 影響を及ぼす可能性がある。本発明は、新規な処理技術に従って、ＥＰＲＯＭ製 品をコスト効率に優れた適切な方法を用いて縮小するというタスクから発生した ものである。 マイクロコントローラに埋め込まれたＥＰＲＯＭプログラムメモリについてそ のような作業を行う際、例えば、縮尺プロセスによって制限が課され、これら制 限はデバイスの必要条件と組み合わされてこの作業を非常に困難なものにする。 そのようなデバイスについて縮尺プロセスを実施する際に直面する問題には、広 い電圧範囲、低いプログラム読み出しマージン、高速、および低電流がある。特 に、縮尺されたＥＰＲＯＭの読み出しマージンは典型的にはデバイスの動作電圧 範囲よりも低い。 マイクロコントローラに埋め込まれたＥＰＲＯＭの従来の使用方法においては 、マイクロコントローラの電源電圧を用いてＥＰＲＯＭメモリ要素を制御し、こ の要素に記憶されたデータの読み取りを可能にする。データを読み取るためには 、メモリ要素のプログラム閾値電圧を測定することが必要である。メモリ要素は 、ＥＰＲＯＭセルの閾値電圧が低ければ消去されていると言われ、閾値電圧が高 ければプログラムされていると言われる。セルは、セルを構成するトランジスタ の制御ゲートに電圧を印加することによって読み取られる。印加された電圧が閾 値よりも高い場合には、セル内を電流が流れる。セルのプログラミングマージン は、制御ゲートに印加される最高電圧とプログラムされたセルのプログラム閾値 電圧との間の差である。セルの高い閾値電圧よりも低い制御ゲート電圧を印加す ることによって読み取られた場合、プログラムされたＥＰＲＯＭセルは電流を通 さない。 ほとんどの使用方法において、メモリアレーの読み取りに用いられる制御ゲー ト電圧はシステムの電源電圧である。メモリセルのプログラム閾値が電源電圧の 最大値よりも低い場合、プログラムされたセルは従来の方法を用いて検出するこ とはできない。 デバイスを小さいサイズに縮尺することは、さらに、ＥＰＲＯＭを動作させる ために用いられる電圧範囲を狭める効果を有する。ＥＰＲＯＭメモリセルが縮小 されると、プログラム閾値電圧は低下して有効プログラミングマージンが低下す る。さらに、寸法の小さいＥＰＲＯＭセルは典型的により低い読取電流を要求す る。これらのことは全て、縮尺されたＥＰＲＯＭセルを標準的な技術によって読 み取ることを困難にするものである。 読み取りマージン電圧を電源電圧よりも小さい値に低下させるには、行電圧 （つまりＥＰＲＯＭメモリ要素のゲートを制御する電圧）を低い値に調節するこ とが必要である。制御ゲート電圧がプログラム閾値電圧よりも低いレベルまで下 げられないならば、ＥＰＲＯＭメモリセルの内容を読み取ることはできない。読 み取り電圧の調節には通常、かなりの量の電流消費が必要とされ、これは特に駆 動されている電気ノードが高速動作を必要とするか、あるいは大きなキャパシタ ンスを負荷されている場合に言えることである。 行電圧を調節するための典型的な解決方法は、電源電圧に比例する電流を引き 出すことによって行電圧をクランプし、ＥＰＲＯＭ要素に印加される最終的な電 圧を制限するというものである。従来のＥＰＲＯＭ読み取りアーキテクチャでは 、行ドライブ回路もまた高速であることを要求され、かなりの量の容量性負荷を 有する。このことによって、低電流消費および高速動作という制限を与えられた 場合には、最終的な電圧を調節することは非常に困難になる。 ＥＰＲＯＭアレーをプログラムするために高い電圧が必要となることは避けら れない。少なくとも１つの従来技術による製品では、Ｘ−デコーダ、Ｙ−デコー ダ、およびセンスアンプに適応させるために高電圧に適した独立した１組のトラ ンジスタが必要である。しかし、従来の設計ではコスト効率の良い技術の縮尺を 行うことができないという問題が生じる。さらに、高電圧を扱うのに適した特別 のトランジスタが必要ならば、回路は複雑になり、デバイスのコストが大幅に上 昇する。 従って本発明の主な目的は、ＥＰＲＯＭデバイスの低電圧モード動作において 高電圧の問題に対処するための改良された技術を提供することにある。発明の概要 本発明によれば、ＥＰＲＯＭ用の電源電圧Ｖ_DDは、低電圧モードにおいて、電 圧基準Ｖ_REFとの関係で勘案される。読み取りマージンは、例えば最低電圧レベ ルが４．５ボルト（ｖ）の低電圧において許容可能であり、従って望ましいデバ イスの高速動作に適応させるためにＶ_DD（例えば６．０ｖ）が全て利用される。 これは低電圧においてＶ_REFにＶ_DDを追随させることによって達成される。これ は低電圧に関するあらゆる問題を修正することを目的とするものである が、高電圧に関する問題についてはなんら解決を見い出さない。本発明の概念で は、「低電圧」および「高電圧」または「より低いまたはより高い」電源電圧と いう言い方は、ＥＰＲＯＭの低電圧モードにおける電源電圧の相対的レベルを意 味するものであることを強調しておく必要がある。本発明によって提案される操 作は低電圧モードのみであって、これは、プログラミング中でない（つまりＥＰ ＲＯＭの高電圧モードではない）ことを意味する。 回路が最初に通電される時、全ての電圧が動作レベルまで上昇するにつれて、 所定の電圧レベル（現在のＶ_DDの最大電圧レベルよりも低い）に達するまでＶ_{RE F} はＶ_DDを追随する。例としては、Ｖ_DDが約４．５ｖの場合、上記ポイントにお けるＶ_REFに好適な電圧は約３ｖである。その後Ｖ_REFはその電圧レベルにクラン プされる。このクランプ電圧の設定後、行（Ｘ）ワードラインはクランプ電圧よ り高い閾値に基準設定され、列（Ｙ）ラインはクランプ電圧より低い閾値に基準 設定される。 低電圧の間は基準電圧源がＶ_DDに追随し、しかも高電圧については電源電圧の 最大幅よりも低い所定のレベルにクランプされるようにすることにより、デバイ スは低電圧から高電圧までの範囲（これは全て低電圧モードでの話である）で動 作する。換言するならば、クランプ回路は電源電圧が低電圧モードにおいて高い か低いかによってＶ_REF電圧を制御する。そして回路は、そのモードにおける高 い方のレベルおよび低い方のレベルの電源電圧で動作するために標準的なトラン ジスタを使用すればよい。 従って、本発明の目的をさらに特定するならば、ＥＰＲＯＭメモリアレー用の 改良された電圧基準発生装置を提案することにあり、この装置では、ＥＰＲＯＭ の低電圧モードにおける電源電圧の相対的レベルに応じてクランプ回路が基準電 圧を制御する。図面の簡単な説明 以下、現在考えられる最も好ましい本発明実施方法を、好ましい実施例および 方法について、添付した図面を参照しながら考えることにより、本発明のさらな る目的、対象、特性、特徴および付随する利点がより明らかに理解されよう。 図１は、マイクロコントローラデバイスに埋め込まれたＥＰＲＯＭアレー回路 の例を示す回路図であり、ここに本発明が利用されている。 図２は、図１のＥＰＲＯＭアレーのメモリセル用の読み取り回路を具体的に示 した回路図である。 図３は、図１および図２のＥＰＲＯＭアレーに用いられる本発明の電圧基準発 生装置を示す。好ましい実施例および方法に関する詳細な説明 図１の回路図は、マイクロコントローラに埋め込まれたＥＰＲＯＭデバイスの 適用可能な部分であって本発明が実施される部分の例を示す。特に対象となる回 路の部分は、Ｘ−デコーダ１３、Ｘ−デコーダ高電圧レベルシフト相補型金属酸 化物半導体（ＣＭＯＳ）バッファ１５、電圧基準１８、行プリチャージ２０、行 クランプ、センスアンプ１７、グラウンド切換回路２１を含み、これらは全てＥ ＰＲＯＭデバイスに組み合わされており、また、図２および３の説明で述べる行 クランプを含む。 ＥＰＲＯＭアレー１２は、プログラムメモリとしてマイクロコントローラ１０ に埋め込まれている。メモリアレーは通常の行および列で構成され、このメモリ アレーでは、所定の任意の行および列の交点におけるトランジスタの状態（つま りデバイスのある、なし）がそのアレー位置に記憶されているビットの値（「０ 」または「１」）を表す。マイクロコントローラの標準電源電圧Ｖ_DDを用いてＥ ＰＲＯＭメモリ要素を制御してメモリ要素内に記憶されたデータを読み取る。Ｘ −デコーダ１３は、本質的にＥＰＲＯＭアレー１２用の行ドライバー回路であっ て、このアレー用の制御ゲート電圧および制御プログラミング電圧を低電圧モー ドで発生させる。Ｘ−デコーダ高電圧レベルシフトＣＭＯＳバッファ１５は電源 電圧ＶＤＤに接続されて、高電圧動作モードにおいてこの電圧をＥＰＲＯＭメモ リ要素をプログラムするための高電圧へと変換し、このアレー用のセンスアンプ １７と共に使用される。 電圧基準１８は、メモリ要素の制御ゲートおよびドレインの読み取り電圧を制 限するために用いられる。行プリチャージ回路は、典型的にＥＰＲＯＭと共に用 いられて、データを読み取るためにアレー位置にアクセスするのに要する時間を 短縮する、あるいはＤＣ電力の消費を軽減する、もしくはその両方を行うように なっている。ここでは、行プリチャージ２０は調節回路内で行われ、Ｘ−デコー ダ１３に受け渡されて制御ゲートを駆動するようになっている。センスアンプ１ ７がメモリ要素内の電流を感知して、ＥＰＲＯＭ要素の閾値を決定する。 グラウンド切換回路２１は、ＥＰＲＯＭアレーのアクセス時間をさらに高速に するために使用される。この回路の前提条件は、メモリ要素の制御ゲートがハイ であって、要素のドレインがセンスアンプに接続されており、さらに要素のソー スがグラウンドに接続されている時のみ、要素内を電流が流れることになるとい うものである。行電圧を設定する間、電圧が所定の適性な値に達するまでソース はグラウンドから外されており、電圧が所定の値に達した時点でソースが接地さ れてメモリ要素を読み取るために電流が流れる。 図２の回路図では、アレー１２のメモリ要素２５はＭＯＳトランジスタ２７を 備え、このトランジスタは制御ゲート２８とソース電極２９とドレイン電極３０ とを有する。ドレイン電極はセンスアンプ１７に接続されており、このセンスア ンプ１７はメモリ要素２５の読み取りからデータを出力する。最初に、グラウン ド切換回路２１を構成する読み取り制御回路のスイッチングトランジスタ３２の 制御ゲート３３が、第１のクロックの間に、ゲート３３が連結されているタイミ ング制御回路３５から制御ゲート電圧を受け取る。制御ゲート電圧のレベルは、 トランジスタ３２をオフにするように予め設定されており、それによってトラン ジスタ２７のソース電極２９がグラウンドから切り離される。 この第１のクロックの間、タイミング制御３５は電圧マルチプレクサ（ＶＭＵ Ｘ）３８に信号を送り、この電圧マルチプレクサ３８は標準電源電圧４０（つま りＶ_DD）および調節された制御電圧４１の両方から入力を受けて、電源電圧をメ モリ要素２５の制御ゲート２８に接続する。ＶＭＵＸ３８の出力は高電圧入力と してバッファ１５に接続され、このバッファの出力は制御ゲート２８に印加され る。結果的に、メモリ要素が電源電圧にほぼ等しいレベルまで急速にプリチャー ジされ、このレベルはメモリ要素のプログラム閾値よりも高くても良い。その後 タイミング制御３５がＶＭＵＸ３８に切換信号を送り、メモリ要素２５の制御 ゲートから電源電圧を除去し、この電源電圧をそれよりも低く調節された制御電 圧４１で置換して、メモリ要素の行制御電圧がＥＰＲＯＭのプログラム閾値電圧 よりも低い値まで放電されるようにする。 その後タイミング制御が、まさに次のクロックの間に、グラウンド切換回路２ １のトランジスタ３２の制御ゲート３３に適当な電圧を印加することにより、こ のトランジスタ３２をオンにする。その結果、トランジスタ２７のソース電極２ ９が今度はグラウンドに接続されて、メモリ要素２５のソース―ドレインパスに 電流が流れ、それによって要素の読み取りが可能になる。この目的のために、タ イミング制御がセンスアンプ１７を活性化して、データ読み出しを行う。 次の図３を参照すると、調節された制御電圧回路４１として図２に示される本 発明による改良された電圧基準は、複数のＰＭＯＳトランジスタ５１、５２、５ ３、５４、５５およびＮＭＯＳトランジスタ５８を含む。トランジスタ５１は、 それ以外のトランジスタに比べてはるかに低い電流容量を有するように選択され 、Ｖ_DDが上昇すると、トランジスタ５１のドレイン電極における電圧が最終的に その他のトランジスタを全てオンにするのに上分なレベルまで達するようになっ ている。Ｖ_DDの高さがそのレベルを越えて増大しても、そのノードにおける電圧 は一定である。相当大きいＤＣ電流を引き出すことができるスイッチング回路を 使用しないで、回路は低変動のアナログレベルを発生させる。コンデンサ６０お よび６１はアナログ電圧の安定化のために用いられる。 このように、低電圧（非プログラミング）モードにおける動作中、電圧基準発 生装置の出力Ｖ_REFは、低電圧（非プログラミング）モードにおける動作中、但 電圧レベルの電源電圧Ｖ_DDに追随する。Ｖ_DDがトランジスタ５１をオンにするＶ_DD の最大値よりも低い所定の電圧レベルに達した時点で、Ｖ_REFはその電圧レベ ルにクランプされる。クランプ電圧が設定された後、行制御用のＶＭＵＸ３８に 印加される電圧はクランプ電圧よりもわずかに高く、列制御用のセンスアンプ１ ７に印加される電圧はクランプ電圧よりもわずかに低く、これは図３の回路のト ランジスタ列への行制御出力パスと列制御出力パスとの電気的な接続の違いによ るものである。Ｖ_DDがその最大電圧まで上昇し続ける時、ＶＭＵＸおよびセンス アンプに印加される電圧はそれぞれクランプ電圧レベルよりも高い閾値お よび低い閾値で一定のままである。本質的には、クランプ回路は、Ｖ_REFを、所 定のクランプ電圧レベルよりも低いレベルでは電源電圧に追随し、電源電圧がそ のレベルを越えて上昇してもクランプ電圧レベルに留まるように制御する。 この効果は、コンデンサを迅速にプリチャージし、続いてそれをより低いレベ ルまでわずかに放電させ、その後ＥＰＲＯＭメモリセルを読み出すことにある。 この動作中の電圧レベルの差ΔＶは比較的小さく、従って従来技術の低速設計（ 従来のＤＣ基準が常にＤＣ電流を引き出す）とは反対に、ごくわずかの電流しか 引き出されない。図２の回路では、ＡＣダイナミック電流が存在するが、ＥＰＲ ＯＭデバイスがはるかに速い速度で動作して、はるかに大量の電流を引き出すこ とができ、平均電流レベルは小さい。列デコーダ用のセンスアンプは非常に低い 電流（例えば５００ナノアンペア）でトラッキングを行う。 ＥＰＲＯＭアレーのＸ−デコーダは調節された基準電圧源によって給電され、 Ｘ−デコーダが読み取られている時、ソースはワード上の電圧をプログラム閾値 を越えない相対的に低い値にクランプし、実質的に電流の消費はない。同じ基準 電圧源が回路のＹ−デコーダに印加され、列電圧を制限するようになっている。 このように、行および列はいずれも、デバイス実施方法によって設定される適切 なポイントでの動作を確実にするために制限される。回路のこの部分に含まれる ものは全て（グラウンド以外）プリチャージされてオンにされ（つまり、グラウ ンド切換回路はオフである）、電圧は全てそのフルスケールまで上昇される。 アクセスされたセルはその後高速で読み取られるが、これは、メモリアレーの 接地側および接地平面がグラウンド切換回路を介してセルに接続されていること による。行は１クロックでＶ_DDとされ、次のクロックでそれよりも低い所定の電 圧にクランプされ、さらにグラウンド切換回路を介してメモリセルが接地されて セルの読み取りが可能になる。このアーキテクチャ用の実際の速度パスはわずか に、ソース電極を接地するのに必要な時間とセンスアンプをトリップさせるのに 必要な時間とを合わせた時間である。 この回路設計は、センスアンプにおいて大量の電流を引き出すことなく非常に 低い閾値電圧でメモリ要素を読み取ることを可能にする。これに対して、例えば 、比較器型のセンスアンプは電流に関してペナルティを負うだろう。本発明は 縮尺処理技術を考える上で現行の製品を縮小するという設計上の研究から発生し たものであるが、本発明はそのような研究に限定されるものではない。 以上、本発明を実施する上で現在考えられる最も好ましい例について説明した が、本発明が関与する分野の当業者には、上記説明を考慮することにより、本発 明の好ましい実施例および方法に変更および改良を加えても本発明の真の精神お よび範囲を逸脱するものではないことは理解されよう。従って、本発明は、添付 した請求の範囲および対応する法律の規則および原則によってのみ限定されるも のである。

Claims (1)

1. 【特許請求の範囲】 １． メモリアレーを有する消去可能でプログラム可能な読み出し専用メモリ（ ＥＰＲＯＭ）であって、アレーの行および列が記憶すべきデータをプログラムし 、アレーの行および列の各交点それぞれにおけるデバイスのある、なしに応じて ０および１としてアレー内に記憶されたデータを読み取るために使用され： アレーの行に変換するための行制御手段と、 アレーの列に変換するための列制御手段と、 電圧源と、 前記行制御手段および列制御手段のそれぞれに通電を行うための基準電圧 源手段であって、所定の電圧レベルよりも低い値では通電電圧として電源電圧に 追随し、電源電圧の値が前記所定の電圧レベルを越えてさらに上昇しても通電電 圧をほぼそのレベルにクランプするための手段を含む基準電圧源手段と を備えるＥＰＲＯＭ。 ２． 行制御用の通電電圧を前記所定の電圧レベルよりもわずかに高いレベルに 設定し、列制御用の通電電圧を前記所定の電圧レベルよりもわずかに低いレベル に設定するための手段を含む請求項１に記載のＥＰＲＯＭ。 ３． 前記追随およびクランプ用の手段がＭＯＳトランジスタの列を含み、この トランジスタ列の先頭のトランジスタが、このトランジスタ列のそれ以外のトラ ンジスタよりもはるかに低い電流容量を有するように選択され、それによって前 記所定の電圧レベルにおいてこのトランジスタ列のその他のトランジスタがオン にされるようになっており、さらに 前記設定手段が、行制御手段と列制御手段への電気的接続のために、トラ ンジスタ列の各点への選択された回路パスを含む請求項２に記載のＥＰＲＯＭ。 ４． メモリアレーを有し、アレーの行および列が記憶すべきデータをプログラ ムし、アレー内に記憶されたデータを読み取るために使用される消去可能でプロ グラム可能な読み出し専用メモリ（ＥＰＲＯＭ）を、低電圧読み出しモードで動 作させるための方法であって： 低電圧読み出しモードで行および列制御を行うためにＥＰＲＯＭ用の電圧 源を調節した電圧供給する段階と、 読み出しサイクルで電源電圧が相対的に低い電圧レベルにある場合は電源 電圧を調節された電圧として追随し、読み出しサイクルで電源電圧が相対的に高 い電圧レベルにある場合は調節された電圧として電源電圧の最大値よりも低い所 定のレベルにクランプし、それによってＥＰＲＯＭの速度を向上させて回路の複 雑さを軽減する段階と を含む方法。 ５． 読み出しサイクル中の相対的に高い電源電圧レベルにおいて、行制御用の 調節された電圧を前記所定のレベルよりもわずかに高いレベルに設定し、さらに 列制御用の調節された電圧を前記所定のレベルよりもわずかに低いレベルに設定 する請求項４に記載の方法。 ６． データの記憶および読み出しのために行および列のアレーを有するＥＰＲ ＯＭであって： 電圧源と、 ＥＰＲＯＭの読み出しサイクル中に電源電圧の最大レベルよりも低い所定 のレベルまで電源電圧レベルが上昇した時に電圧源から行および列制御を行い、 読み出しサイクル中に前記電源電圧が前記所定のレベルを越えて上昇した時に行 および列制御をほぼ前記所定のレベルの電圧に制限するための手段と を備えるＥＰＲＯＭ。 ７． 電源電圧が前記所定のレベルを越えて上昇した時に、行制御電圧を前記所 定のレベルよりも高い閾値レベルに設定し、さらに列制御電圧を前記所定レベル よりも低い閾値レベルに設定するための手段を含む請求項６に記載のＥＰＲＯＭ 。