CN217444073U - 集成电路 - Google Patents

集成电路 Download PDF

Info

Publication number
CN217444073U
CN217444073U CN202122934668.1U CN202122934668U CN217444073U CN 217444073 U CN217444073 U CN 217444073U CN 202122934668 U CN202122934668 U CN 202122934668U CN 217444073 U CN217444073 U CN 217444073U
Authority
CN
China
Prior art keywords
current
charge pump
integrated circuit
sense
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122934668.1U
Other languages
English (en)
Inventor
S·卡拉
V·拉纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV Switzerland
Original Assignee
STMicroelectronics International NV Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV Switzerland filed Critical STMicroelectronics International NV Switzerland
Application granted granted Critical
Publication of CN217444073U publication Critical patent/CN217444073U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本公开涉及集成电路。例如，一种集成电路包括：非易失性存储器；电荷泵，为非易失性存储器阵列的编程操作生成高电压；以及电荷泵调节器，控制电荷泵的压摆率。电荷泵调节器生成指示压摆率的感测电流，并基于感测电流调整提供给电荷泵的时钟信号的频率。

Description

集成电路
技术领域
本实用新型涉及非易失性存储器，并且更具体地，涉及用于非易失性存储器的编程和擦除电压的生成的集成电路。
背景技术
许多非易失性存储器包括用作非易失性存储器单元的数据存储元件的浮栅晶体管。通过已知为Fowler-Nordheim隧穿的处理向/从浮栅晶体管的浮栅添加或移除电子来将数据写入存储器单元或从存储器单元器擦除数据。Fowler-Nordheim隧穿部分是通过在浮栅晶体管的控制栅极和浮栅晶体管的源极端子之间施加高压来实现的。
如果在编程或擦除周期期间施加太长时间的高压，则非易失性存储器单元的耐久性会受到不利影响。如果施加太短时间的高压，则存储器单元的效率和数据保持特性也会受到不利影响。为了获得良好的编程和擦除效率，仔细地选择所施加电压的幅度和持续时间。
然而，与施加编程和擦除功能相关的其他因素也会不利地影响存储器单元。例如，电荷泵通常用于为编程和擦除操作生成高电压。电荷泵的输出电压的压摆率(slew rate)可影响编程和擦除周期。
在背景技术部分中讨论的所有主题不必须是现有技术，并且不应仅仅由于其在背景部分中的讨论而被假定为现有技术。沿着这些思路，对背景部分中讨论的现有技术中的问题或与此类主题相关联的问题的任何识别不应被视为现有技术，除非明确声明为现有技术。相反，背景部分中对任何主题的讨论应被视为实用新型发明人解决特定问题的方法的一部分，其本身也可具有创造性。
实用新型内容
本公开提供了一种集成电路，包括：电荷泵，被配置为接收电源电压并提供高于所述电源电压的输出电压；以及电荷泵调节器，耦合到所述电荷泵，并且包括：感测电流发生器，耦合到所述电荷泵，并被配置为生成指示所述输出电压的压摆率的感测电流；参考电流发生器，被配置为生成参考电流；电流差分器，被配置为接收所述感测电流和所述参考电流，并生成指示所述感测电流和所述参考电流之差的差分电流；和时钟发生器，被配置为生成具有基于所述差分电流的频率的时钟信号，并将所述时钟信号提供给所述电荷泵。
在某些实施例中，所述时钟发生器包括电流控制振荡器，所述电流控制振荡器从所述电流差分器接收所述差分电流，并生成具有基于所述差分电流的频率的振荡信号。
在某些实施例中，所述时钟发生器根据所述振荡信号生成所述时钟信号。
在某些实施例中，所述感测电流发生器包括耦合到所述电荷泵的输出端子的感测电容器。
在某些实施例中，所述感测电流对应于所述电容器的充电电流。
在某些实施例中，所述充电电流对应于所述输出电压的所述压摆率。
在某些实施例中，所述感测电流发生器包括以电流镜配置耦合到一起的多个并联感测电流路径，所述多个并联感测电流路径可被选择性地启用以调整所述感测电流发生器的灵敏度。
在某些实施例中，还包括控制电路，所述控制电路基于所述电荷泵的负载选择性地启用所述多个并联感测电流路径。
在某些实施例中，所述参考电流发生器包括以电流镜配置耦合到一起的多个并联参考电流路径，所述多个并联参考电流路径可被选择性地启用以调整所述参考电流。
在某些实施例中，还包括控制电路，所述控制电路基于所述电荷泵的负载选择性地启用所述多个并联参考电流路径。
在某些实施例中，还包括非易失性存储器，所述非易失性存储器耦合到所述电荷泵并被配置为接收所述电荷泵的所述输出电压。
在某些实施例中，所述非易失性存储器包括多个存储器单元，每个存储器单元均包括浮栅晶体管。
在某些实施例中，所述非易失性存储器利用所述输出电压来编程或者从浮栅晶体管擦除数据。
此外，还提供了一种集成电路，包括：存储器阵列，包括多个存储器单元；电荷泵，具有耦合到所述存储器阵列的输出；感测电流发生器，耦合到所述电荷泵的输出；参考电流发生器；电流差分器，具有：耦合到所述感测电流发生器的第一输入；耦合到所述参考电流发生器的第二输入；和输出；以及时钟发生器，耦合到所述电荷泵，并具有耦合到所述电流差分器的输出的电流控制振荡器。
在某些实施例中，所述时钟发生器包括相位发生器，所述相位发生器从所述电流控制振荡器接收振荡信号，根据所述振荡信号生成时钟信号，并将所述时钟信号提供给所述电荷泵。
在某些实施例中，还包括：分压器，具有：输入，耦合到所述电荷泵的输出，并被配置为接收所述电荷泵的所述输出电压；和输出，被配置为根据所述输出电压提供分压；比较器，具有：第一输入，耦合到所述分压器的输出，并被配置为接收所述分压；第二输入，被配置为接收参考电压；和输出，被配置为输出比较信号；以及逻辑门，具有：第一输入，被配置为接收所述振荡信号；第二输入，被配置为接收所述比较器的输出；和输出，被配置为基于所述比较信号的值向所述相位发生器提供或者不提供所述振荡信号。
在某些实施例中，所述感测电流发生器生成指示所述输出电压的压摆率的感测电流，所述参考电流发生器生成参考电流，所述电流差分器基于所述感测电流和所述参考电流之差输出差分电流，所述电流控制振荡器生成具有基于所述差分电流的频率的所述振荡信号。
在某些实施例中，还包括控制电路，所述控制电路耦合到所述感测电流发生器和所述参考电流发生器中的一个或两个，并且被配置为选择性地调整所述感测电流或所述参考电流的幅度。
在某些实施例中，还包括温度传感器，所述温度传感器被配置为感测与所述电荷泵或所述存储器阵列相邻的区域中的温度，其中所述控制电路基于所述温度调整所述感测电流或所述参考电流的幅度。
在某些实施例中，所述感测电流发生器包括多个感测电容器，所述多个感测电容器彼此并联耦合并且共同被配置为基于所述输出电压生成所述感测电流。
本公开的实施例提供了一种电荷泵调节器，其在非易失性存储器的编程和擦除操作期间控制电荷泵。电荷泵调节器确保电荷泵的输出具有将导致高效且有效的编程和擦除操作的特性。具体地，电荷泵调节器监控电荷泵的输出电压的变化，并使用反馈原理来确保输出电压的变化率(压摆率)在期望范围内。
附图说明
现在仅以示例的方式参考附图。在附图中，相同的参考标号表示相似的元件或动作。然而，在一些附图中，可以使用不同的参考标号来指示相同或类似的元件。附图中元件的尺寸和相对位置不一定按比例绘制。例如，可以放大和定位各种元件的形状和角度以提高附图的易读性。
图1是根据一个实施例的包括电荷泵调节器的集成电路的框图。
图2是根据一个实施例的包括电荷泵调节器的集成电路的框图。
图3是根据一个实施例的包括电荷泵调节器的集成电路的示意图。
图4是根据一个实施例的包括电荷泵调节器的集成电路的示意图。
图5是根据一个实施例的包括电荷泵调节器的集成电路的示意图。
图6是根据一个实施例的包括电荷泵调节器的集成电路的示意图。
图7是根据一个实施例的集成电路的框图。
图8是根据一个实施例的用于操作集成电路的方法800的流程图。
具体实施方式
在以下描述中，阐述某些特定细节以提供对各种公开实施例的透彻理解。然而，相关领域的技术人员将认识到，实施例可以在没有这些特定细节中的一个或多个的情况下实施，或者使用其他方法、部件、材料等来实施。
除非上下文另有要求，否则在随后的说明书和权利要求书中，词语“包括”及其变体应以开放、包容的意义解释，即“包括但不限于”。此外，除非上下文另有明确规定，否则术语“第一”、“第二”和类似地顺序指示符应解释为可互换的。
在本说明书中对“一个实施例”的引用意味着结合该实施例描述的特定特征、结构或特性包括在至少一个实施例中。因此，在本说明书的各个地方出现的措辞“在一个实施例中”不一定都指同一实施例。此外，在一个或多个实施例中，可以任何合适的方式组合特定特征、结构或特征。
如在本说明书和所附权利要求书中所使用的，除非内容另有明确规定，否则单数形式“一个”和“该”包括复数指代。还应注意，除非内容另有明确规定，否则术语“或者”通常在其最广义上使用，即“和/或”的含义。
图1是根据一个实施例的集成电路100的框图。集成电路100包括存储器阵列102、电荷泵104和电荷泵调节器106。电荷泵调节器106的电荷泵104协作以确保存储器阵列102的高效和有效的存储器编程和擦除操作。
存储器阵列102是包括多个存储器单元的非易失性存储器阵列。在一个示例中，存储器单元包括浮栅晶体管。浮栅晶体管具有浮栅。通过在浮栅晶体管的控制栅极和浮栅晶体管的源极端子之间施加高电压，数据被存储在浮栅中或从浮栅中被擦除。电子隧穿浮栅晶体管的沟道至浮栅或者从浮栅至沟道(视情况而定)，以编程数据或从浮栅擦除数据。隧穿处理被已知为Fowler-Nordheim隧穿。虽然本公开主要描述了存储器阵列102是非易失性存储器阵列并且存储器单元包括浮栅晶体管作为存储器件的实施例，但是在不脱离本公开的范围的情况下，可以使用其他类型的存储器阵列和存储器单元。此外，本公开的原理可扩展到非易失性存储器阵列以外的存储器阵列。
电荷泵104为存储器阵列102的存储器单元的编程和擦除操作生成高电压。通常，电荷泵104接收具有VDD幅度和选定频率的时钟信号，并且为编程和擦除操作生成高电压。在一个实施例中，电荷泵104包括多个电荷泵级。每个电荷泵级都将VDD添加到前一电荷泵级的输出。如果第一电荷泵级接收VDD作为输入，则第一电荷泵级输出2*VDD作为输出。第二电荷泵级从第一电荷泵级接收2*VDD，并输出3*VDD。这一直持续直到最后的电荷泵级输出电荷泵104的输出电压Vout为止。在一个示例中，Vout介于15V和20V之间。
当要执行编程或擦除操作时，电荷泵104最初具有0V或电源电压VDD的输出电压。然后，输出电压上升到编程或擦除操作的输出电压。电荷泵104的输出的初始上升时间被分解成用于编程或擦除操作的总时间。因此，如果上升时间非常慢，则编程和擦除操作相应较慢。然而，如果上升时间过快，则这会导致编程或擦除操作中出现其他问题，诸如存储器单元的过编程或过擦除。输出电压随时间的变化被已知为电荷泵104的压摆率。高压摆率对应于快速地改变输出电压。低压摆率对应于缓慢地改变输出电压。
影响压摆率的条件之一是电荷泵的负载。负载对应于在编程或擦除操作中使用的电流量。除电流负载外，还有由电荷泵充电的电容负载。如果仅针对单行的存储器单元执行编程或擦除操作，则负载电流和负载电容相对较小。如果将要针对多行存储器单元执行编程或擦除操作，则负载电流和负载电容相对较大。如下面将要更详细阐述的，总负载可被建模为负载电容器和负载电流源。一般来说，较高的负载导致较低的压摆率或者提供较高压摆率所需的更多资源。一般来说，较小的负载导致更高的压摆率或者提供更高压摆率所需的更少资源。
影响压摆率的另一条件是提供给电荷泵104的时钟信号的频率。如上所阐述的，电荷泵104接收具有VDD幅度和选定频率的时钟信号，并生成高输出电压。根据VDD的输入幅度生成高输出电压是部分基于时钟信号在高值和低值之间切换来完成的。切换越快，或者换句话说，时钟信号的频率越高，电荷泵104的压摆率越高。时钟信号的频率越低，电荷泵104的压摆率越低。
电荷泵调节器106调节电荷泵104的压摆率。电荷泵调节器106耦合到电荷泵104的输出。电荷泵调节器106检测电荷泵104的压摆率，并调整电荷泵104实现期望压摆率的功能。
电荷泵调节器106包括感测电流发生器108。感测电流发生器108耦合到电荷泵104的输出。感测电流发生器108基于电荷泵104的输出电压的压摆率生成感测电流。
电荷泵调节器包括参考电流发生器110。参考电流发生器110生成参考电流。如下面将要更加详细描述的，参考电流具有被选择用于与感测电流进行比较的值。
电荷泵调节器包括电流差分器112。电流差分器112接收来自感测电流发生器108的感测电流以及来自参考电流发生器110的参考电流。电流差分器112生成与感测电流和参考电流之间的差相对应的差分电流。因此，差分电流可提供应对电荷泵104的压摆率进行的调整的指示。
电荷泵调节器106包括时钟发生器113。时钟发生器113生成提供给电荷泵104的时钟信号。时钟信号具有VDD的幅度和选定频率。如上所述，时钟信号的频率部分地控制电荷泵104的压摆率。
电荷泵调节器106从电流差分器112接收差分电流。电荷泵发生器响应于从电流差分器112接收的差分电流来调整提供给电荷泵104的时钟信号。对时钟信号的调整使得对电荷泵104的输出电压的压摆率进行调整。
在一个示例中，感测电流发生器108生成大于由参考电流发生器110生成的参考电流的感测电流。这可以指示电荷泵104的压摆率过高。电流差分器112生成指示感测电流大于参考电流的差分电流。时钟发生器113接收差分电流并降低提供给电荷泵104的时钟信号的频率。时钟信号频率的降低使得电荷泵104的压摆率降低。
在另一示例中，感测电流发生器108生成的感测电流低于由参考电流发生器110生成的参考电流。电流差分器112生成指示感测电流低于参考电流的差分电流。时钟发生器113接收差分电流并增加提供给电荷泵104的时钟信号的频率。时钟信号频率的增加使得电荷泵104的压摆率增加。
电荷泵104的压摆率在电荷泵104的操作期间被连续地感测和调整。如果压摆率下降到期望值以下或期望范围之外，则电荷泵调节器108增加时钟信号的频率。如果压摆率增加到期望值以上或期望范围之外，则电荷泵调节器108降低时钟信号的频率。该反馈机制将电荷泵104的输出保持在期望值或期望范围内。
时钟发生器113可以除简单地降低时钟信号的频率之外的方式调整电荷泵104的输出。例如，时钟发生器113可周期性地中断时钟信号以降低压摆率或降低总输出电压。因此，时钟发生器113可调节电荷泵104的压摆率和输出电压的幅度。
电荷泵调节器106包括感测电流发生器108、参考电流发生器110、电流差分器112和时钟发生器113。感测电流发生器108生成指示电荷泵104的压摆率的感测电流。感测电流发生器108向电流差分器112提供感测电流。参考电流发生器110生成参考电流。参考电流发生器110向电流差分器112提供参考电流。电流差分器112将感测电流与参考电流进行比较。
图2是根据一个实施例的集成电路100的框图。图2的集成电路100在许多方面与图1的集成电路100相似。集成电路100包括存储器阵列102、电荷泵104和电荷泵调节器106。
电荷泵调节器106包括感测电流发生器108、参考电流发生器110和电流差分器112。感测电流发生器108被耦合到电荷泵104的输出。感测电流发生器108基于电荷泵104的输出电压Vout的压摆率的指示来生成感测电流IS。参考电流发生器110生成参考电流IR。电流差分器接收感测电流IS和参考电流IR，并生成指示感测电流IS和参考电流IR之间的差的差分电流ID。
集成电路100包括时钟发生器113。时钟发生器113生成时钟信号CLK和互补时钟信号CLKN。时钟信号CLK和互补时钟信号CLKN具有相同的频率。互补时钟信号CLKN是时钟信号CLK的逻辑补。当CLK为高时，CLKN为低。当CLK为低时，CLKN为高。
时钟发生器113包括电流控制振荡器114。电流控制振荡器114被耦合到电流差分器112。电流控制振荡器114从电流差分器112接收差分电流ID。电流控制振荡器114生成具有基于差分电流ID的频率的振荡信号。差分电流ID的幅度控制由电流控制振荡器输出的振荡信号的频率。由电流控制振荡器114生成的振荡信号的形状可以是方波。
由电流控制振荡器输出的振荡信号可具有低于VDD的幅度。这是因为电流控制振荡器部分地由差分电流ID供电。电流控制振荡器114的输入电压可基于由差分电流ID引起的压降。因此，由电流控制振荡器114生成的振荡信号的幅度可低于VDD。
时钟发生器113包括耦合到电流控制振荡器114的电平移位器116。电平移位器116从电流控制振荡器114接收振荡信号。电平移位器116将从电流控制振荡器114接收的振荡信号的幅度移位到VDD。因此，如果由电流控制振荡器114生成的振荡信号小于VDD，则电平移位器116将振荡信号的幅度增加到VDD。电平移位器116不调整振荡信号的频率。电平移位器116输出电平移位后的振荡信号。电平移位后的振荡信号对应于电流控制振荡器114的振荡信号被电平移位以具有VDD的幅度。
时钟发生器113包括耦合到电平移位器116和电荷泵104的相位发生器118。相位发生器118从电平移位器116接收电平移位后的振荡信号。相位发生器118根据由电平移位器116提供的电平移位后的振荡信号生成时钟信号CLK。
电荷泵调节器106包括控制电路120。控制电路120可以向感测电流发生器108和参考电流发生器110中的一个或两个提供控制信号。在一些情况下，可期望增加感测电流发生器的灵敏度。在这些情况下，控制电路120可以提供将使得感测电流发生器108针对输出电压Vout的给定压摆率生成更大感测电流IS的控制信号。在一些情况下，从参考电流发生器110提供更大的参考电流IR可能是有利的。在这些情况下，控制电路120可向参考电流发生器提供控制信号，以选择或调整参考电流的幅度。
控制电路120还可以耦合到相位发生器118。控制电路120可测量输出电压Vout，并且可以控制相位发生器118调整时钟信号CLK和CLKN以减小或增加Vout。因此，控制电路120还可包括电压调节器。
图3是包括电荷泵104和电荷泵调节器106的集成电路100的示意图。电荷泵调节器106可包括感测电流发生器108、参考电流发生器110、电流差分器112和时钟发生器113。电荷泵调节器控制电荷泵104。
在图3中，感测电流发生器108包括感测电容器CS和电流镜121。当电荷泵104的输出电压Vout改变时，感测电容器CS两端的电压也改变。当感测电容器上的电压改变时，对应的感测电流IS根据以下等式流入或流出感测电容器：
dV/dt＝IS/C，
其中，dV/dt是电容器极板两端的电压随时间的变化，IS是流入或流出电容器的电流，以及C是电容器的电容。dV/dt也是电荷泵104的输出电压Vout的压摆率。重新布置等式，感测电流IS由以下关系式给出：
IS＝C*dV/dT。
因此，电荷泵104的压摆率迫使感测电流IS流入或流出感测电容器CS。电流镜121包括以电流镜配置耦合到一起的NMOS晶体管N1和N2。晶体管N1和N2的栅极端子被耦合到一起。晶体管N1和N2的源极端子被耦合到地。晶体管N1的漏极端子被耦合到晶体管N1和N2的栅极端子。该配置的结果是：N1和N2的栅极端子的电压将被强制到提供栅极-源极电压VGS的值，使得漏极电流达到IS的值。因为晶体管N1和N2的栅极端子以及晶体管N1和N2的源极端子耦合到一起，所以晶体管N2中的栅极-源极电压VGS等于晶体管N1中的栅极-源极电压。因此，电流IS也将流过晶体管N2。
晶体管N2的漏极端子被耦合到参考电流发生器110。参考电流发生器被配置为输出参考电流IR的电流源。电流差分器112对应于晶体管N2的漏极和参考电流发生器110之间注释的分支电路。因为IS将流过晶体管N2，所以如果IR大于IS，则等于IR和IS之差的差分电流ID将从节点112流出并流入电流控制振荡器114。如果IR小于IS，则ID的方向将反转，并且差分电流将从电流控制振荡器114流出并流入电流差分器节点112并流入晶体管N2作为感测电流IS的部分。
如上所述，电流ID的值控制从电流控制振荡器114输出的振荡信号的频率。根据IS大于或小于IR，差分电流ID可在任一方向上流动。以这种方式，感测电流与参考电流IR控制电流控制振荡器114的频率。
在图3中，集成电路100还包括电压检测器122、比较器124和AND门126。电压检测器122检测电荷泵104的输出电压Vout。电压检测器122包括分压器，该分压器通过分割Vout来提供分压。电压检测器122可包括电阻分压器或电容分压器。将分压提供给比较器124。比较器124还接收参考电压Vref。比较器124将Vref与分压进行比较。以这种方式，比较器124有效地比较Vout和Vref。比较器124向AND门126输出比较信号。如果分压大于Vref，则比较器124的输出为低。如果分压小于Vref，则比较器的输出为高。因此，比较器输出指示Vout是高于还是低于期望值的信号。AND门126还从电平移位器116接收电平移位后的振荡信号。
当两个输入都为高时，AND门126输出高电压。当任一输入为低时，AND门126输出低电压。如果比较器的输出为高，则AND门126的输出将镜像电平移位后的振荡信号。每当电平移位后的振荡信号为高时，AND门126的输出为高。每当电平移位后的振荡信号为低时，AND门126的输出为低。然而，如果比较器124的输出为低，则AND门的输出将为低。
电压检测器122、比较器124和AND门126的配置的一个效果是：任何时候当Vout高于期望电压(即，任何时候分压高于Vref)时，相位发生器118将不输出时钟信号CLK和CLKN，因为由于比较器124的输出为低，所以电平移位后的振荡电压不从AND门126传送到相位发生器118。这将使得电荷泵104的输出电压Vout逐渐下降，因为电荷泵104无法在没有时钟信号CLK和CLKN的情况下生成高电压。以这种方式，电压检测器122和比较器124充当调节电荷泵104的输出电压Vout的电压调节器。只要Vout小于由分压和Vref之间的关系确定的选择值，比较器124的输出都将为高，并且AND门126将电平移位后的振荡信号从电平移位器116传送到相位发生器118。这又将使得相位发生器118向电荷泵104输出时钟信号CLK和CLKN。
在图3中，电荷泵104的负载被建模为负载电容CL和负载电流IL。实际上，电荷泵104的负载电流可对应于图1和图2所示的存储器阵列102。备选地，电荷泵104可将高压Vout输出到除存储器阵列之外的负载，而不脱离本公开的范围。
图4是根据一个实施例的包括电荷泵104和电荷泵调节器106的集成电路100的示意图。图4的集成电路100基本类似于图3的集成电路100，只是参考电流发生器112不同。参考电流发生器112包括电流源128。电流源128生成参考种子电流。参考电流发生器112基于参考种子电流和图2所示控制电路120提供的控制信号生成参考电流IR。
参考电流发生器112包括PMOS晶体管P1和P2。晶体管P1的源极端子被耦合到电源电压VDD。晶体管P1的栅极端子被耦合到晶体管P1的漏极端子和晶体管P2的源极端子。晶体管P2的栅极端子接收使能参考电流发生器112的使能信号EN。晶体管P2的漏极端子被耦合到电流源128。
当使能信号EN为低时，参考种子电流IRS流过晶体管P1和P2。因为晶体管P1的漏极端子被耦合到晶体管P1的栅极端子，所以晶体管P1的栅极电压将处于使得栅极-源极电压具有驱动参考种子电流IRS通过晶体管P1的值的电压。
参考电流发生器112包括N条电流镜路径，每一条都以电流镜配置耦合到晶体管P1。第一电流镜路径包括晶体管P3和P4。晶体管P3以电流镜配置而被耦合到晶体管P1。晶体管P4被耦合在晶体管P3和电流差分器节点112之间。晶体管P4的栅极端子接收选择性地启用或禁用晶体管P4的控制信号C1，从而选择性地启用或禁用参考电流发生器110的第一电流镜路径。第二电流镜路径包括晶体管P5和P6。晶体管P5被耦合到电流镜配置的晶体管P1。晶体管P6的栅极端子接收选择性地启用或禁用晶体管P6的控制信号C2。晶体管P6被耦合在晶体管P5和电流差分器节点112之间。第N个电流镜路径包括晶体管P7和P8。晶体管P7被耦合到晶体管P1和电流镜配置。晶体管P8接收选择性地启用或禁用第N个电流镜路径的控制信号CN。
由于电流镜配置，每个被启用的电流镜路径都会传送等于参考种子电流IRS的电流。参考电流IR等于参考种子电流IRS乘以被启用电流镜路径的数目。因此，如果启用了所有N条电流镜路径，则IR将等于N*IRS。如果仅启用了一个电流镜路径，则IR将等于IRS。基本上可如图3所述生成感测电流IS。
图5是根据一个实施例的包括电荷泵104和电荷泵调节器106的集成电路100的示意图。图5的集成电路100基本上类似于图3的集成电路100，除了感测电流发生器108。如图3所述，感测电流发生器108基于感测电容器CS和电流镜晶体管N1生成感测电流IS。然而，感测电流发生器108还包括N条电流镜路径，每一条可被选择性地启用以传送感测电流IS。电流镜路径可由图2所示控制电路120提供的控制信号而选择性地启用。
第一电流镜路径包括晶体管N2和N3。晶体管N2以电流镜配置耦合到晶体管N1。晶体管N3被耦合在晶体管N2和电流差分器节点112之间。晶体管N3的栅极端子接收选择性地启用或禁用晶体管N3的控制信号C1，从而选择性地启用或禁用感测电流发生器108的第一电流镜路径。第二电流镜路径包括晶体管N4和N5。晶体管N4以电流镜配置耦合到晶体管N1。晶体管N5的栅极端子接收选择性地启用或禁用晶体管N5的控制信号C2。晶体管N5被耦合在晶体管N4和电流差分器节点112之间。第N个电流镜路径包括晶体管N6和N7。晶体管N6以电流镜配置耦合到晶体管N1。晶体管N7接收选择性地启用或禁用第N个电流镜路径的控制信号CN。
由于电流镜配置，每个被启用的电流镜路径都传送等于感测电流IS的电流。总感测电流m*IS到电流镜路径，其中m是被启用电流镜路径的数目。总感测电流m*IS从电流差分器节点112流出。控制电路120可启用感测电流发生器108中的附加电流镜路径，以便增加感测电流发生器的灵敏度。被启用电流镜路径的数目越多，针对输出电压Vout的给定压摆率生成的总感测电流越大。被启用电流镜路径的数目越少，针对输出电压Vout的给定压摆率生成的总感测电流越低。参考电流IR和差分电流ID可基本上如图3所述生成。
图6是根据一个实施例的包括电荷泵104和电荷泵调节器106的集成电路100的示意图。图6的集成电路100基本上类似于图3的集成电路100，除了感测电流发生器108。感测电流发生器108包括N个感测电容器CS-CSN以及电流镜晶体管N1上游的相应数目的电流路径。
第一被选择性启用的电流路径包括感测电容器CS2和开关S1。第N被选择性启用的电流路径包括感测电容器CSN。图2所示的控制电路120可选择性地打开和闭合开关S1-SN，以便选择性地启用与每个感测电容器CS1-CSN相关联的电流路径。控制电路120可选择性地启用开关S1-SN以增加或降低感测电流发生器108的灵敏度。感测电流IS对应于流过每个被启用电流路径的电流总和。参考电流IR和差分电流ID可基本上如图2所示和所述而生成。
图7是根据一个实施例的集成电路100的框图。集成电路100包括存储器阵列102。存储器阵列102是非易失性存储器，其包括以行和列布置的多个存储器单元138。每个存储器单元138包括浮栅晶体管NFG和选择晶体管NS。浮栅晶体管NFG的控制栅极被耦合到与存储器单元138的行相对应的字线。选择晶体管接收选择存储器单元进行读取、擦除或编程操作的选择信号SEL。
存储器单元138的选择晶体管NS和浮栅晶体管NFG被耦合在两条位线BL之间。位线BL可备选地操作为源线。字线、位线、源线和选择线的各种配置可用于非易失性存储器阵列102，而不脱离本公开的范围。
集成电路100包括行解码器130。行解码器130从电荷泵104接收用于编程或擦除操作的高压Vout。然后，行解码器130向与将要对其执行编程或擦除操作的行相关联的字线WL提供高压Vout。
集成电路100还包括列解码器132，用于选择与将要对其执行读取、擦除或编程操作的存储器单元138相关联的位线。感测放大器134在读取操作期间感测存储在存储器单元中的数据的值。编程电路装置136被耦合到位线BL，可以提供用于执行读取、擦除或编程操作的电压。
尽管未在图7中示出，但是可以提供附加电压降压电路装置以减小从电荷泵104提供给列解码器132和编程电路装置136的输出电压的幅度。例如，如果电荷泵104的输出电压在15V和20V之间，则降压电路装置可向列解码器132和编程电路装置136提供5V和10V之间的电压。电荷泵调节器106基本如前面关于图1-图6所述的进行操作。
图8是根据一个实施例的用于操作集成电路的方法800的流程图。方法800可利用图1-图7中描述的任何电路、部件和处理。在802中，方法800包括使用电荷泵生成输出电压。在804中，方法800包括使用压摆率发生器生成指示输出电压的压摆率的感测电流。在806中，方法800包括使用参考电流发生器生成参考电流。在808中，方法800包括生成指示参考电流和感测电流之差的差分电流。在810中，该方法包括使用时钟发生器生成频率基于差分电流的时钟信号。在812中，该方法包括向电荷泵提供时钟信号。
在一个实施例中，一种集成电路包括电荷泵，电荷泵被配置为接收电源电压并提供高于电源电压的输出电压。集成电路包括耦合到电荷泵的电荷泵调节器。电荷泵调节器包括：感测电流发生器，耦合到电荷泵，并被配置为生成指示输出电压的压摆率的感测电流；参考电流发生器，被配置为生成参考电流；以及电流差分器，被配置为接收感测电流和参考电流，并生成指示感测电流和参考电流之差的差分电流。电荷泵调节器还包括时钟发生器，其被配置为生成具有基于差分电流的频率的时钟信号并将时钟信号提供给电荷泵。
在一个实施例中，一种集成电路包括：存储器阵列，包括多个存储器单元；电荷泵，具有耦合到存储器阵列的输出；感测电流发生器，耦合到电荷泵的输出；参考电流发生器；以及电流差分器。电流差分器包括耦合到感测电流发生器的第一输入、耦合到参考电流发生器的第二输入、以及输出。电荷泵调节器包括时钟发生器，时钟发生器耦合到电荷泵并具有耦合到电流差分器的输出的电流控制振荡器。
在一个实施例中，一种方法包括：使用电荷泵生成输出电压；使用压摆率发生器生成指示输出电压的压摆率的感测电流；以及使用参考电流发生器生成参考电流。该方法包括：生成指示参考电流和感测电流之差的差分电流；使用时钟发生器生成具有基于差分电流的频率的时钟信号；以及将时钟信号提供给电荷泵。
可以组合上述各种实施例以提供进一步的实施例。根据上面的详细描述，可以对实施例进行这些和其他改变。一般来说，在以下权利要求中，所使用的术语不应被解释为将权利要求限于说明书和权利要求中公开的特定实施例，而应被解释为包括所有可能的实施例以及这些权利要求所要求的全部等同范围。因此，权利要求不受本公开的限制。

Claims (20)

1.一种集成电路，其特征在于，包括：
电荷泵，被配置为接收电源电压并提供高于所述电源电压的输出电压；以及
电荷泵调节器，耦合到所述电荷泵，并且包括：
感测电流发生器，耦合到所述电荷泵，并被配置为生成指示所述输出电压的压摆率的感测电流；
参考电流发生器，被配置为生成参考电流；
电流差分器，被配置为接收所述感测电流和所述参考电流，并生成指示所述感测电流和所述参考电流之差的差分电流；和
时钟发生器，被配置为生成具有基于所述差分电流的频率的时钟信号，并将所述时钟信号提供给所述电荷泵。
2.根据权利要求1所述的集成电路，其特征在于，所述时钟发生器包括电流控制振荡器，所述电流控制振荡器从所述电流差分器接收所述差分电流，并生成具有基于所述差分电流的频率的振荡信号。
3.根据权利要求2所述的集成电路，其特征在于，所述时钟发生器根据所述振荡信号生成所述时钟信号。
4.根据权利要求1所述的集成电路，其特征在于，所述感测电流发生器包括耦合到所述电荷泵的输出端子的感测电容器。
5.根据权利要求4所述的集成电路，其特征在于，所述感测电流对应于所述电容器的充电电流。
6.根据权利要求5所述的集成电路，其特征在于，所述充电电流对应于所述输出电压的所述压摆率。
7.根据权利要求1所述的集成电路，其特征在于，所述感测电流发生器包括以电流镜配置耦合到一起的多个并联感测电流路径，所述多个并联感测电流路径可被选择性地启用以调整所述感测电流发生器的灵敏度。
8.根据权利要求7所述的集成电路，其特征在于，还包括控制电路，所述控制电路基于所述电荷泵的负载选择性地启用所述多个并联感测电流路径。
9.根据权利要求1所述的集成电路，其特征在于，所述参考电流发生器包括以电流镜配置耦合到一起的多个并联参考电流路径，所述多个并联参考电流路径可被选择性地启用以调整所述参考电流。
10.根据权利要求9所述的集成电路，其特征在于，还包括控制电路，所述控制电路基于所述电荷泵的负载选择性地启用所述多个并联参考电流路径。
11.根据权利要求10所述的集成电路，其特征在于，还包括非易失性存储器，所述非易失性存储器耦合到所述电荷泵并被配置为接收所述电荷泵的所述输出电压。
12.根据权利要求11所述的集成电路，其特征在于，所述非易失性存储器包括多个存储器单元，每个存储器单元均包括浮栅晶体管。
13.根据权利要求11所述的集成电路，其特征在于，所述非易失性存储器利用所述输出电压来编程或者从浮栅晶体管擦除数据。
14.一种集成电路，其特征在于，包括：
存储器阵列，包括多个存储器单元；
电荷泵，具有耦合到所述存储器阵列的输出；
感测电流发生器，耦合到所述电荷泵的输出，并被配置为生成指示所述电荷泵的输出电压的压摆率的感测电流；
参考电流发生器，被配置为生成参考电流；
电流差分器，具有：
耦合到所述感测电流发生器的第一输入，被配置为接收所述感测电流；
耦合到所述参考电流发生器的第二输入，被配置为接收所述参考电流；和
输出，被配置为输出指示所述感测电流和所述参考电流之差的差分电流；以及
时钟发生器，耦合到所述电荷泵，并具有耦合到所述电流差分器的输出的电流控制振荡器。
15.根据权利要求14所述的集成电路，其特征在于，所述时钟发生器包括相位发生器，所述相位发生器从所述电流控制振荡器接收振荡信号，根据所述振荡信号生成时钟信号，并将所述时钟信号提供给所述电荷泵。
16.根据权利要求15所述的集成电路，其特征在于，还包括：
分压器，具有：
输入，耦合到所述电荷泵的输出，并被配置为接收所述电荷泵的所述输出电压；和
输出，被配置为根据所述输出电压提供分压；
比较器，具有：
第一输入，耦合到所述分压器的输出，并被配置为接收所述分压；
第二输入，被配置为接收参考电压；和
输出，被配置为输出比较信号；以及
逻辑门，具有：
第一输入，被配置为接收所述振荡信号；
第二输入，被配置为接收所述比较器的输出；和
输出，被配置为基于所述比较信号的值向所述相位发生器提供或者不提供所述振荡信号。
17.根据权利要求14所述的集成电路，其特征在于，所述电流控制振荡器生成具有基于所述差分电流的频率的振荡信号。
18.根据权利要求17所述的集成电路，其特征在于，还包括控制电路，所述控制电路耦合到所述感测电流发生器和所述参考电流发生器中的一个或两个，并且被配置为选择性地调整所述感测电流或所述参考电流的幅度。
19.根据权利要求18所述的集成电路，其特征在于，还包括温度传感器，所述温度传感器被配置为感测与所述电荷泵或所述存储器阵列相邻的区域中的温度，其中所述控制电路基于所述温度调整所述感测电流或所述参考电流的幅度。
20.根据权利要求14所述的集成电路，其特征在于，所述感测电流发生器包括多个感测电容器，所述多个感测电容器彼此并联耦合并且共同被配置为基于所述输出电压生成所述感测电流。
CN202122934668.1U 2020-11-30 2021-11-26 集成电路 Active CN217444073U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063119435P 2020-11-30 2020-11-30
US63/119,435 2020-11-30
US17/534,136 2021-11-23
US17/534,136 US11881280B2 (en) 2020-11-30 2021-11-23 Circuit and method for constant slew rate in high voltage charge pumps

Publications (1)

Publication Number Publication Date
CN217444073U true CN217444073U (zh) 2022-09-16

Family

ID=81752778

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202122934668.1U Active CN217444073U (zh) 2020-11-30 2021-11-26 集成电路
CN202111421872.1A Pending CN114583943A (zh) 2020-11-30 2021-11-26 用于高压电荷泵中的恒定压摆率的电路和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111421872.1A Pending CN114583943A (zh) 2020-11-30 2021-11-26 用于高压电荷泵中的恒定压摆率的电路和方法

Country Status (2)

Country Link
US (1) US11881280B2 (zh)
CN (2) CN217444073U (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488060A (en) * 1979-01-24 1984-12-11 Xicor, Inc. High voltage ramp rate control systems
US6107862A (en) 1997-02-28 2000-08-22 Seiko Instruments Inc. Charge pump circuit
AU2002240163A1 (en) * 2001-01-26 2002-08-06 John George Maneatis Phase-locked loop with conditioned charge pump output
US6980047B1 (en) * 2002-06-20 2005-12-27 Taiwan Semiconductor Manufacturing Company Low power high voltage ramp-up control circuit
US6566847B1 (en) * 2002-07-29 2003-05-20 Taiwan Semiconductor Manufacturing Company Low power charge pump regulating circuit
ITMI20022268A1 (it) * 2002-10-25 2004-04-26 Atmel Corp Circuito pompa di cariche variabile con carico dinamico
US6861895B1 (en) * 2003-06-17 2005-03-01 Xilinx Inc High voltage regulation circuit to minimize voltage overshoot
JP4257196B2 (ja) * 2003-12-25 2009-04-22 株式会社東芝 半導体装置および半導体装置の駆動方法
US7375992B2 (en) 2005-01-24 2008-05-20 The Hong Kong University Of Science And Technology Switched-capacitor regulators
US7348829B2 (en) 2006-03-24 2008-03-25 Intersil Americas Inc. Slew rate control of a charge pump
DE102006036546A1 (de) * 2006-08-04 2008-02-21 Qimonda Flash Gmbh & Co. Kg Kapazitätsladestrombegrenzungseinrichtung, Ladungspumpenanordnung, Verfahren zum Begrenzen eines Ladestromes an einer Ladungspumpe und Verfahren zum Begrenzen des Ladestromes an einen Kondensator
US7365585B2 (en) 2006-08-09 2008-04-29 Atmel Corporation Apparatus and method for charge pump slew rate control
US7639067B1 (en) * 2006-12-11 2009-12-29 Altera Corporation Integrated circuit voltage regulator
JP5072731B2 (ja) * 2008-06-23 2012-11-14 株式会社東芝 定電圧昇圧電源
JP5527031B2 (ja) * 2010-06-14 2014-06-18 富士通株式会社 電流源回路
US8310300B2 (en) 2010-08-27 2012-11-13 Freescale Semiconductor, Inc. Charge pump having ramp rate control
JP5597655B2 (ja) * 2012-01-30 2014-10-01 株式会社東芝 電圧発生回路及び半導体記憶装置
US20150145591A1 (en) * 2013-11-22 2015-05-28 Atmel Corporation Charge pump with reduced current consumption

Also Published As

Publication number Publication date
CN114583943A (zh) 2022-06-03
US11881280B2 (en) 2024-01-23
US20220172751A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
US6172917B1 (en) Semiconductor memory device and regulator
US7362616B2 (en) NAND flash memory with erase verify based on shorter evaluation time
US8130026B2 (en) Booster circuit and voltage supply circuit
KR100888844B1 (ko) 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
KR100787940B1 (ko) 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치
WO2009061791A1 (en) Controlling a memory device responsive to degradation
JP2007520028A (ja) 非揮発性メモリの雑／ファインプログラミングのためのチャージパケット測定
JP2007520029A (ja) 非揮発性メモリの雑／ファインプログラミングのための可変電流シンキング
JPH11500855A (ja) Ｅｐｒｏｍメモリアレー用切換グラウンドリード
JP2007520845A (ja) 非揮発性メモリの雑／ファインプログラミングのための効率的ベリフィケーション
US7439794B2 (en) Power source circuit
US8681567B2 (en) Voltage regulator for biasing a NAND memory device
US7372747B2 (en) Flash memory device and voltage generating circuit for the same
US7697342B2 (en) Flash memory device and related high voltage generating circuit
JP4426082B2 (ja) 読出時間を短縮させる不揮発性半導体メモリ装置
US7952935B2 (en) Nonvolatile memory device and program or verification method using the same
US7755945B2 (en) Page buffer and method of programming and reading a memory
US8743620B2 (en) Nonvolatile memory device and program verify method thereof
US6992934B1 (en) Read bitline inhibit method and apparatus for voltage mode sensing
US7649785B2 (en) Flash memory device and related high voltage generating circuit
CN217444073U (zh) 集成电路
US20090303803A1 (en) Independent Bi-Directional Margin Control Per Level and Independently Expandable Reference Cell Levels for Voltage Mode Sensing
JP2848293B2 (ja) 不揮発性半導体記憶装置
KR100192567B1 (ko) 불휘발성반도체메모리장치의프로그램전압발생장치및소거전압발생장치
JP3145981B2 (ja) 半導体不揮発性記憶装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant