JPH029376Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は主にROMの書込装置として利用す
る定電圧電源装置に関し、特に書込時に発生する
過電圧を有効に除去しようとするものである。

半導体集積回路或いはその他ヒユーズ素子等に
よつて構成されるROMの書込み駆動電圧は21±
0.5V或いは25±1V程度であり、その許容される
電圧範囲が狭い。然も絶対最大電圧も書込電圧が
21±0.5Vの場合は22Vであり、25±1Vの場合は
26.5Vであり、その上限電圧もわずかな許容幅し
かなく、規格が厳しいものとなつている。

一方、ROMの書込はプログラムパルス入力端
子に先に説明した書込み駆動電圧を与え、アドレ
ス入力端子及びデータ入力端子にアドレス信号と
書込データを与え、その状態で書込パルス入力端
子に書込パルスを与えてそのアドレスに対する書
込を行なう。書込み駆動電圧はアドレスを変更す
るときゼロボルト乃至は5V程度に落す方法と、
先頭番地から最終番地までの書込を終了するまで
与え続ける方法とがある。何れの書込み方法によ
る場合でもプログラムパルス入力端子からROM
の内部を見たインピーダンスは書込パルスが与え
られたとき大幅に小さくなり、大きな電流が流れ
る。

このように負荷が大幅に変動する場合、回路に
直列接続された例えば定電圧回路を構成する直列
トランジスタから負荷が軽くなる都度ホール蓄積
効果によつて過電圧が発生する。

このため従来は第１図に示すように定電圧回路
１に対しクランプ用トランジスタ２を接続し、こ
のトランジスタ２によつて出力端子３に発生する
過電圧を吸収するようにしている。つまり、第１
図において１は定電圧回路である。この定電圧回
路１は電圧制御トランジスタ４と、比較増幅器を
構成するトランジスタ５と、基準電圧源を構成す
るツエナーダイオード６と、出力電圧検出回路を
構成する抵抗分圧回路７とにより構成される。こ
の定電圧回路１に対し整流回路等によつて構成さ
れた直流電源８から直流電圧が与えられ、出力端
子３に安定化された一定電圧が出力される。この
一定電圧がROM９のプログラムパルス入力端子
１１に供給される。

クランプ用トランジスタ２はこの例ではPNP
型トランジスタを用いた場合を示し、トランジス
タ２のエミツタを出力端子３に接続し、コレクタ
を共通電位側に接続し、ベースを比較増幅器を構
成するトランジスタ５のコレクタに接続する。

一方、１２は書込みアドレスを変更するときプ
ログラムパルス入力端子１１に与える書込み駆動
電圧を例えばゼロボルトに落すためのスイツチト
ランジスタを示す。従つてアドレスを変更する時
点でこのスイツチトランジスタ１２をオンにしプ
ログラムパルス入力端子１１の電位をゼロボルト
に落した状態でアドレス信号を次のアドレスに歩
進させ、アドレス信号が所定の状態に安定した時
点でトランジスタ１２をオフに戻し正規の書込み
駆動電圧に戻すようにしている。尚先頭番地から
最終番地まで書込を行なう間、書込み駆動電圧を
与え続ける書込方法を採るROMに書込みを行な
う場合はスイツチトランジスタ１２はオフに保持
される。

このように構成することによりROM９のプロ
グラムパルス入力端子１１から見たインピーダン
スが書込パルスの供給毎に大幅に変動し出力端子
３に過電圧が発生しても、この過電圧はトランジ
スタ２によつて吸収されるようにしている。然し
乍らクランプ用トランジスタ２として高速型トラ
ンジスタを使用したとしてもそのパルス幅が200
ナノ秒以下の過電圧に対してトランジスタ２が有
効に応答しない欠点があり、過電圧を確実に除去
できない不都合が生じる。

このため出力端子３と共通電位間に過電圧吸収
用コンデンサを接続することが考えられるが、上
述したようにROM９の種類によつてはアドレス
を変更する間トランジスタ１２をオンにし、プロ
グラムパルス入力端子１１に供給している書込み
駆動電圧をゼロボルトしなければならない場合が
ある。このような場合、過電圧吸収用コンデンサ
を接続するとプログラムパルス入力端子１１に供
給される書込み駆動パルスの立上り、立下りに時
間が掛るようになり全体の書込時間が長くなるこ
とと、正確な書込みを行なうことができなくなる
不都合が生じる。

この考案の目的はこのような各種の不都合を一
掃できる過電圧吸収機能を持つ定電圧電源装置を
提供するにある。

この考案では定電圧電源回路の出力側に通常は
オフに保持されているダイオードを通じてコンデ
ンサを接続し、出力端子の電圧が規定の電圧より
わずかに上昇するとダイオードが導通し、コンデ
ンサによりその過電圧を吸収するように構成した
ものである。

以下にこの考案の一実施例を第２図を用いて詳
細に説明する。

第２図において第１図と対応する部分には同一
符号を附してその重複説明は省略するが、この例
においてはトランジスタ４と、差動増幅器によつ
て構成された比較増幅器５と、基準電圧源６とに
よつて定電圧回路１を構成した場合を示す。また
この例では同時に複数のROMに対して書込を行
なうことができるように構成した場合を示す。こ
のため定電圧回路１の出力側にスイツチングトラ
ンジスタ１３ａ，１３ｂ，……１３ｎを設け、こ
れらスイツチングトランジスタ１３ａ，１３ｂ…
…１３ｎを選択的にオン制御することによつて出
力端子１４ａ，１４ｂ，……１４ｎに所定の書込
み電圧を出力するようにした場合を示す。従つて
出力端子１４ａ〜１４ｎのそれぞれにROMのプ
ログラムパルス入力端子を接続し、これら出力端
子１４ａ〜１４ｎに接続されたROMに対し書込
み駆動電圧を与える。従つて書込みが終了すると
そのROMをソケツトから取外して新たなROM
を差し込むこととなる。ROMの差し替え中はそ
のROMに書込駆動電圧を与えるトランジスタ１
３ａ〜１３ｎの対応するものをオフにし、差替中
のソケツトに書込駆動電圧を与えないようにして
いる。

この考案においては各出力端子１４ａ〜１４ｎ
のそれぞれにダイオード１５ａ〜１５ｎのアノー
ドを接続し、そのカソードを共通接続してその共
通接続点と共通電位間に間電圧吸収用コンデンサ
１６を接続する。この過電圧吸収用コンデンサ１
６には補助定電圧回路１７から出力端子１４ａ〜
１４ｎのそれぞれに出力される電圧とほゞ等しい
電圧を供給し、この電圧によつて常時はダイオー
ド１５ａ〜１５ｎをオフに保持しておく。この状
態で出力端子１４ａ〜１４ｎの何れかに過電圧が
発生するとその過電圧が発生した出力端子例えば
１４ａに接続されたダイオード１５ａが導通し、
過電圧はコンデンサ１６に吸収される。

こゝでコンデンサ１６に充電しておく電圧E_cL
が各出力端子１４ａ〜１４ｎに出力される電圧
V₁〜Vnと等しく選定した場合には過電圧がダイ
オード１５ａ〜１５ｎの各導通電圧を越えるとこ
れらダイオード１５ａ〜１５ｎが導通し、その過
電圧が電圧が吸収される。従つて規定の電圧から
例えば一般的なダイオードの導通電圧である0.7
ボルト程度上昇して始めてダイオード１５ａ〜１
５ｎが導通することとなる。従つて例えば21±
0.5Vの書込駆動電圧を与えている状態において
0.7Vの上昇を見ると規定の電圧範囲から外れて
しまうこととなる。

従つてこの考案ではコンデンサ１６の充電電圧
をダイオード１５ａ〜１５ｎが導通しない範囲で
可及的に低い電圧に設定するように構成するもの
である。

このため補助定電圧回路１７は基準電圧源６の
基準電圧E_Sをダイオード１８を通じて取出し、抵
抗器１９にE_S′を得る。このE_S′を比較増幅器２１
の例えば非反転入力端子に与え、コンデンサ１６
の充電電圧E_cLと比較し、その偏差出力電圧を電
圧制御トランジスタ２２のベースに供給する。
こゝでダイオード１８の導通電圧をED₁とし、ダ
イオード１５ａ〜１５ｎの各導電圧をED₂とする
と、その導通電圧の大小関係はED₁ED₂となる
ように選定する。

このようにダイオード１８と１５ａ〜１５ｎの
各導通電圧を選定することによりダイオード１５
ａ〜１５ｎにはダイオード１８の電圧降下分の電
圧にほゞ等しい順方向バイアスを与えることがで
きる。この順方向バイアスはED₁ED₂の関係に
あるからダイオード１５ａ〜１５ｎは通常の状態
では導通することはなくオフの状態に保持され
る。よつて出力端子１４ａ〜１４ｎの電圧がわず
かに上昇するとダイオード１５ａ〜１５ｎは直ち
に導通する。この導通に要する電圧E_PはE_P＝ED₂
−ED₁であり、これはほゞゼロに近い値である。
よつてトランジスタ４又は１３ａ〜１３ｎからホ
ール蓄積効果によつて過電圧が生じてもダイオー
ド１５ａ〜１５ｎが直ちに導通しコンデンサ１６
によつて過電圧を吸収することができる。

上述したようにこの考案によれば通常の状態で
はダイオード１５ａ〜１５ｎが出力端子１４ａ〜
１４ｎに対して切離されている状態に保持されて
いるから各スイツチングトランジスタ１２をオ
ン・オフして各出力端子１４ａ〜１４ｎの電圧を
アドレスの変更毎にゼロに切換るような書込み方
法を採るときでもその電圧の立上り、立下りを急
峻にすることができる。よつて書込時間を短縮で
きることと、書込が確実にできる機能を維持でき
る。そしてその上でパルス幅の狭い過電圧に対し
てもダイオード１５ａ〜１５ｎは確実に導通し、
過電圧を確実に吸収することができる。つまり、
一般にダイオードが導通するに要する時間はトラ
ンジスタが導通するに要する時間より短かいから
であり、よつて第１図に示す従来回路ではパルス
幅が200ナノ秒以下の過電圧を吸収できなかつた
がこの考案によれば200ナノ秒以下のパルス幅の
過電圧でも充分に吸収することができ、よつて書
込中のROMを確実に保護することができる。

尚上述ではスイツチングトランジスタ１３ａ〜
１３ｎによつて複数のROMに対して選択的に定
電圧回路１の出力電圧を与えるように構成した場
合を説明したが、必ずしもこのように構成する場
合に限られるものではなく、出力端子が一つの場
合にもこの考案を適用できる。この場合にはトラ
ンジスタ１３ａ〜１３ｎは不要となる。また上述
ではROMの書込み駆動電圧を供給する定電圧回
路に用いた場合を説明したが、その他の電源回路
にもこの考案を適用できることは容易に理解でき
よう。

【図面の簡単な説明】

第１図は従来の過電圧吸収機能を持つ定電圧電
源装置を説明するための接続図、第２図はこの考
案の一実施例を示す接続図である。 １：定電圧回路、４：電圧制御用トランジス
タ、１４ａ〜１４ｎ：出力端子、１５ａ〜１５
ｎ：ダイオード、１６：コンデンサ、１７：補助
定電圧回路。

Claims (1)

【実用新案登録請求の範囲】
1. 入力電圧と基準電圧との比較により一定の電圧
   を出力する定電圧回路と、この定電圧回路の出力
   端子間に直列接続されたダイオード及びコンデン
   サと、このダイオードとコンデンサの接続点に上
   記定電圧回路の出力電圧とほゞ等しい電圧を与え
   上記ダイオードをオフに保持するための補助定電
   圧回路とを具備して成る過電圧吸収機能を持つ定
   電圧電源装置。