JPH0333660A - 過電流検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、検出対象となる電流が流れるラインに電流検
出抵抗を挿入し、その電圧降下によってトランジスタを
オン−オフ制御して過電流を検出する回路に関し、更に
詳しくは、該トランジスタのベースにベース抵抗を挿入
すると共に、別の抵抗を介して該ベースにライン正常出
力電圧よりも低い基準電圧を印加して、フの字特性の過
電流保護を行わせることができるようにした過電流検出
回路に関するものである。

本発明は直流安定化電源で過電流保護回路に利用できる
。

［従来の技術］ 安定化電源では過負荷になると主回路の負担が増大し、
そのままでは破損に至る虞れがある。

特に定電圧電源の場合には、その機能上、出力短絡時の
ような過負荷状態においても定電圧出力を維持すべく動
作するため過大な電流が流れる。そこで過電流を検出し
速やかに電源を保護する回路が設けられている。

従来の過電流検出回路には様々な構成が開発されている
が、その一つに出力ラインに低抵抗値（数Ω以下）の電
流検出抵抗を挿入し、該電流検出抵抗での電圧降下量か
ら電流を求める方式がある。その−例を第３図に示す。

検出すべき電流が流れるライン１４に挿入した電流検出
抵抗Ｒと、その両端にそれぞれヘースと工Ｑ７タを接続
したトランジスタＱとを備えており、該トランジスタＱ
のコレクタ電圧が過電流信号となる。コレクタには抵抗
Ｒ３を介して電圧十Ｖ、が印加される。トランジスタＱ
のコレクタを過電流検出用の比較器１０の一端に接続し
、該比較器ｌＯの他端を基準電圧源Ｖｒｅｆｌに接続す
る。この比較器１０の出力（過電圧検出信号〉を、図示
するを省略するが、電源の発振制御部に供給し、スイソ
チング電源の発振を制御する。

ライン１４の出力電圧を＋Ｖ。（例えば正常時＋５Ｖ）
とし出力電流をＩｏとする。負荷が短絡するなどして出
力電流■。が増大すると、電流検出抵抗Ｒを流れる電流
Ｉは増大する。電流検出抵抗Ｒでの電圧降下（＝Ｒ−１
）がトランジスタＱのベースーエミソタ間飽和電圧ＶＩ
ＩＥ（約０．６Ｖ）を越えると、該トランジスタＱがオ
ンしコレクタ電圧が低下する。これが過電流信号となる
。これによって比較器１０の両入力端での入力端子関係
が逆になり、出力信号（過電流検出信号）が反転し、そ
れによってスイソチング電源の発振を停止させ、電源の
保護を図る。

［発明が解決しようとする課題］ 上記のような従来技術では、トランジスタＱをオンさせ
る電圧は、電流検出抵抗Ｒを流れる電流日により発生ず
る電圧降下（＝Ｒ・■）である。従って過電流状態によ
り出力電圧が低下しても、過電圧信号が生じる電圧Ｒ−
Ｉは変わらず、そのため過電流の特性は垂下特性（定電
流特性）になる。

このため過負荷時に多大な電流（＝０．６／Ｒ）が流れ
続け、電力損失が非常に大きく、長時間の短絡事故に対
して電源の信頼性が著しく低下する虞れがある。

本発明の目的は、上記のような従来技術の欠点を解消し
、電流検出抵抗を用いた簡単な回路構成でありながら過
電流の特性をフの字型特性にでき、短絡電流を非常に小
さくできると共に定電流負荷に対しても電源を確実に立
ち上げることができるような過電流検出回路を提供する
ことにある。

［課題を解決するための手段］ 上記のような技術的課題を解決できる本発明は、例えば
第１図に示すように、検出対象となる電流が流れるライ
ン１４に挿入した電流検出抵抗Ｒと、その一端に接続し
たベース抵抗長と、該ベース抵抗ＲＩの他端と前記電流
検出抵抗Ｒの他端にそれぞれベースと工ξソタを接続し
たトランジスタＱと、ライン正常出力電圧よりも低い基
準電圧を前記トランジスタＱのヘースに印加する電圧印
加手段を具備し、前記トランジスタＱのコレクタ電圧を
過電流信号とする過電流検出回路である。

ここで電圧印加手段は、電流制限抵抗を介して基準電圧
を印加するようすればよい。具体的には例えば、ライン
正常出力電圧より高い電圧源と、電流制限抵抗と、逆方
向に接続したツェナーダイオード等の直列接続すること
により構成する。

［作用］ 負荷の短絡など何らかの原因によって過電流状態が生し
ると、ライン１４に過大な電流が流れ、電流検出抵抗Ｒ
を流れる電流■。も増大し、その両端の電圧降下が大き
くなる。それによってトランジスタＱがオンし、そのコ
レクタ電圧によって過電流状態を示す。

またライン１４の出力電圧＋ｖ０が正常出力電圧（例え
ば＋５Ｖ）よりも大幅に低下すると、トランジスタＱの
ベースに印加されている基準電圧によってベース抵抗Ｒ
Ｉ−電流検出抵抗Ｒを通って電流が流れ、そのためトラ
ンジスタＱがオンし続けるのに十分なベースーエミソタ
電圧が確保される。つまりトランジスタＱの導通に必要
なヘース電流が流れ続ける。このことはライン１４を流
れる電流が低下しても出力電圧＋■ｏが低下している限
りトランジスタＱのオン状態が継続することを意味し、
その結果、過電流の特性はフの字型になる。

［実施例］ 本発明の一実施例を第２図に示す。これは＋５Ｖの出力
を有するチョソパ回路であり、発振制御部１６よって主
スイソチングトランジスタＱ、をスイソチング制御し、
その出力を整流・平滑化する降圧型回路である。ここで
は別の出力電圧（＋１２Ｖ）を基準電圧として利用して
いる。

主スイソチングトランジスタＱ１のオン時にはインダク
タンスＬを通してコンデンサＣ１及び負荷（図示せず）
に電流が流れる。次にスイソチングトランジスタＱ１の
オフ時には、オン時にインダクタンスＬを流れていた電
流がダイオードＤ１を通して負荷に流れ続ける。またそ
の時にはコンデンサＣ１の放電電流も加わる。

このようにして負荷に電力を継続して供給できる。

検出すべき電流が流れるライン１４に電流検出抵抗Ｒを
挿入し、その一端（入力側）にベース抵抗Ｒ，を介して
トランジスタＱのベースを接続する。該トランジスタＱ
のエミッタは前記電流検出抵抗Ｒの他端（出力側）に接
続する。

＋１２Ｖのライン１８と前記トランジスタＱのベースと
の間には、電流制限抵抗Ｒ２と、逆方向に接続したツェ
ナーダイオードＺＤと、順方向に接続した逆流防止用の
ダイオードＤとの直列回路を組み込む。ここで電流検出
抵抗Ｒは数Ω以下、ベース抵抗Ｒ１は数十〜数百Ω程度
とする。またツェナーダイオードＺＤはツェナー電圧約
７Ｖ程度のものを用いる。従ってツェナーダイオードＺ
Ｄが導通した時には、トランジスタＱのベース電圧は約
４．４Ｖ程度になる。

トランジスタＱのコレクタは、電圧源＋ｖＩと抵抗Ｒ３
の直列回路に接続されると共に、過電流検出用の比較器
１０の一端に入力する。該比較器１０の他端には基準電
圧Ｖｒｅｆｌを接続する。そしてその出力電圧（過電流
検出信号）は前記発振制御部１６に人力し、その発振動
作を制御する。比較器ｌＯは過電流の検出精度を高める
ために設けられている。また電源の出力電圧十Ｖ。を定
電圧制御用の比較器１２で基準電圧Ｖｒｅｆ２と比較し
、同じく発振制御部１６に人力し、その発振動作を制御
する。

＋１２Ｖを基準電圧とし、そこから電流制限抵抗Ｒ，７
ＶのツェナーダイオードＺＤ、ダイオードＤでトランジ
スタＱのベースに接続しているため、正常動作時にはツ
ェナーダイオードＺＤはオフ状態を保ち、抵抗Ｒ２を通
る電流はない。電源の出力電流は電流検出抵抗Ｒを通っ
て負荷に供給される。

過電流状態になるとライン正常出力電圧（＋５Ｖ）が低
下し、電流検出抵抗Ｒの電圧降下が大きくなりトランジ
スタＱがオンし過電流状態を示す。出力電圧が更に低下
するとツェナーダイオードＺＤが導通し電流制限抵抗Ｒ
２を電流が流れ始める。出力電圧が低下するほど抵抗Ｒ
２を流れる電流が多くなり、ベース抵抗Ｒ１−電流検出
抵抗Ｒを通って電流が流れ、それらによる電圧降下が大
きくなる。トランジスタＱのベースーエミツタ間電圧は
Ｒ−１＋ＲＩ　　・■□であるためＲＩ’ＩＲＩでの電
圧降下が大きくなれば出力電流Ｉｏが少なくてもトラン
ジスタＱはオンし続ける。そのため過電流の特性はフの
字型になる。

［発明の効果コ 本発明は上記のように過電流発生時に電流検出抵抗によ
る電圧降下によってトランジスタがオンし、出力電圧が
下がった状態では基準電圧からベース抵抗と電流検出抵
抗とを流れる電流による電圧降下によりトランジスタを
オンし続けるように構成したから、過電流の特性が）の
字型となり短絡電流を小さくほぼ零に抑えることができ
、十分に電源の保護を図ることが可能となる。

また本発明では過電流時にベース抵抗を流れる電流は、
出力電圧と出力のインピーダンスによって決まり、最初
インピーダンスが小さい定電流負荷であっても（定電流
モード）電源を確実に立ち上げることができる。

【図面の簡単な説明】

第１図は本発明に係る過電流検出回路の原理説明図、第
２図は本発明の一実施例を示す回路図、第３図は従来技
術の一例を示す回路図である。 １０・・・過電流検出用の比較器、１２・・・定電圧制
御用の比較器、１４・・・出力ライン、１６・・・発振
制御部。

Claims (1)

1. 【特許請求の範囲】 １、検出対象となる電流が流れるラインに挿入した電流
   検出抵抗と、その一端に接続したベース抵抗と、該ベー
   ス抵抗の他端と前記電流検出抵抗の他端にそれぞれベー
   スとエミッタを接続したトランジスタと、ライン正常出
   力電圧よりも低い基準電圧を前記トランジスタのベース
   に印加する電圧印加手段を具備し、前記トランジスタの
   コレクタ電圧を過電流信号とすることを特徴とする過電
   流検出回路。 ２、前記電圧印加手段が、ライン正常出力電圧より高い
   電圧源と、電流制限抵抗と、逆方向に接続したツェナー
   ダイオードを含んでいる請求項１記載の過電流検出回路
   。