JPH0428185Y2 - - Google Patents
Info
- Publication number
- JPH0428185Y2 JPH0428185Y2 JP1985184151U JP18415185U JPH0428185Y2 JP H0428185 Y2 JPH0428185 Y2 JP H0428185Y2 JP 1985184151 U JP1985184151 U JP 1985184151U JP 18415185 U JP18415185 U JP 18415185U JP H0428185 Y2 JPH0428185 Y2 JP H0428185Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- load
- resistor
- base
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000002427 irreversible effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は、安定化電源装置等に使用される過電
流保護回路に関する。
流保護回路に関する。
（従来の技術）
第３図は従来回路の一例を示す接続図、第４図
はその過電流保護特性を示す線図である。
はその過電流保護特性を示す線図である。
第３図において、Ｌは負荷、Q1は負荷Ｌに流
れる負荷電流ILを制御する制御トランジスタＲ１
は負荷電流ILを検出する検出抵抗、Q2は検出抵抗
R1に生じる電圧が抵抗R2を介してベースに印加
され、制御トランジスタQ1のベース電流をバイ
パスするように作動する第２のトランジスタ、
R3は制御トランジスタQ1のコレクタ電位を第２
のトランジスタQ2のベース電流として正帰還す
る正帰還抵抗、R4は制御トランジスタQ1のベー
ス電流供給用の抵抗である。
れる負荷電流ILを制御する制御トランジスタＲ１
は負荷電流ILを検出する検出抵抗、Q2は検出抵抗
R1に生じる電圧が抵抗R2を介してベースに印加
され、制御トランジスタQ1のベース電流をバイ
パスするように作動する第２のトランジスタ、
R3は制御トランジスタQ1のコレクタ電位を第２
のトランジスタQ2のベース電流として正帰還す
る正帰還抵抗、R4は制御トランジスタQ1のベー
ス電流供給用の抵抗である。
この回路において、負荷Ｌが正常のとき（第４
図特性において、Ａ点〜Ｂ点の領域）、トランジ
スタQ1は、抵抗R4からベース電流が供給されて
オン状態にあり、負荷Ｌに大略VCCの電圧が給電
されている。
図特性において、Ａ点〜Ｂ点の領域）、トランジ
スタQ1は、抵抗R4からベース電流が供給されて
オン状態にあり、負荷Ｌに大略VCCの電圧が給電
されている。
今、負荷Ｌが重くなり、負荷電流ILが増加して
回路の過電流検出点に達すると、以下のような過
電流保護動作が始まる。負荷電流ILは抵抗R1で電
圧降下を生じるが、抵抗R1の抵抗値は、負荷電
流ILが過電流検出点（第４図Ｂ点）に達すると、
抵抗R1の電圧降下が、トランジスタQ2のベー
ス・エミツタ間飽和電圧VBEに等しくなるように
選定されている。従つて、トランジスタQ2はオ
ン状態に遷移し、トランジスタQ1のベース電流
をバイパスする方向に働く。このため、トランジ
スタQ1が飽和オン状態から、不飽和状態に移行
する。
回路の過電流検出点に達すると、以下のような過
電流保護動作が始まる。負荷電流ILは抵抗R1で電
圧降下を生じるが、抵抗R1の抵抗値は、負荷電
流ILが過電流検出点（第４図Ｂ点）に達すると、
抵抗R1の電圧降下が、トランジスタQ2のベー
ス・エミツタ間飽和電圧VBEに等しくなるように
選定されている。従つて、トランジスタQ2はオ
ン状態に遷移し、トランジスタQ1のベース電流
をバイパスする方向に働く。このため、トランジ
スタQ1が飽和オン状態から、不飽和状態に移行
する。
負荷Ｌが更に増加すると、不飽和のトランジス
タQ1のコレクタ電位が上昇し、抵抗R3を通して
トランジスタQ2のベース電流を供給する正帰還
効果を生じ、トランジスタQ1のベース電流が更
に減少し、その結果、負荷電流ILは第４図Ｂ点の
値より小となり、負荷Ｌにかかる電圧VLも、VCC
より低下する。第４図Ｃ点がこの状態である。
タQ1のコレクタ電位が上昇し、抵抗R3を通して
トランジスタQ2のベース電流を供給する正帰還
効果を生じ、トランジスタQ1のベース電流が更
に減少し、その結果、負荷電流ILは第４図Ｂ点の
値より小となり、負荷Ｌにかかる電圧VLも、VCC
より低下する。第４図Ｃ点がこの状態である。
負荷Ｌが更に重くなる状態、例えば短絡状態と
なると、トランジスタQ1のコレクタ電位は更に
上昇し、負荷Ｌの両端電圧VLはついに０となり、
負荷電流ILは、トランジスタQ2のベース・エミツ
タ間電圧VBEが、VBE＜＜VCCとすれば、(1)式の通
りとなる。
なると、トランジスタQ1のコレクタ電位は更に
上昇し、負荷Ｌの両端電圧VLはついに０となり、
負荷電流ILは、トランジスタQ2のベース・エミツ
タ間電圧VBEが、VBE＜＜VCCとすれば、(1)式の通
りとなる。
IL＝１／R1（VBE−R2／R2＋R3VCC）… (1)
このような構成の過電流保護回路は、所謂、フ
イードバツク特性の過電流保護回路で、過負荷時
のトランジスタQ1の消費電力を低減するために
提案されたもので、例えば、負荷短絡時のトラン
ジスタQ1の消費電力を小さくするためには、第
４図Ｄ点のIL（(1)式で示される値）を、できるだ
け小さくすればよい。
イードバツク特性の過電流保護回路で、過負荷時
のトランジスタQ1の消費電力を低減するために
提案されたもので、例えば、負荷短絡時のトラン
ジスタQ1の消費電力を小さくするためには、第
４図Ｄ点のIL（(1)式で示される値）を、できるだ
け小さくすればよい。
（考案が解決しようとする問題点）
しかしながら、(1)式中におけるVBEは温度変動
等で一定でなく、第４図Ｄ点でのトランジスタ
Q1の消費電力を極小にすることは困難である。
又、負荷状態が第４図Ｃ点にあるような場合、斜
線に示した面積に相当する電力が、トランジスタ
Q1で消費されるわけで、これを低減するには限
界がある。その限界は、(1)式のILが正となる領域
でしか、フイードバツク特性を設定できないこと
になる。ILが負となる過電流保護回路は、負荷短
絡から正常負荷への復帰に際し、保護状態からの
自動復帰ができず、ラツチアツプするためであ
る。
等で一定でなく、第４図Ｄ点でのトランジスタ
Q1の消費電力を極小にすることは困難である。
又、負荷状態が第４図Ｃ点にあるような場合、斜
線に示した面積に相当する電力が、トランジスタ
Q1で消費されるわけで、これを低減するには限
界がある。その限界は、(1)式のILが正となる領域
でしか、フイードバツク特性を設定できないこと
になる。ILが負となる過電流保護回路は、負荷短
絡から正常負荷への復帰に際し、保護状態からの
自動復帰ができず、ラツチアツプするためであ
る。
本考案は上記問題点に鑑みてなされたもので、
その目的は、簡単な回路を付加することで、低消
費電力で、且つ、保護状態からの自動復帰を確実
に保証できる過電流保護回路を実現することにあ
る。
その目的は、簡単な回路を付加することで、低消
費電力で、且つ、保護状態からの自動復帰を確実
に保証できる過電流保護回路を実現することにあ
る。
（問題点を解決するための手段）
上記問題点を解決する本考案は、
負荷と直列に接続され負荷に流れる負荷電流を
制御する制御トランジスタと、 この制御トランジスタのベースにベース電流を
供給するためのベース電流供給抵抗と、 前記制御トランジスタのエミツタに接続され前
記負荷電流を検出する電流検出抵抗R1と、 コレクタが前記制御トランジスタのベースに接
続され、制御トランジスタのベース電流をバイパ
スするように作動する第２のトランジスタと、 前記電流検出抵抗R1に生じる電圧を前記第２
のトランジスタのベース・エミツタ間に印加させ
るための電圧印加抵抗R2と、 前記制御トランジスタのコレクタ電位を第２の
トランジスタのベースに正帰還するように与える
帰還抵抗R3と、 前記電圧印加抵抗R2を周期的に短絡するスイ
ツチングトランジスタとを備え、 前記電圧印加抵抗R2と前記帰還抵抗R3の値を、
負荷が短絡状態になつた場合を想定したときの負
荷電流値が負になるように選定したことを特徴と
する過電流保護回路である。
制御する制御トランジスタと、 この制御トランジスタのベースにベース電流を
供給するためのベース電流供給抵抗と、 前記制御トランジスタのエミツタに接続され前
記負荷電流を検出する電流検出抵抗R1と、 コレクタが前記制御トランジスタのベースに接
続され、制御トランジスタのベース電流をバイパ
スするように作動する第２のトランジスタと、 前記電流検出抵抗R1に生じる電圧を前記第２
のトランジスタのベース・エミツタ間に印加させ
るための電圧印加抵抗R2と、 前記制御トランジスタのコレクタ電位を第２の
トランジスタのベースに正帰還するように与える
帰還抵抗R3と、 前記電圧印加抵抗R2を周期的に短絡するスイ
ツチングトランジスタとを備え、 前記電圧印加抵抗R2と前記帰還抵抗R3の値を、
負荷が短絡状態になつた場合を想定したときの負
荷電流値が負になるように選定したことを特徴と
する過電流保護回路である。
（実施例）
以下、図面を用いて本考案の実施例を詳細に説
明する。
明する。
第１図は本考案の一実施例の回路図である。図
中、第３図の各素子と対応する部分には、同一符
号を付して示す。
中、第３図の各素子と対応する部分には、同一符
号を付して示す。
本考案回路においては、第３図に示す従来回路
において、抵抗R2を周期的なパルス信号PSに対
応して短絡するスイツチングトランジスタQ3を
設けたものである。このスイツチングトランジス
タQ3は、トランジスタQ2への正帰還ループを周
期的に一定時間切断する。
において、抵抗R2を周期的なパルス信号PSに対
応して短絡するスイツチングトランジスタQ3を
設けたものである。このスイツチングトランジス
タQ3は、トランジスタQ2への正帰還ループを周
期的に一定時間切断する。
このように構成した回路の動作を、第２図の過
電流保護特性線図を参照しながら説明すれば以下
の通りである。
電流保護特性線図を参照しながら説明すれば以下
の通りである。
トランジスタQ3は、第１図に図示する周期的
なパルス信号PSによつて、オン／オフする。トラ
ンジスタQ3がオフの時の動作は、第３図回路と
等価である。ここで、(1)式のILが負となるように
抵抗R2，R3に値を選定するものとすれば、過電
流保護特性は、第２図Ａ，Ｂ，Ｃ，Ｄの各点を通
る軌跡をたどる。この場合、このままでは、一旦
Ｄ点の状態となつた回路は、正常状態に自力で復
帰できない。しかし、トランジスタQ1の消費電
力はＤ点では０であり、Ｂ点でも斜線部で示した
ように第４図と比べて小さくすることが可能であ
る。
なパルス信号PSによつて、オン／オフする。トラ
ンジスタQ3がオフの時の動作は、第３図回路と
等価である。ここで、(1)式のILが負となるように
抵抗R2，R3に値を選定するものとすれば、過電
流保護特性は、第２図Ａ，Ｂ，Ｃ，Ｄの各点を通
る軌跡をたどる。この場合、このままでは、一旦
Ｄ点の状態となつた回路は、正常状態に自力で復
帰できない。しかし、トランジスタQ1の消費電
力はＤ点では０であり、Ｂ点でも斜線部で示した
ように第４図と比べて小さくすることが可能であ
る。
トランジスタQ3がオンの時は、抵抗R2が短絡
されることと、通常R1＜＜R3であることにより、
抵抗R3によるトランジスタQ1のコレクタ電圧の、
トランジスタQ2のベース電流に対する正帰還効
果がなくなる。このため、回路の過負荷特性は、
第２図破線で示したＡ，Ｇ，Ｆ，Ｅの軌跡にな
る。この特性のとき、回路は正常負荷への復帰に
際し、確実に自動復帰、正常動作となる。
されることと、通常R1＜＜R3であることにより、
抵抗R3によるトランジスタQ1のコレクタ電圧の、
トランジスタQ2のベース電流に対する正帰還効
果がなくなる。このため、回路の過負荷特性は、
第２図破線で示したＡ，Ｇ，Ｆ，Ｅの軌跡にな
る。この特性のとき、回路は正常負荷への復帰に
際し、確実に自動復帰、正常動作となる。
トランジスタQ3をオン／オフしても、過負荷
状態でなければ、何んら影響はない。過負荷状態
であれば、その負荷の大きさに応じ、第２図の矢
印で示したように、例えば、Ｂ点とＧ点、Ｄ点と
Ｆ点、Ｄ点とＥ点というように、２つの状態を交
互に繰返す。このため、負荷Ｌが一旦過負荷とな
り、Ｄ点状態に落ち込んだとしても、トランジス
タQ3がオンの時が存在するため、負荷が正常に
復帰すれば、例えば、Ｄ点からＨ点の矢印のよう
に不可逆遷移が生じ、再びＤ点状態となることは
ない。即ち、過負荷保護状態からの自動復帰が可
能となる。
状態でなければ、何んら影響はない。過負荷状態
であれば、その負荷の大きさに応じ、第２図の矢
印で示したように、例えば、Ｂ点とＧ点、Ｄ点と
Ｆ点、Ｄ点とＥ点というように、２つの状態を交
互に繰返す。このため、負荷Ｌが一旦過負荷とな
り、Ｄ点状態に落ち込んだとしても、トランジス
タQ3がオンの時が存在するため、負荷が正常に
復帰すれば、例えば、Ｄ点からＨ点の矢印のよう
に不可逆遷移が生じ、再びＤ点状態となることは
ない。即ち、過負荷保護状態からの自動復帰が可
能となる。
ところで、過負荷時のトランジスタQ1の負荷
Ｌは、トランジスタQ3がオフ時には、Ａ点から
Ｂ，Ｃ，点までの間で最大となるが、これは第３
図の従来回路に比べれば低消費電力であり、抵抗
R3の正帰還効果を高めれば、自在に小さくする
ことができる。又、Ｄ点では消費電力は無い。ト
ランジスタQ3がオン時には、負荷Ｌが重い程、
消費電力は大きくなるが、トランジスタQ3のオ
ン時間を小さくすることで、トランジスタQ1の
平均消費電力をトランジスタQ3のオフ時の値に
限りなく近づけることが可能である。
Ｌは、トランジスタQ3がオフ時には、Ａ点から
Ｂ，Ｃ，点までの間で最大となるが、これは第３
図の従来回路に比べれば低消費電力であり、抵抗
R3の正帰還効果を高めれば、自在に小さくする
ことができる。又、Ｄ点では消費電力は無い。ト
ランジスタQ3がオン時には、負荷Ｌが重い程、
消費電力は大きくなるが、トランジスタQ3のオ
ン時間を小さくすることで、トランジスタQ1の
平均消費電力をトランジスタQ3のオフ時の値に
限りなく近づけることが可能である。
（考案の効果）
従来回路においては、負荷Ｌが例えばスイツチ
ングレギユレータのような場合、電流、電圧特性
は、第４図において、電流Ｘ電圧が一定になるよ
うに軌跡を描く。この場合、この軌跡と第４図の
Ｂ点〜Ｃ点〜Ｄ点の特性とが交差する点は、Ｃ点
〜Ｄ点の間の望ましくない点で安定する場合が生
ずる。
ングレギユレータのような場合、電流、電圧特性
は、第４図において、電流Ｘ電圧が一定になるよ
うに軌跡を描く。この場合、この軌跡と第４図の
Ｂ点〜Ｃ点〜Ｄ点の特性とが交差する点は、Ｃ点
〜Ｄ点の間の望ましくない点で安定する場合が生
ずる。
この場合には、過負荷保護状態から正常状態へ
の復帰は、阻害されると言う課題があつた。
の復帰は、阻害されると言う課題があつた。
本考案においては、過負荷保護特性のフイード
バツク特性を作りだす抵抗R2，R3の値を選定す
ることで（正帰還を強くかけることで）、前述の
安定点を正常動作に復帰できる点に置くことがで
きるものである。従つて、本考案によれば、極低
消費電力で、負荷の性質によらず確実な自動復帰
特性をもつ過電流保護回路を、簡単な構成で実現
できる。従つて、本考案によれば、極低消費電力
で、確実な自動復帰特性をもつ過電流保護回路
を、簡単な構成で実現できる。
バツク特性を作りだす抵抗R2，R3の値を選定す
ることで（正帰還を強くかけることで）、前述の
安定点を正常動作に復帰できる点に置くことがで
きるものである。従つて、本考案によれば、極低
消費電力で、負荷の性質によらず確実な自動復帰
特性をもつ過電流保護回路を、簡単な構成で実現
できる。従つて、本考案によれば、極低消費電力
で、確実な自動復帰特性をもつ過電流保護回路
を、簡単な構成で実現できる。
第１図は本考案回路の一例を示す接続図、第２
図はその過電流保護特性を示す線図、第３図は従
来回路の接続図、第４図はその過電流保護特性を
示す線図である。 Ｌ……負荷、Q1……制御トランジスタ、Q2…
…トランジスタ、Q3……スイツチングトランジ
スタ、R1……検出抵抗、R2，R3，R4……抵抗。
図はその過電流保護特性を示す線図、第３図は従
来回路の接続図、第４図はその過電流保護特性を
示す線図である。 Ｌ……負荷、Q1……制御トランジスタ、Q2…
…トランジスタ、Q3……スイツチングトランジ
スタ、R1……検出抵抗、R2，R3，R4……抵抗。
Claims (1)
- 【実用新案登録請求の範囲】 負荷Ｌと直列に接続され負荷に流れる負荷電流
を制御するトランジスタＱ１と、 この接続トランジスタのベースにベース電流を
供給するためのベース電流供給抵抗Ｒ４と、 前記制御トランジスタのエミツタに接続され前
記負荷電流を検出する電流検出抵抗Ｒ１と、コレ
クタが前記制御トランジスタＱ１のベースに接続
され、制御トランジスタＱ１のベース電流をバイ
パスするように作動する第２のトランジスタＱ２
と、 前記電流検出抵抗Ｒ１に生じる電圧を前記第２
のトランジスタＱ２のベース・エミツタ間に印加
させるための電圧印加抵抗Ｒ２と、 前記制御トランジスタＱ１のコレクタ電位を第
２のトランジスタのベースに正帰還するように与
える帰還抵抗Ｒ３と、 前記電圧印加抵抗Ｒ２を周期的に短絡するスイ
ツチングトランジスタＱ３とを備え、。 前記電圧印加抵抗Ｒ２と前記帰還抵抗Ｒ３の値
を、負荷が短絡状態になつた場合を想定したとき
の負荷電流値が負になるように選定したことを特
徴とする過電流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985184151U JPH0428185Y2 (ja) | 1985-11-29 | 1985-11-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985184151U JPH0428185Y2 (ja) | 1985-11-29 | 1985-11-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6295432U JPS6295432U (ja) | 1987-06-18 |
| JPH0428185Y2 true JPH0428185Y2 (ja) | 1992-07-08 |
Family
ID=31131553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985184151U Expired JPH0428185Y2 (ja) | 1985-11-29 | 1985-11-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0428185Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167014A (ja) * | 1984-02-08 | 1985-08-30 | Toyo Commun Equip Co Ltd | 自動復帰型過負荷保護回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58174941U (ja) * | 1982-05-18 | 1983-11-22 | 三菱電機株式会社 | 直流電流制限器 |
| JPS60124045U (ja) * | 1984-01-31 | 1985-08-21 | 富士電機株式会社 | 出力トランジスタの保護回路 |
-
1985
- 1985-11-29 JP JP1985184151U patent/JPH0428185Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167014A (ja) * | 1984-02-08 | 1985-08-30 | Toyo Commun Equip Co Ltd | 自動復帰型過負荷保護回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6295432U (ja) | 1987-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3819986A (en) | Excess voltage protecting circuit | |
| JPH0428185Y2 (ja) | ||
| JPH0746828A (ja) | スイッチング電源回路 | |
| JP2001095240A (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JPH0546097Y2 (ja) | ||
| JPS60207294A (ja) | 点灯装置 | |
| JPH0138656Y2 (ja) | ||
| JPH0635538Y2 (ja) | 電流制限回路付電圧増幅回路 | |
| JP3227644B2 (ja) | スイッチング電源回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH05146143A (ja) | 突入電流防止回路 | |
| JPH0724907Y2 (ja) | 入力保護回路 | |
| JP2001161068A (ja) | 供給電力制限機能付きｄｃ−ｄｃコンバータ | |
| JPH0431613Y2 (ja) | ||
| JPH0235555B2 (ja) | ||
| JPS5932212Y2 (ja) | スイツチングレギユレ−タ | |
| JPS6132897B2 (ja) | ||
| JP2617123B2 (ja) | 安定化直流電源回路 | |
| JPH0441371Y2 (ja) | ||
| JPH063451Y2 (ja) | 電流供給回路 | |
| JPS5838415Y2 (ja) | スイツチングレギユレ−タ | |
| JP2811904B2 (ja) | 電源保護装置 | |
| JPH0718892B2 (ja) | 電子スイツチの過電流検出回路 | |
| JP2605803Y2 (ja) | 過負荷検知回路 |