JPH0138656Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は降圧形スイツチング方式電圧安定化
装置（以下SWレギユレータと略す）の電流制限
回路改良に関するものである。

第１図は従来例によるSWレギユレータのスイ
ツチ部及び電流制限回路を示す略線図である。１
は非安定化直流電圧が加えられる入力端子、２は
トランジスタ、３はダイオード、４はコイル、５
は抵抗、６はコンデンサ、７は出力端子、８は抵
抗、９〜１１はトランジスタ、１２は駆動電圧の
入力端子である。

定常動作状態において、出力端子７の電圧は、
図示しない負帰還回路によつて安定化されてい
る。この負帰還の結果、入力端子１２は入力端子
１に加えられる電圧に応じて波形率が変化するパ
ルス幅変調された駆動電圧が加えられる。

この駆動電圧波形の高電位の区間では、トラン
ジスタ１１が導通しトランジスタ２は飽和まで駆
動されらる。トランジスタ１１から供給される駆
動電流は抵抗８及びトランジスタ１０で検出され
て、入力端子１２の電位を制限し、従つてトラン
ジスタ１１のコレクタ電流を制限する。一方、出
力端子が短絡したときは、入力端子１に加える直
流電圧の電源を保護するために、上記と同様、負
荷電流を検出してトランジスタ１１の駆動電圧を
制限する抵抗５及びトランジスタ９が設けられて
いる。通常、SW方式電圧安定化装置は直列制御
形に比べて効率は良いものの、部品点数が多く高
価になる欠点を有し、この保護回路もまたその例
にもれないものである。

本考案は前記欠点を解決するため、電流制限回
路に用いた２個の電流検出トランジスタを１個で
兼用できるようにしたものである。すなわち本考
案は２個の電流検出トランジスタが検出すべき電
流値を大きく異にしていること、及び検出した結
果の印加点を共通にしていることに着目した改良
である。

第２図は本考案の実施例によるスイツチ部及び
電流制限回路を示す略線図であつて、１〜８，１
０〜１２は第１図と同義である。電圧安定化動作
は前述の第１図と同様なので省略し、電流制限動
作について説明する。まず、抵抗５は出力電圧が
短絡された時に流れる電流を検出するもので、そ
の短絡電流を検出するにはトランジスタ１０の導
通する電圧（約0.7V）が、抵抗５の両端に発生
すれば良いから通常小さな抵抗値のものを付け
る。抵抗８は抵抗５と共にトランジスタ１１に流
れる電流を検出するためのもので、トランジスタ
２を飽和させるに十分な電流、すなわちトランジ
スタ１１のコレクタ電流のピーク値の約1/10を検
出すれば良い。従つて抵抗８と抵抗５の抵抗値の
比率は10：１位とする。この様に構成すればトラ
ンジスタ１１のエミツタ電流（ほぼコレクタ電流
に等しい）、又はトランジスタ２のコレクタ電流
のいずれかが、トランジスタ１０を導通させる値
となつたときに、トランジスタ１０のコレクタ電
流は駆動電圧を所定の値以上に増大させないか、
又は、トランジスタ２のベース電流を制限して、
トランジスタ２のコレクタ電流が所定の値以上に
増大するのを防止する。なお、コイル４と抵抗５
との接続点とアースとの間にコンデンサを付加す
る等、本考案の主旨に添つた回路変形が可能なこ
とはもちろんである。

以上説明したごとく本考案によれば電流制限回
路が簡略化され、また、前記の負帰還回路及びト
ランジスタ１０，１１による回路構成は市販の
IC（例えば723形）１個にて可能であり経済的効
果が大きい。

【図面の簡単な説明】

第１図は従来の電流制限回路を示す略線図、第
２図は本考案の実施例を示す同上略線図である。 １，１２……入力端子、２，９，１０，１１…
…トランジスタ、４……コイル、５，８……抵
抗、７……出力端子。

Claims (1)

【実用新案登録請求の範囲】
1. エミツタが入力端子に接続され、コレクタがコ
   イルを通して出力端子に接続された第１のトラン
   ジスタと、コレクタが第１のトランジスタのベー
   スに接続され、エミツタが第１の抵抗を通して出
   力端子に接続され、ベースが前記第１のトランジ
   スタをオンオフさせる駆動電圧の入力端子に接続
   された第２のトランジスタを含む降圧形スイツチ
   ング方式電圧安定化装置において、前記コイルの
   出力側と前記第１の抵抗の出力側との接続点と前
   記出力端子の間に第２の抵抗を設け、前記第１及
   び第２の抵抗の両端電圧を検出して、前記第２の
   トランジスタのベース駆動電圧を制限することを
   特徴とする電圧安定化装置の電流制限回路。