KR870001197Y1 - 정전압 안정장치 - Google Patents

정전압 안정장치 Download PDF

Info

Publication number
KR870001197Y1
KR870001197Y1 KR2019840013746U KR840013746U KR870001197Y1 KR 870001197 Y1 KR870001197 Y1 KR 870001197Y1 KR 2019840013746 U KR2019840013746 U KR 2019840013746U KR 840013746 U KR840013746 U KR 840013746U KR 870001197 Y1 KR870001197 Y1 KR 870001197Y1
Authority
KR
South Korea
Prior art keywords
transistor
current
voltage
constant
constant voltage
Prior art date
Application number
KR2019840013746U
Other languages
English (en)
Other versions
KR860008873U (ko
Inventor
정인표
김우진
Original Assignee
주식회사금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 허신구 filed Critical 주식회사금성사
Priority to KR2019840013746U priority Critical patent/KR870001197Y1/ko
Publication of KR860008873U publication Critical patent/KR860008873U/ko
Application granted granted Critical
Publication of KR870001197Y1 publication Critical patent/KR870001197Y1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

내용 없음.

Description

정전압 안정장치
제1도는 종래의 회로도.
제2도는 본 고안 장치의 회로도.
제3도는 제1도중 정전압 트랜지스터의 베이스 전류 증가 곡선도.
제4도는 제1도의 출력 전류(I0)의 파형도.
본 고안은 모니터 표시장치에서 모니터의 전원이 컴퓨터에서 공급될 때 모니터회로에 흐르는 초기 순간 전류를 제어하여 적정전압을 유지하기 위한 모니터내의 정전압 안정회로에 관한 것이다.
종래에는 제1도, 제2도와 같이 초기 시동 저항(R1)에 전류(IR1)가 흘러 오차 검출용 트랜지스터(Q3)의 바이어스 전압을 공급하여 트랜지스터(Q3)의 전류(Ic)가 흐르게 되어 오차 증폭용 트랜지스터(Q2)의 바이어스 전압을 공급하여 트랜지스터(Q2)가 도통된다.
또한 트랜지스터(Q2)의 전류(Ic)는 정전압 제어용 트랜지스터(Q1)에 전류(IB)가 흐르도록 하여 트랜지스터(Q1)가 도통된다.
이와같은 순서로 정전압 회로는 동작되고 출력 전압의 증가 또는 감소에 의한 정전압 안정을 저항(R4, R5) 및 가변저항(VR1)에 의해 분압되어 트랜지스터(Q3)의 베이스 단자에 연결되고 바이어스 전압은 증가(출력전압 감소시) 또는 감소(출력 전압 증가시) 되어 트랜지스터(Q3)의 전압(VBE)은 트랜지스터(Q1)이 전류(Ic)를 증가(출력 전압 감소시) 또는 감소(출력 전압 증가시)시켜 출력단의 전압을 일정하게 안정화시켜 준다.
그러나 초기 전류(Ii)는 전해 콘덴서(C1, C2, C3) 및 전원 평활용 콘덴서에 흐르는 초기 전류와 부하단에 흐르는 초기 전류의 합이 되므로 콘데서(C1)에 흐르는 초기전류(Ici, Ic3도 동일함)는이 된다. 여기서 R은 전원 공급측의 내부저항 이다.
그러므로 펄스 성분의 초기전류(Ii)는 무한한 전류가 흐르게 된다. 즉, 종래의 모니터회로에 사용되는 정전압 안정회로(Ic 및 TR 사용)는 유입전류가 15-25(A) 정도로 많이 흘러 직류 입력회로(전원공급측회로)의 불량원인이 되고 특히 모니터의 전원을 컴퓨터와 같이 사용할 때는 모니터측의 과대한 초기전류는 컴퓨터의 정전압 회로를 파손시킬 뿐만 아니라 컴퓨터의 데이타 파손 염려도 있는 등의 단점이 있다.
따라서 본 고안은 이러한 종래의 단점을 없이하도록 초기전류를 소정치 이하가 흐르게 하도록 제어하므로서 초기 과대전류에 의한 컴퓨터의 정전 압부 파손 및 컴퓨터의 데이타 파손등을 없이할 수 있는 정전압 안정회로를 제공하는 것을 목적으로 하며, 첨부된 도면을 참조하면서 본 고안의 구성, 작용 효과를 설명하면 다음과 같다.
우선 제2도를 참조하여 본 고안의 구성을 설명하자면, 정전압 트랜지스터(Q1)의 베이스와 오차 제어 트랜지스터(Q2)의 콜렉터 사이에 초기 전류 제한 트랜지스터(Q4)의 콜렉터 에미터를 연결하되 출력(I0)의 전압을 저항(R6)으로 검출하여 트랜지스터(Q5)에 연결하여 초기전류 제한 트랜지스터(Q4)를 제어하도록 한 것이다.
이러한 구성의 작용 효과를 설명하자면, 초기 시동 저항(R1)을 정전압 트랜지스터(Q1)에 병렬 연결하여 정전압 트랜지스터(Q1)의 콜렉터 전류를 분류하여 정전압 트랜지스터(Q1)의 열손실을 분담하게 하였으며, 회로의 동작은 초기에 저항(R1)에 의한 전류(IR1)는 부하속에 무한히 흐르는데 이 전류는 저항(R1)을 선정하여 제어한다.
콘덴서(C1)에 흐르는 초기전류에 대하여 살펴보면 t=0에 가까운 시간에 콘덴서(C1)는 DC적으로 단락상태이므로 전류가 펄스 성분으로 무한히 흐르게 되고 콘덴서(C1)에 의한 전류(Ic1)를 저항(R1)에서 최대로 흐를 수 있는 전류가 되도록 저항(R1)의 값을 조정한다.
콘덴서(C1)의 양단 전압(VC1)은 초기상태에서는로 증가하게 되고 콘덴서 양단전압(VC1)이 증가함에 따라 다음과 같이 회로가 동작하게 된다.
1. 저항(R3)에 흐르는 전류에 의해 콘덴서(C2)의 양단 전압(VC2)은로 증가하여 트랜지스터(Q3)의 바이어스를 공급하여 오차제어 트랜지스터(Q2)의 콜랙터전류(Ic)를 흘리게 하고 시각(t=n)일때 콘덴서(C2)의 양단전압(VC2)은 기준 전압유지용 제너 다이오드(D1)의 제너 전압으로 유지되고 오차 검출용 트랜지스터(Q3)의 기준 전압으로 작용하게 되는 것이다.
2. 1항의 동작으로 오차제어 트랜지스터(Q2)의 콜랙터 전류(Ic)는 정전압 트랜지스터(Q1)의 베이스 전류(IB)를 흘리게 되는데 트랜지스터(Q4, Q5), 저항(R6), 콘덴서(C3), 다이오드(D2)의 회로에 의해 정전압 트랜지스터(Q1)의 초기 베이스 전류(IB)를 제어하고 정전압 트랜지스터(Q1)의 콜랙터 전류(Ic)를 제어하므로서 입력 전류(유입전류)(Ii)를 3(A) 이하로 제어할 수 있는 것이다.
또한 위 1항의 동작과 같은 시각에 저항(R6)에 흐르는 전류에 의해 콘덴서(C3)양단의 전압(VC3)은로 증가하여 트랜지스터(Q1)의 베이스 전류(IB)를 시각 t가 증가함에 따라 증가시킨다(제3도 참조).
여기서 입력(유입) 전류(Ii)를 제어하기 위해서는 정전압 트랜지스터(Q1)의 베이스 전류(IB)가 시정수(R6C3)에 의해 일정 전류(출력 전압이 필요로 하는 전위까지 상승하기 위해 흘려 주어야 할 전류)의 동작은 완료 되어야 한다. 즉, R6C3 R3C2가 되어야 하는 조건으로서 시정수(R6C3)에 의해 입력 전류(Ii)가 제어되는 것이다.
R6C3 R3C2가 만족되는 조건으로서 저항(R6)의 값을 크게 선정하여야 하므로 트랜지스터(Q5)로서 저항(R6)을 흐르는 전류(IR6)를 증폭하고 초기전류 제어용 트랜지스터(Q4)로서 정전압 트랜지스터(Q1)의 베이스 전류(IB)를 제어하는 작용을 하게되며 동작이 완료될때까지의 출력 전류(I0)의 파형은 제4도와 같이 나타나게 되며 시간(t)이 시정수(R3C2) 및 (R6C3)를 지나게 되면 출력전류(I0)는 일정하게 유지되어 정전압 안정회로로 동작하게 된다.(제4도 참조)
위와같이 본 고안은 종래에 15-25(A)정도로 과대하게 흐르던 입력전류를 3(A)이하로 제어하므로서 소비전력을 줄임과 동시에 회로 및 기기를 보호하고 제품의 수명을 연장시켜 주는 효과를 제공하는 것이다.

Claims (1)

  1. 정전압 트랜지스터(Q1), 오차제어 트랜지스터(Q2) 및 오차검출트랜지스터(Q3)는 포함하를 정전압 장치에 있어서, 정전압 트랜지스터(Q1)의 베이스와 오차제어 트랜지스터(Q2)의 콜랙터 사이에 초기 전류 제한 트랜지스터(Q4)의 콜랙터에미터를 연결하되 출력(I0)의 전압을 저항(R6)으로 검출하여 트랜지스터(Q5)에 연결하여 초기전류 제한 트랜지스터(Q4)를 제어하도록 하여된 정전압 안전장치.
KR2019840013746U 1984-12-21 1984-12-21 정전압 안정장치 KR870001197Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019840013746U KR870001197Y1 (ko) 1984-12-21 1984-12-21 정전압 안정장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019840013746U KR870001197Y1 (ko) 1984-12-21 1984-12-21 정전압 안정장치

Publications (2)

Publication Number Publication Date
KR860008873U KR860008873U (ko) 1986-07-31
KR870001197Y1 true KR870001197Y1 (ko) 1987-03-27

Family

ID=70158406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019840013746U KR870001197Y1 (ko) 1984-12-21 1984-12-21 정전압 안정장치

Country Status (1)

Country Link
KR (1) KR870001197Y1 (ko)

Also Published As

Publication number Publication date
KR860008873U (ko) 1986-07-31

Similar Documents

Publication Publication Date Title
US5831405A (en) High precision fan control/alarm circuit
US5079455A (en) Surge current-limiting circuit for a large-capacitance load
KR100218980B1 (ko) 방전 램프용 동작회로
US5313165A (en) Temperature-compensated apparatus for monitoring current having controlled sensitivity to supply voltage
KR19980032403A (ko) 직류 안정화 전원 회로의 출력 드라이브 회로
US6252384B1 (en) Power-supply voltage fluctuation inhibiting circuit
JPH03119812A (ja) 電流検出回路
JPH0118386B2 (ko)
KR870001197Y1 (ko) 정전압 안정장치
US5625305A (en) Load detection apparatus
US5751603A (en) Asymmetrical power supply
JPH10268950A (ja) 電圧安定化回路
JPS60207294A (ja) 点灯装置
KR940002333Y1 (ko) 전원제어 회로
JPS6378208A (ja) 直流電源装置
JP2674956B2 (ja) 電源装置の出力電圧検出回路
JPH0138656Y2 (ko)
JPH0431613Y2 (ko)
JPH08106331A (ja) 電源制御装置
SU1275406A1 (ru) Стабилизатор посто нного напр жени
KR960008143Y1 (ko) 전원공급 안정화 회로
JPH0333660A (ja) 過電流検出回路
SU918940A1 (ru) Компенсационный стабилизатор посто нного напр жени
RU2023287C1 (ru) Стабилизатор постоянного напряжения
JPS645388Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19941227

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee