JPS6258709A - トランジスタ保護回路 - Google Patents
トランジスタ保護回路Info
- Publication number
- JPS6258709A JPS6258709A JP60198062A JP19806285A JPS6258709A JP S6258709 A JPS6258709 A JP S6258709A JP 60198062 A JP60198062 A JP 60198062A JP 19806285 A JP19806285 A JP 19806285A JP S6258709 A JPS6258709 A JP S6258709A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- protection circuit
- thyristor
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、トランジスタ保護回路に関し、特に、当該ト
ランジスタで駆動する負荷の負荷電流が異常に大きくな
った場合に、そのトランジスタの破損を防止するように
したトランジスタ保護回路に関するものである。
ランジスタで駆動する負荷の負荷電流が異常に大きくな
った場合に、そのトランジスタの破損を防止するように
したトランジスタ保護回路に関するものである。
（発明の技術的背景とその問題点）
第５図はトランジスタのコレクタに負荷が接続された回
路例である。ここで、負荷駆動用のトランジスタ５１１
のコレクタには負荷５１３を介して電源５１５から電圧
が供給されている。また、トランジスタ５１１のベース
には、抵抗器５１７を介して入力電圧が印加されるよう
になっている。
路例である。ここで、負荷駆動用のトランジスタ５１１
のコレクタには負荷５１３を介して電源５１５から電圧
が供給されている。また、トランジスタ５１１のベース
には、抵抗器５１７を介して入力電圧が印加されるよう
になっている。
いま、負荷５１３が何らかの原因で短絡したものとする
と、トランジスタ５１１のコレクターエミッタには大電
流が流れてしまう。従って、このｐランジメタ５１１は
破損されることとなる。
と、トランジスタ５１１のコレクターエミッタには大電
流が流れてしまう。従って、このｐランジメタ５１１は
破損されることとなる。
その対策として、負荷５１３と直列にヒユーズを間挿さ
せる方法があった。しかし、そのヒユーズの異常電流に
よる切断時間は数秒以上であり、また、一旦切断されて
しまった後は、短絡原因を修理してもヒユーズを交換し
ないと利用できないといった欠点があった。
せる方法があった。しかし、そのヒユーズの異常電流に
よる切断時間は数秒以上であり、また、一旦切断されて
しまった後は、短絡原因を修理してもヒユーズを交換し
ないと利用できないといった欠点があった。
このような駆動用トランジスタ５１１の破損防止を図る
ものとして第６図に示すような従来例があった。図にお
いて、トランジスタ５１１のエミッタと接地（共通電位
ライン）との間に抵抗器６１１を間挿させている。
ものとして第６図に示すような従来例があった。図にお
いて、トランジスタ５１１のエミッタと接地（共通電位
ライン）との間に抵抗器６１１を間挿させている。
この回路において、負荷５１３が短絡した場合には、抵
抗器６１１の電圧降下が大きくなるが。
抗器６１１の電圧降下が大きくなるが。
ベースへのフィードバックにより、トランジスタ５１１
に流れる電流は一定になるような制御を受ける（定電流
回路）。
に流れる電流は一定になるような制御を受ける（定電流
回路）。
しかしながら、トランジスタ５１１での消費電力が極め
て大きくなり、そのため大掛りなヒートシンク等が必要
となったり、あるいは負荷容量に対して極めて大容量の
トランジスタとする必要があった。
て大きくなり、そのため大掛りなヒートシンク等が必要
となったり、あるいは負荷容量に対して極めて大容量の
トランジスタとする必要があった。
（発明の目的）
本発明の目的は、簡易な構成で、トランジスタの破損を
防止すると共に、短絡原因のみ修正しただけで再度機能
するようにしたトランジスタ保護回路を提供することに
ある。
防止すると共に、短絡原因のみ修正しただけで再度機能
するようにしたトランジスタ保護回路を提供することに
ある。
（Ａ明の概要）
本発明は、トランジスタの入力側にスイッチング素子を
設け、当該トランジスタを制御するようにしたことを特
徴とする。
設け、当該トランジスタを制御するようにしたことを特
徴とする。
（発明の実施例）
以下、本発明の実施例を図面を参照して詳細に説明する
。
。
第１図は本発明の一実施例である。図において、負荷駆
動用トランジスタ１１１としてバイポーラ形のＮＰＮト
ランジスタを用い、そのベースと接地との間には、アノ
ード、カソードとなる極性でサイリスタ１１３が接続さ
れている。また、このサイリスタ１１３のゲートとトラ
ンジスタ１１１のエミッタとの間には、アノード、カソ
ードとなる極性でダイオード１１５が接続されている。
動用トランジスタ１１１としてバイポーラ形のＮＰＮト
ランジスタを用い、そのベースと接地との間には、アノ
ード、カソードとなる極性でサイリスタ１１３が接続さ
れている。また、このサイリスタ１１３のゲートとトラ
ンジスタ１１１のエミッタとの間には、アノード、カソ
ードとなる極性でダイオード１１５が接続されている。
その他は、第５図及び第６図と同様であるので、同一符
号の素子については説明を省略する。
号の素子については説明を省略する。
このように構成された回路の動作を以下に説明する。
先ず、通常の場合をみる。その場合には、抵抗器５１７
を介して入力電圧がトランジスタ１１１のベースに印加
され、それに応じて負荷５１３に電流が流れることによ
り、当該負荷５１３は駆動される。但し、この場合、サ
イリスタ１１３はオフとなっている。
を介して入力電圧がトランジスタ１１１のベースに印加
され、それに応じて負荷５１３に電流が流れることによ
り、当該負荷５１３は駆動される。但し、この場合、サ
イリスタ１１３はオフとなっている。
次に、異常状態の場合をみる。負荷５１３が何らかの原
因により短絡した場合、トランジスタ１１１のコレクタ
、エミッタ及び抵抗器６１１を介して大電流が流れる。
因により短絡した場合、トランジスタ１１１のコレクタ
、エミッタ及び抵抗器６１１を介して大電流が流れる。
抵抗器６１１の両端に生じる電圧が、サイリスタ１１３
のゲート？［圧（当該サイリスタ１１３のオンゲート電
圧＋ダイオード１１５の順方向電圧）を越えると、該サ
イリスタ１１３は点弧される。このように、サイリスタ
１１３がオフからオンへとスイッチングされることによ
り、トランジスタ１１１のベースに流れていった入力電
流はこのサイリスタ１１３を流れることになる。従って
、トランジスタ１１１の導通状態を維持するベース電流
が流れなくなり、当該トランジスタ１１１は遮断状態と
なる。
のゲート？［圧（当該サイリスタ１１３のオンゲート電
圧＋ダイオード１１５の順方向電圧）を越えると、該サ
イリスタ１１３は点弧される。このように、サイリスタ
１１３がオフからオンへとスイッチングされることによ
り、トランジスタ１１１のベースに流れていった入力電
流はこのサイリスタ１１３を流れることになる。従って
、トランジスタ１１１の導通状態を維持するベース電流
が流れなくなり、当該トランジスタ１１１は遮断状態と
なる。
尚、このようにトランジスタ１１１を遮断状態にするま
での動作速度はマイクロ秒の単位の時間であり、極めて
高速で行われるために当該トランジスタ１１１が破損さ
れることはなく、抵抗６１１の発熱も少ない。
での動作速度はマイクロ秒の単位の時間であり、極めて
高速で行われるために当該トランジスタ１１１が破損さ
れることはなく、抵抗６１１の発熱も少ない。
ところで、ダイオード１１５は、サイリスタ１１３が点
弧状態となった後、そのゲートから抵抗器６１１への流
れ出る電流を阻止するものである。これにより、サイリ
スタ１１３のオン時におけるゲートからの電流によりア
ノード、ゲート間電圧が高くなることがない。従って、
７ノード、カソード間電圧の上昇が防出され、トランジ
スタ１１１のベース電圧がオン状態となるまでの電圧と
なることはない。そして、短絡原因を修正した後、入力
信号を一旦無くし、再度供給することにより負荷は正常
に動作する。
弧状態となった後、そのゲートから抵抗器６１１への流
れ出る電流を阻止するものである。これにより、サイリ
スタ１１３のオン時におけるゲートからの電流によりア
ノード、ゲート間電圧が高くなることがない。従って、
７ノード、カソード間電圧の上昇が防出され、トランジ
スタ１１１のベース電圧がオン状態となるまでの電圧と
なることはない。そして、短絡原因を修正した後、入力
信号を一旦無くし、再度供給することにより負荷は正常
に動作する。
第２図は本発明の他の実施例である。第１図の場合と異
なるのは、極性が異なるだけであり、動作は同様である
。つまり、駆動用トランジスタ２１１がＰＮＰであり、
ｎチャンネルゲートサイリスタ２１３ （ＰＵＴ）及び
ダイオード２１５を逆極性で接続し、電源２１７は負電
圧を供給するものである。
なるのは、極性が異なるだけであり、動作は同様である
。つまり、駆動用トランジスタ２１１がＰＮＰであり、
ｎチャンネルゲートサイリスタ２１３ （ＰＵＴ）及び
ダイオード２１５を逆極性で接続し、電源２１７は負電
圧を供給するものである。
第３図は本発明の更に他の実施例である。第１図の構成
と異なるのは、負荷駆動用に電界効果形トランジスタ３
１１を用いたことである。
と異なるのは、負荷駆動用に電界効果形トランジスタ３
１１を用いたことである。
第４図は、本発明の更に他の実施例を示す０図において
、第１図と異なるのは、入力側のスイッチング素子とし
て、サイリスタの代りにフリップフロップ４１１を用い
たことである。同図（Ａ）に示すように、ブリップフロ
ップ４１１のＴ入力端子、Ｓ入力端子に入力電圧Ｖｉ、
エミッタ電圧Ｖｅをそれぞれ供給するようにし、又ベー
スとｑ出力端子との間にダイオード４１３を接続してい
る。
、第１図と異なるのは、入力側のスイッチング素子とし
て、サイリスタの代りにフリップフロップ４１１を用い
たことである。同図（Ａ）に示すように、ブリップフロ
ップ４１１のＴ入力端子、Ｓ入力端子に入力電圧Ｖｉ、
エミッタ電圧Ｖｅをそれぞれ供給するようにし、又ベー
スとｑ出力端子との間にダイオード４１３を接続してい
る。
第４図（Ｂ）〜（Ｄ）の信号波形で示す如く、入力電圧
Ｖｉの印加（時点１＋）の後、負荷５１３が短絡して異
常電流が流れると（時点ｔｚ）、抵抗器６１１の両端電
圧（エミッタ電圧Ｖｅ）が大きくなる。すると、フリッ
プフロップ４１１（通常状態ではリセット状態である）
がセット状態となり、その４出力信号が“低”レベルと
なる。よって、ダイオード４１３が導通して、駆動用ト
ランジスタ１１１のベースバイアスがなくなり、当該ト
ランジスタ１１１がオフとされるものである。時点ｔ３
は、負荷の短絡を修理して、入力電圧Ｖｉの印加を再開
する動作時点を示している。
Ｖｉの印加（時点１＋）の後、負荷５１３が短絡して異
常電流が流れると（時点ｔｚ）、抵抗器６１１の両端電
圧（エミッタ電圧Ｖｅ）が大きくなる。すると、フリッ
プフロップ４１１（通常状態ではリセット状態である）
がセット状態となり、その４出力信号が“低”レベルと
なる。よって、ダイオード４１３が導通して、駆動用ト
ランジスタ１１１のベースバイアスがなくなり、当該ト
ランジスタ１１１がオフとされるものである。時点ｔ３
は、負荷の短絡を修理して、入力電圧Ｖｉの印加を再開
する動作時点を示している。
尚、第４図に示す構成の変形例として、極性を逆にした
ものが第２図の場合と同様に考えられるのは勿論である
。
ものが第２図の場合と同様に考えられるのは勿論である
。
（発明の効果）
本発明によれば、負荷に異常電流が流れても負荷駆動用
トランジスタが破損されず、かつ他の部品を交換する必
要のないトランジスタ保護回路を提供することができる
。
トランジスタが破損されず、かつ他の部品を交換する必
要のないトランジスタ保護回路を提供することができる
。
第１図、第２図、第３図及び第４図はそれぞれ本発明の
実施例を示す回路図、第５図及び第６図は従来例を説明
するための回路図である。 １１１．２１１．５１１−駆動用トランジスタ、１１３
．２ ｌ ３−−−−−サイリスタ、１１５、？１５．
４１３−ダイオード、２１７．５１５−−−−一電源、 ３１１−−−−−一−−−電界効果形トランジスタ、 ４１１−−−−−−−−−フリップフロップ、５１３−
−−−−−−−一負荷、 ６１１−−−−−−−−−一抵抗器。 第１図 箪２図 第３図 第４図 Ｔ夏Ｔ２Ｔｌ 第５図
実施例を示す回路図、第５図及び第６図は従来例を説明
するための回路図である。 １１１．２１１．５１１−駆動用トランジスタ、１１３
．２ ｌ ３−−−−−サイリスタ、１１５、？１５．
４１３−ダイオード、２１７．５１５−−−−一電源、 ３１１−−−−−一−−−電界効果形トランジスタ、 ４１１−−−−−−−−−フリップフロップ、５１３−
−−−−−−−一負荷、 ６１１−−−−−−−−−一抵抗器。 第１図 箪２図 第３図 第４図 Ｔ夏Ｔ２Ｔｌ 第５図
Claims (1)
- 【特許請求の範囲】 １、保護すべきトランジスタの入力用第１端子に入力信
号を供給する入力手段と、前記トランジスタの出力用第
２端子と共通電位ラインとの間に直列接続された負荷及
び電源と、前記トランジスタの第３端子と前記共通電位
ラインとの間に接続された検出用素子と、前記トランジ
スタの第１端子と前記共通電位ラインとの間に接続され
たラッチング動作をするスイッチング素子とを有するこ
とを特徴とするトランジスタ保護回路。 ２、前記トランジスタはバイポーラ形トランジスタであ
ることを特徴とする特許請求の範囲第１項に記載のトラ
ンジスタ保護回路。 ３、前記トランジスタは電界効果形トランジスタである
ことを特徴とする特許請求の範囲第１項に記載のトラン
ジスタ保護回路。 ４、前記スイッチング素子はサイリスタであることを特
徴とする特許請求の範囲第１項に記載のトランジスタ保
護回路。 ５、前記スイッチング素子はラッチング動作をするデジ
タルロジックであることを特徴とする特許請求の範囲第
１項に記載のトランジスタ保護回路。 ６、前記検出用素子は抵抗器であることを特徴とする特
許請求の範囲第１項に記載のトランジスタ保護回路。 ７、前記サイリスタのゲートには、該ゲートの逆電流を
防止するダイオードが前記検出用素子との間で接続され
ていることを特徴とする特許請求の範囲第４項に記載の
トランジスタ保護回路。 ８、前記トランジスタの第１端子、第２端子、第３端子
は、ベース、コレクタ、エミッタ電極であることを特徴
とする特許請求の範囲第１項あるいは第２項に記載のト
ランジスタ保護回路。 ９、前記トランジスタの第１端子、第２端子、第３端子
は、ゲート、ドレイン、ソース電極であることを特徴と
する特許請求の範囲第１項あるいは第３項に記載のトラ
ンジスタ保護回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60198062A JPS6258709A (ja) | 1985-09-06 | 1985-09-06 | トランジスタ保護回路 |
| DE19863629185 DE3629185A1 (de) | 1985-09-06 | 1986-08-28 | Transistorschutzschaltung |
| DE3645008A DE3645008C2 (ja) | 1985-09-06 | 1986-08-28 | |
| US07/193,189 US4845584A (en) | 1985-09-06 | 1988-05-10 | Transistor protective circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60198062A JPS6258709A (ja) | 1985-09-06 | 1985-09-06 | トランジスタ保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6258709A true JPS6258709A (ja) | 1987-03-14 |
Family
ID=16384893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60198062A Pending JPS6258709A (ja) | 1985-09-06 | 1985-09-06 | トランジスタ保護回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4845584A (ja) |
| JP (1) | JPS6258709A (ja) |
| DE (2) | DE3645008C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666125U (ja) * | 1993-02-15 | 1994-09-16 | 東京特殊電線株式会社 | 電流増幅回路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3920805C2 (de) * | 1989-06-24 | 1996-08-29 | Teves Gmbh Alfred | Kurzschlußfeste Treiberstufe |
| FR2670958B1 (fr) * | 1990-12-21 | 1994-01-07 | Telemecanique | Circuit de protection contre les court-circuits pour un interrupteur electronique. |
| DE19502016C1 (de) * | 1995-01-24 | 1996-07-18 | Henschel Kunststofftechn Gmbh | Überstromabsicherung in einem PWM-Steller für Gleichstrommotoren |
| DE102007058877B4 (de) * | 2007-12-05 | 2014-11-27 | Sartorius Lab Instruments Gmbh & Co. Kg | Strombegrenzungsschaltung |
| US8068322B2 (en) * | 2008-07-31 | 2011-11-29 | Honeywell International Inc. | Electronic circuit breaker apparatus and systems |
| ITPZ20100003A1 (it) * | 2010-08-24 | 2012-02-25 | Aspek Srl | Current limiter auto off transistor (claot). |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1300021A (fr) * | 1961-09-12 | 1962-07-27 | Thomson Houston Comp Francaise | Dispositif de protection |
| US3303388A (en) * | 1964-07-27 | 1967-02-07 | James A Means | Solid state circuit breaker |
| US3668545A (en) * | 1969-11-03 | 1972-06-06 | Scott Inc H H | Apparatus for amplifier protection |
| AT358650B (de) * | 1977-07-14 | 1980-09-25 | Kapsch Telephon Telegraph | Schutzschaltung gegen ueberlastung eines tran- sistorschalters |
| US4438473A (en) * | 1981-07-21 | 1984-03-20 | The United States Of America As Represented By The Secretary Of The Interior | Power supply for an intrinsically safe circuit |
| US4424544A (en) * | 1982-02-09 | 1984-01-03 | Bell Telephone Laboratories, Incorporated | Optically toggled bidirectional switch |
| US4429339A (en) * | 1982-06-21 | 1984-01-31 | Eaton Corporation | AC Transistor switch with overcurrent protection |
| US4453193A (en) * | 1982-10-12 | 1984-06-05 | General Electric Company | Overcurrent protection for push-pull circuits |
| DE3243467C2 (de) * | 1982-11-24 | 1986-02-20 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zum Schutz eines Schalttransistors |
| US4581540A (en) * | 1984-03-16 | 1986-04-08 | Teledyne Industries, Inc. | Current overload protected solid state relay |
| US4713719A (en) * | 1986-02-07 | 1987-12-15 | The B. F. Goodrich Company | Fast acting overcurrent protector and method |
-
1985
- 1985-09-06 JP JP60198062A patent/JPS6258709A/ja active Pending
-
1986
- 1986-08-28 DE DE3645008A patent/DE3645008C2/de not_active Expired
- 1986-08-28 DE DE19863629185 patent/DE3629185A1/de not_active Ceased
-
1988
- 1988-05-10 US US07/193,189 patent/US4845584A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666125U (ja) * | 1993-02-15 | 1994-09-16 | 東京特殊電線株式会社 | 電流増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3629185A1 (de) | 1987-03-19 |
| US4845584A (en) | 1989-07-04 |
| DE3645008C2 (ja) | 1989-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6755399B2 (ja) | 半導体スイッチング素子の短絡保護回路 | |
| US6072676A (en) | Protection circuit for an excitation current source | |
| JPS5828679B2 (ja) | 半導体記憶装置の書込み回路 | |
| JPS6258709A (ja) | トランジスタ保護回路 | |
| JPS6145896B2 (ja) | ||
| US4427902A (en) | Optimum transistor drive circuit with over load compensation | |
| JP3687451B2 (ja) | 負荷駆動装置 | |
| JPH0473327B2 (ja) | ||
| JPS61114615A (ja) | トランジスタのモノリシツク集積化スイツチング制御回路 | |
| JPS6225289B2 (ja) | ||
| US5262688A (en) | Operational amplifier circuit | |
| JP3477566B2 (ja) | 過電流保護機能を有するゲート駆動回路 | |
| JP3039092B2 (ja) | 短絡保護回路 | |
| JP2660715B2 (ja) | 半導体集積回路装置とランプ点燈方法 | |
| JPH0724816Y2 (ja) | Ｃｍｏｓ回路の保護装置 | |
| JP2822944B2 (ja) | パワアンプ回路 | |
| JP2001094203A (ja) | レーザ駆動装置 | |
| JP2791556B2 (ja) | スイッチング回路 | |
| JPS6119537Y2 (ja) | ||
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPS60245477A (ja) | インバ−タ用駆動回路 | |
| JP2024065812A (ja) | 出力回路 | |
| JPH0473326B2 (ja) | ||
| JPH051153Y2 (ja) | ||
| JPH10107604A (ja) | ｎｐｎトランジスタとして構成されたオープンコレクタトランジスタを有する集積回路装置 |