JPS61114615A - トランジスタのモノリシツク集積化スイツチング制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はトランジスタのモノリシック集積化スイッチン
グ制御回路、特に高速プリント装置、例えばチョッパ給
電装置とも称されるスイッチング給電装置の誘導性負荷
を駆動する電力トランジスタの高速スイッチング制御回
路に関するものである。

（従来の技術） この種制御回路によって、供給電圧発生器の両端子間に
誘導性負荷と直列に接続された出力電力トランジスタを
ベース制御により高電圧低電流状態から低電圧高電流状
態に、或いはその逆の状態に交互に駆動し得るようにす
る。

実際上この電力トランジスタは、そのエミッタおよびコ
レクタ端子間が上記第１の状態では開放回路（非導通状
態）となると共に第２の状態では短絡回路（導通状態）
となり、これにより誘導性負荷に電流が流れるのを防止
するかまたは電流が流れるようにする。理想的なスイッ
チの作動に最も近いトランジスタの作動モードは、この
トランジスタが導通状態で飽和すると共に非導通状態で
遮断されるようになることである。

（発明が解決しようとする問題点） この場合、出力電力トランジスタの可能な最大スイッチ
ング頻度は、導通期間中且つ飽和から遮断の径路中に生
ずるベース電荷の蓄積作用により主として制限されるよ
うになる。

遮断時間を短縮して可能なスイッチング頻度を増大させ
ると共に電力の観点から制御回路の効率を増大させるよ
うにした回路は、例えば本願人のイタリア国特許願第２
５０５０Ａ／８１号の明細書に記載されている。

しかし、最大効率を保持しながら可能なスイッチング頻
度を最大にする必要がある場合、特に被制御トランジス
タを導通時に最大飽和で作動させる必要がある場合には
この被制御トランジスタのスイッチング回数をも考慮す
る必要がある。

例えばスイッチング給電装置においてスイッチング頻度
を増大させることにより負荷インダクタンスの大きさを
小さくする必要がある場合に被制御トランジスタをかか
、る作動状態で作動させるのは必要不可避である。

この場合には誘導性負荷に直列に設けた出力トランジス
タのコレクターエミッタ電圧を最小にすることによりト
ランジスタ自体の電力消費を減少させながら有効供給電
圧の大部分を負荷に供給し得るようにする。

トランジスタのスイッチング回数を最大限に減少させる
ためには遮断状態から導通状態への全スイッチング過渡
状態中トランジスタのべ一文に可能な最大電流を供給す
る必要がある。

実際上、この過渡状態中トランジスタはその電流利得が
常規導通状態中の利得よりも著しく低くなるように作動
する。

しかし、この場合にはトランジスタが導通を開始すると
直ちに供給電圧のレベルを制限して全導通期間中必要な
電流よりも高い駆動電流が流れる等の効率が減少するの
を防止する問題が発生する。

この問題に対し有効且つ最も簡単な回路的な解決策は、
抵抗およびこれに並列に接続された所定値のコンデ゛ン
サを経てトランジスタにべ御名電流を供給することであ
る。

しかし当業者が通常用いるこの解決策は高い容量値を必
要とする個別の回路素子によってのみ実施し得るもので
ある。

（問題点を解決するための手段） 本発明の目的は遮断状態から導通状態へのスイッチング
中の効率を極めて高くすると共にモノＩＪ　　　　　　
　＞シックに集積化し得るトランジスタの高速スイッチ
ング制御回路を提供せんとするにある。

本発明はスイッチング信号源に結合された回路制御手段
を具え、該回路制御手段により制御端子が制御回路自体
に結合された少なくとも１個のトランジスタをスイッチ
ング信号に従いスイッチングし、前記回路制御手段には
前記トランジスタをその制御端子を経て給電する電流発
生回路手段を設けるようにしたトランジスタのモノリシ
ック集積化スイッチング制御回路において、前記回路制
御手段に含まれる電流発生回路に結合され且つ回路遅延
素子を経てスイッチング信号源に結合された限流回路手
段を具え、前記制御回路自体に結合されたトランジスタ
を導通せしめるスイッチング信号によって前記限流回路
手段を作動させるようにしたことを特徴とする。

図面につき本発明の詳細な説明する。

図中同一部分には同一符号を付して示す。

第１図に示す本発明スイッチング制御回路はトランジス
タＴＦのベース端子に結合されたスイッチング信号源Ｓ
Ｗを具え、このトランジスタを回路制御手段Ｃによって
スイッチング用として駆動する。

又この信号源ＳＷは集積回路にスイッチング信号発生器
を外部接続する回路手段によってのみ構成することがで
きる。

出力トランジスタＴＦ　はそのエミッターコレク°　タ
通路を誘導性負荷と直列に供給電圧発生器の正端子＋ｖ
ｃｃおよび負端子−ＶＣＣ間に接続する。誘導性負荷は
抵抗Ｒ１およびこれに直列接続れたインダクタしにより
構成する。又誘導性負荷に並列に循環ダイオード０８を
接続する。

誘導性負荷は第１図に示す所とは逆にコレクタ側に設け
ることもできる。この際、負荷を誘導性としない場合に
はダイオードＤＢを省略することができる。

更に、トランジスタＴｐを第１図ではｎｐｎ型のバイポ
ーラトランジスタとしたが、これをｐｎｐ型のバイポー
ラトランジスタ又は例えばＭＯＳ型の電界効果トランジ
スタとすることもできる。

回路制御手段Ｃには電流発生回路手段Ａを設け、これに
よりトランジスタＴ、のベースに最大電流を供給してス
イッチング過渡遷移をできるだけ迅速に行い得るように
する。

この電流発生回路手段Ａを限流回路手段ＬＩＭに結合し
これにより作動時にトランジスタＴｐのベースに供給さ
れる電流を、特に飽和状態でトランジスタが導通状態に
保持されるに要する最小電流に相当するレベルに制限し
得るようにする。

殆どの場合トランジスタＴｐは、本発明による制御回路
にモノリシックに集積化することができ、且つこの回路
と共に一層複雑な集積回路に含ませるようにすることが
できる。

限流回路手段ＬＩＭは、遅延素子Ｒを経てスイッチング
信号源ＳＷに結合すると共にスイッチング信号により作
動させるが、この信号によりトランジスタＴ、のスイッ
チングをも行い得るようにする。

これがため遅延素子ＲによりトランジスタＴ。

のスイッチング制御に対し所定の遅延で装置が作動する
。

（作　用） 電流発生回路手段Ａにより発生した電流レベルふよび限
流回路手段ＬＩＭの作動の遅延ならびにこれにより生ず
る電流制限の度合を好適に調整することによりトランジ
スタＴＦのベースへの電流供給を最適とし、これにより
到達した導通レベルにトランジスタを保持するに必要な
レベルに電流吸収を制限しながら、最大飽和の導通への
スイッチングをできるだけ迅速とし得るようにする。

本発明制御回路の作動を、第２図に示す本発明の好適な
実施例の作動により説明する。

（実施例および効果）１．・ 第２図に示す制御回路はｎｐｎ型の第１バイポーラトラ
ンジスタＴ、を具え、そのベース端子を第１抵抗Ｒ１を
経てスイッチング信号源部の出力端子Ｖ１に接続する。

トランジスタＴ１のコレクタ端子を第１定電流発生器Ａ
１を経て供給電圧発生器の正端子＋ＶＣＣに接続すると
共にｎｐｎ型の第２バイポーラトランジスタＴ２のベー
ス端子に接続する。

トランジスタＴ、のエミッタ端子を供給電圧発生器の負
端子−Ｖ。Ｃに接続し、この負端子には第２抵抗Ｒ２を
経てトランジスタＴ２のエミッタ端子をも接続する。

トランジスタＴ２のコレクタ端子はｐｎｐ型の第３バイ
ポーラトランジスタＴ３および第１ダイオードＤ３を具
える第１電流ミラー回路を経てスイッチング用として駆
動される第４トランジスタＴｐのベース端子に接続す″
る。

ダイオードＤ３の陽極およびトランジスタＴ３のエミッ
タ端子を電源正端子＋ＶＣＣに接続する。しかし、ダイ
オードＤ３の陰極はトランジスタＴ３のベース端子に接
続すると共にトランジスタＴ２のコレクタ端子にも接続
する。トランジスタＴ３のコレクタ端子をスイッチング
用として駆動されるトランジスタＴｐのベース端子に接
続し、本例ではこのトランジスタＴｐをｎｐｎ型のトラ
ンジスタとして示す。

このトランジスタＴｐ　はそのコクターエミッタ通路を
インダクタしおよびこれに直列接続された抵抗ＲＬ　に
より形成された誘導性負荷と直列に電圧供給源の正およ
び負端子間に接続する。この誘導性負荷には循環ダイオ
ードＤＩ！を並列に接続する。

この定電流源Ａ１と、トランジスタＴ２と、電流ミラー
回路り、、　Ｔ、とを以て回路制御手段に含まれる電流
発生回路手段を構成する。

また、第２図の制御回路にはｎｐｎ型の第５バイポーラ
トランジスタＴ５を設け、そのベース端子を直列接続の
第４抵抗Ｒ２および第２ダオードＤ、を経てスイッチン
グ信号発生器５ｌｉｔの出力端子Ｖ、にも接続する。

また、トランジスタＴ５のベース端子を直列接続の第５
抵抗Ｒ５および第３ダイオードＤ５を経て電源負端子−
ＶＣＣにも接続する。

トランジスタＴ５のコレクタ端子を第２定電流源Ａ５を
経て電源正端子＋ＶＣＣに接続すると共にｎｐｎ型の第
６トランジスタＴ６のベース端子にも接続する。

トランジスタＴ、およびＴ６のエミッタ端子は双方共電
源負端子−ＶＣＣに接続する。

第２図に示す回路の作動を以下説明する。

スイッチング信号源ＳＷのスイッチング信号は出力端子
ｖ１の電圧変位、例えば、電源負端子−ＶＣＣの電位に
対し″高″レベルから“低パレベルへの変移あるいはそ
の逆の変移により構成する。

出力端子ｖ１が高電圧レベルにある場合にはトランジス
タＴ、は飽和状態で作動して電流源Ａ１からの電流の全
部を吸収しこれによりトランジスタＴ２、従ってトラン
ジスタＴ３およびＴ、を非導通状態に保持する。

この場合トランジスタＴ、も、飽和状態で作動して電流
源Ａ５からの電流の全部を吸収し、トランジスタＴ６を
非導通状態に保持する。

出力端子ｖ１の電圧レベルが低下するとトランジスタＴ
１は直ちに非導通状態となり電流源Ａ、からの電流の全
部をトランジスタＴ２に供給し、このトランジスタを導
通せしめ得るようにする。

電流ミラー回路０３．Ｔ３を経てトランジスタＴ。

に供給する電流のレベルは回路素子の値を適宜選択する
ことにより最大レベルとすることができる。

これがためトランジスタＴ＋−の遮断状態がら導通状態
へのスイッチング過渡遷移をできるだけ迅速とすること
ができる。

出力端子ｖ１の電圧レベルが低下すると、トランジスタ
Ｔ５もトランジスタＴ、の場合のように直ちにではない
が非導通状態となる。その理由は前回の飽和中トランジ
スタＴ５のベースに蓄積された電荷が抵抗Ｒ１を経て放
電されるのをダイオードＤ、により防止するからである
。

これがためこれら電荷は、ベースの再結合と、ダイオー
ドＤ、および抵抗Ｒ５を経る放電とによって除去する必
要があり、この場合これらダイオードＤ、および抵抗Ｒ
３はその値を適宜定めてこの放電が所定期間に行われる
ようにし、これによりトランジスタＴ、の非導通時にお
ける一定の遅延が得られるようにする。

従って、トランジスタＴ３、ダイオードＤ４およびＤ５
ならびに抵抗Ｒ４およびＲ６によって第１図に示す回路
遅延素子を構成する。

本発明によれば理論的にはこの遅延を、トランジスタＴ
Ｆの非導通状態から所要の導通状態へのスイッチング過
渡遷移に等価とする。

トランジスタＴ５が非導通状態になると電流源Ａ。

からの電流の全部がトランジスタＴ６のベースに流れ、
これによりトランジスタＴ６が直ちに導通を開始して飽
和状態となり電流源Ａ１からの電流の一部分をダイオー
ド０６および抵抗Ｒ６を経て吸収する。

これがためトランジスタＴ６の導通により、すてに導通
状態にあるトランジスタＴ２およびダイオードＤ６より
成る第２電流ミラー回路を作動させるようにする。

抵抗Ｒ６およびＲ２によってこの第２電流ミラー回路に
流れる電流のレベルを正しく制御し得るようにする。そ
の理由は飽和状態で作動しているトランジスタＴ６のコ
レクターエミッタ電圧を無視し得るからである。

従って第１電流ミラー回路Ｔ３および０３に流れる電流
も、この第２電流ミラー回路により正しく制御すること
ができる。その理由は第１電流ミラー回路を流れる電流
が、最大レベルより低く、且つ全スイッチング期間中所
要の導通レベルにトランジスタを保持するに要するレベ
ルに等しい所定のレベルに制限されるからである。

これがため電源からの電流吸収を最小にしながらスイッ
チング速度を最大とすることができる。

出力端子Ｖ、の電圧のレベルが再び高レベルになると、
トランジスタＴ１が再び導通を開始して飽和状態となり
、これにより電流源Ａ１からの電流の全部を吸収し従っ
て第１および第２電流ミラー回路を直ちに不作動状態に
する。

これがためトランジスタＴ２およびＴｐ　は非導通状態
に切換わる。

本発明は上述した例にのみ限定されるものではなく、要
旨を変更しない範囲内で幾多の変更を加えることができ
る。

例えば、第１図に示す回路および第２図に示す回路に、
前述したイタリア国特許出願第２５０５４Ａ／８１に記
載されている回路手段の全部を完全に両立可能に加える
ことによってもトランジスタＴｐをできるだけ迅速に非
導通状態とすることができる。

【図面の簡単な説明】

第１図は本発明制御回路の１例を示すブロック図、 第２図は第１図の制御回路の実施例の詳細な構成を示す
回路図である。 Ｔｐ・・・スイッチング駆動トランジスタＳＷ・・・ス
イッチング信号源 Ｃ・・・回路制御手段　　　Ｌ・・・インダクタＲＬ・
・・抵抗 Ｄ６・・・循環ダイオード Ａ、・・・電流発生回路手段 ＬＩＭ・・・限流回路手段　　Ｒ・・・遅延素子Ｔ、、
　Ｔ２．　Ｔ、、　Ｔ５．　Ｔ６・・・トランジスタＡ
ｔ、Ａｓ・・・電流源 Ｄ３．　Ｄ、、　Ｄ、、　Ｄ、・・・ダイオードＲ，，
Ｒ２，Ｒ９，Ｒ５，Ｒ６・・・抵抗Ｖビ・・出力端子（
ＳＷ）

Claims (1)

1. 【特許請求の範囲】 １、スインッチング信号源（ＳＷ）に結合された回路制
   御手段（Ｃ）を具え、該回路制御手段により制御端子が
   制御回路（Ｃ）自体に結合された少なくとも１個のトラ
   ンジスタ（Ｔ＿Ｆ）をスインッチング信号に従いスイッ
   チングし、前記回路制御手段（Ｃ）には前記トランジス
   タ（Ｔ＿Ｆ）をその制御端子を経て給電する電流発生回
   路手段（Ａ）を設けるようにしたトランジスタのモノリ
   シック集積化スイッチング制御回路において、前記回路
   制御手段（Ｃ）に含まれる電流発生回路（Ａ）に結合さ
   れ且つ回路遅延素子（Ｒ）を経てスイッチング信号源（
   ＳＷ）に結合された限流回路手段（ＬＩＭ）を具え、前
   記制御回路（Ｃ）自体に結合されたトランジスタ（Ｔ＿
   Ｆ）を導通せしめるスイッチング信号によって前記限流
   回路手段を作動させるようにしたことを特徴とするトラ
   ンジスタのモノリシック集積化スイッチング制御回路。 ２、回路制御手段（Ｃ）は、各々が第１及び第２端子な
   らびに制御端子を有する第１導電型の第１トランジスタ
   （Ｔ＿１）及び第２トランジスタ（Ｔ＿２）を具え、第
   １トランジスタ（Ｔ＿１）の制御端子をスイッチング信
   号源（ＳＷ）に結合し、第１トランジスタ（Ｔ＿１）の
   第２端子および第２トランジスタ（Ｔ＿２）の制御端子
   を共通の定電流源（Ａ＿１）を経て供給電圧源の第１端
   子（＋Ｖ＿Ｃ＿Ｃ）に接続し、第１トランジスタ（Ｔ＿
   １）の第１端子を供給電圧源の第２端子（−Ｖ＿Ｃ＿Ｃ
   ）に接続し、該第２端子（−Ｖ＿Ｃ＿Ｃ）には第１抵抗
   （Ｒ＿２）を経て第２トランジスタ（Ｔ＿２）の第１端
   子をも接続し、第２トランジスタ（Ｔ＿２）の第２端子
   を電流ミラー回路手段を経て制御回路によりスイッチン
   グを行うトランジスタの制御端子に結合するようにした
   ことを特徴とする特許請求の範囲第１項記載のトランジ
   スタのモノリシック集積化スイッチング制御回路。 ３、回路遅延素子（Ｒ）は、第１および第２端子ならび
   に制御端子を有する第１導電型の第３トランジスタ（Ｔ
   ＿５）を具え、その制御端子を単方向導通回路手段（Ｒ
   ＿４、Ｄ＿４）を経てスイッチング信号源（ＳＷ）に接
   続し、第３トランジスタの第１および第２端子を供給電
   圧源の第２端子（−Ｖ＿Ｃ＿Ｃ）に接続すると共に第２
   定電流源（Ａ＿５）を経て供給電圧源の第１端子（＋Ｖ
   ＿Ｃ＿Ｃ）に夫々接続し、限流回路手段は、第１および
   第２端子ならびに制御端子を有する第１導電型の第４ト
   ランジスタ（Ｔ＿６）を具え、該第４トランジスタ（Ｔ
   ＿６）の制御端子を第３トランジスタ（Ｔ＿５）の第２
   端子に接続し、第４トランジスタ（Ｔ＿６）の第１およ
   び第２端子を夫々供給電圧源の第２端子（−Ｖ＿Ｃ＿Ｃ
   ）に接続すると共に、直列接続の第１ダイオード（Ｄ＿
   ６）および第２抵抗（Ｒ＿６）を経て第２トランジスタ
   （Ｔ＿２）の制御端子に接続するようにしたことを特徴
   とする特許請求の範囲第２項記載のトランジスタのモノ
   リシック集積化スイッチング制御回路。 ４、第３トランジスタ（Ｔ＿５）の制御端子を、電荷除
   去回路手段（Ｒ＿５、Ｄ＿５）を経て供給電圧源の第２
   端子（−Ｖ＿Ｃ＿Ｃ）に接続するようにしたことを特徴
   とする特許請求の範囲第３項記載のトランジスタのモノ
   リシック集積化スイッチング制御回路。 ５、単方向導通回路手段は第２ダイオード（Ｄ＿４）を
   具えることを特徴とする特許請求の範囲第３項記載のト
   ランジスタのモノリシック集積化スイッチング制御回路
   。 ６、単方向導通回路手段は直列接続の第２ダイオード（
   Ｄ＿４）および第３抵抗（Ｒ＿５）を具えることを特徴
   とする特許請求の範囲第３項記載のトランジスタのモノ
   リシック集積化スイッチング制御回路。 ７、電荷除去回路手段は、直列接続の第３ダイオード（
   Ｄ＿５）および第４抵抗（Ｒ＿５）を具えることを特徴
   とする特許請求の範囲第４項記載のトランジスタのモノ
   リシック集積化スイッチング制御回路。 ８、回路に含まれるトランジスタをバイポーラトランジ
   スタとし、その各々の第１端子、制御端子および第２端
   子を夫々エミッタ、ベースおよびコレクタとしたことを
   特徴とする特許請求の範囲第２項ないし第７項の何れか
   に記載のトランジスタのモノリシック集積化スイッチン
   グ制御回路。 ９、特許請求の範囲第１項ないし第８項の何れかに記載
   の制御回路を具えることを特徴とするモノリシック集積
   回路。