JPH02168714A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPH02168714A JPH02168714A JP63322034A JP32203488A JPH02168714A JP H02168714 A JPH02168714 A JP H02168714A JP 63322034 A JP63322034 A JP 63322034A JP 32203488 A JP32203488 A JP 32203488A JP H02168714 A JPH02168714 A JP H02168714A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- turned
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 abstract description 7
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 101000634404 Datura stramonium Tropinone reductase 1 Proteins 0.000 description 1
- 101000848007 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) Thioredoxin-1 Proteins 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2865—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K2017/226—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in bipolar transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の要約
ＩＣ化されたスイッチ回路において、高速スイッチング
動作が要求されるｎ ｐ ｎ ｌ・ランジスタのベース
／エミッタ間に、ダイオードと抵抗の直列回路を接続し
た。これにより、高速動作が可能となった。また、上記
ｎｐｎ トランジスタをｐｎｐ トランジスタで駆動す
る構成とした回路において、高温の場合に」１記ｐｎｐ
トランジスタに生じるリーク電流を上記直列回路に流
すことができるので、上記ｎｐｎ ）ランジスタの誤動
作を防止して、高温下でも動作可能なＩＣ回路が実現す
る。
動作が要求されるｎ ｐ ｎ ｌ・ランジスタのベース
／エミッタ間に、ダイオードと抵抗の直列回路を接続し
た。これにより、高速動作が可能となった。また、上記
ｎｐｎ トランジスタをｐｎｐ トランジスタで駆動す
る構成とした回路において、高温の場合に」１記ｐｎｐ
トランジスタに生じるリーク電流を上記直列回路に流
すことができるので、上記ｎｐｎ ）ランジスタの誤動
作を防止して、高温下でも動作可能なＩＣ回路が実現す
る。
発明の背景
技術分野
この発明はスイッチ回路に関し、特にＩＣ化に適したス
イッチ回路に関する。
イッチ回路に関する。
従来技術とその問題点
第５図は従来のスイッチ回路の一例を示している。第１
のｎｐｎ）ランジスタＴ Ｒ］ と電流１１を出力する
電流源Ｃ８とが直列に、電源Ｖ８とアースＧとの間に接
続され、これらのトランジスタＴ Ｒｉと電流源Ｃ８］
との接続点の電位によって出力段の第２のｎｐｎ ）ラ
ンジスタＴ Ｒ２が制御される。トランジスタＴＲ２の
コレクタが出力端子ＯＴとなる。スイッチング・トラン
ジスタＴＲは電流源Ｃ８から出力される電流工２によっ
て制御される。電流１ｇ、Ｃ８２にはスイッチング素子
ＳＷ１が接続されている。
のｎｐｎ）ランジスタＴ Ｒ］ と電流１１を出力する
電流源Ｃ８とが直列に、電源Ｖ８とアースＧとの間に接
続され、これらのトランジスタＴ Ｒｉと電流源Ｃ８］
との接続点の電位によって出力段の第２のｎｐｎ ）ラ
ンジスタＴ Ｒ２が制御される。トランジスタＴＲ２の
コレクタが出力端子ＯＴとなる。スイッチング・トラン
ジスタＴＲは電流源Ｃ８から出力される電流工２によっ
て制御される。電流１ｇ、Ｃ８２にはスイッチング素子
ＳＷ１が接続されている。
第５図に示すスイッチ回路は、スイッチング素子ＳＷ
がオンとなると、電流源Ｃ８２の出力型流Ｉ がトラン
ジスタＴＲ１のベースに与えられるので、トランジスタ
Ｔ Ｒｉがオンとなる。この結果、トランジスタＴ Ｒ
２のベースに与えられていた電流源Ｃ８の出力電流工Ｉ
がトランジスタＴＲに流れるので、出力トランジスタＴ
Ｒ２はオフとなる。スイッチング素子ＳＷ１がオフと
なると 電流源Ｃ８の出力電流■２は断たれるのでトラ
ンジスタＴＲ，がオフとなり、電流源Ｃ８の出力電流■
がトランジスタＴＲ２のベースに入力する結果、トラ
ンジスタＴ Ｒ２はオンとなる。
がオンとなると、電流源Ｃ８２の出力型流Ｉ がトラン
ジスタＴＲ１のベースに与えられるので、トランジスタ
Ｔ Ｒｉがオンとなる。この結果、トランジスタＴ Ｒ
２のベースに与えられていた電流源Ｃ８の出力電流工Ｉ
がトランジスタＴＲに流れるので、出力トランジスタＴ
Ｒ２はオフとなる。スイッチング素子ＳＷ１がオフと
なると 電流源Ｃ８の出力電流■２は断たれるのでトラ
ンジスタＴＲ，がオフとなり、電流源Ｃ８の出力電流■
がトランジスタＴＲ２のベースに入力する結果、トラ
ンジスタＴ Ｒ２はオンとなる。
第５図に示すスイッチ回路をＩＣ化した場合に次のよう
な問題が生じる。ＩＣ回路においてはデイバイスの構造
」二、ｎｐｎ）ランジスタのベス／エミッタ間に接合容
ｉ ＣＢＥが生じることが知られている。スイッチング
・トランジスタＴＲ１はｎｐｎ トランジスタであり、
その接合容量ＣＢＥが第５図に破線で示されている。
な問題が生じる。ＩＣ回路においてはデイバイスの構造
」二、ｎｐｎ）ランジスタのベス／エミッタ間に接合容
ｉ ＣＢＥが生じることが知られている。スイッチング
・トランジスタＴＲ１はｎｐｎ トランジスタであり、
その接合容量ＣＢＥが第５図に破線で示されている。
スイッチング素子ＳＷｌがオンのときに電流源Ｃ８から
流出する電流工、の一部は接合容量Ｃに蓄積される。ス
イッチング素子ＳＷ１がオＥ ンからオフとなったときに、接合容ｆｆｉ ＣＢＥに蓄
積されていた電荷はトランジスタＴ Ｒｉのベース／エ
ミッタ間を通して放電されるので、トランジスタＴ Ｒ
Ｌがオフになるのが遅れる。トランジスタＴＲ，は高速
スイッチング動作に応答し得ない。
流出する電流工、の一部は接合容量Ｃに蓄積される。ス
イッチング素子ＳＷ１がオＥ ンからオフとなったときに、接合容ｆｆｉ ＣＢＥに蓄
積されていた電荷はトランジスタＴ Ｒｉのベース／エ
ミッタ間を通して放電されるので、トランジスタＴ Ｒ
Ｌがオフになるのが遅れる。トランジスタＴＲ，は高速
スイッチング動作に応答し得ない。
これを具体例を挙げて定量的に示すと次のようになる。
電流源Ｃ８、Ｃ８２が微小電流源でその出力電流Ｉ
、Ｉ がそれぞれ４μＡであるとする。またトランジ
スタＴＲ，の直流電流増幅率をβ＝２００ とする。
、Ｉ がそれぞれ４μＡであるとする。またトランジ
スタＴＲ，の直流電流増幅率をβ＝２００ とする。
スイッチング素子ＳＷ１かオンのとき、トランジスタＴ
Ｒのベース電位ＶＡは約０，６ｖてあす る。すなわち、接合容” ＣＢＥは約０，６Ｖに充電さ
れている。
Ｒのベース電位ＶＡは約０，６ｖてあす る。すなわち、接合容” ＣＢＥは約０，６Ｖに充電さ
れている。
これは次式より算出される。
ｖＡ−（ｋＴ／ｑ）Ｉｎ （１，／ｌ５１）ｋ；ボル
ツマン定数 Ｔ・絶対温度 ｑ；電子の電荷 ＩＥｌ；トランジスタＴＲ１のエミ・ツタ電流■ ・ト
ランジスタＴ Ｒ１の逆飽和電流８１ ′ また、トランジスタＴＲのコレクタ電流ＩＣ１は。
ツマン定数 Ｔ・絶対温度 ｑ；電子の電荷 ＩＥｌ；トランジスタＴＲ１のエミ・ツタ電流■ ・ト
ランジスタＴ Ｒ１の逆飽和電流８１ ′ また、トランジスタＴＲのコレクタ電流ＩＣ１は。
１Ｃ１−βＩ２
＝ ８００ μＡ＞＞１゜
であり、飽和領域でトランジスタＴＲ１をオンしている
。
。
スイッチング素子ＳＷｌがオンからオフに反転した直後
では。
では。
Ｉｃ１＝４μＡ
Ｖ ｔ、 ”’ Ｏ，Ｂ Ｖ
であり、トランジスタＴＲ，のベース電流ＩＢｌは
■旧＝ＩＣ１／β
一部 〇２μＡ
となる。
接合容量ＣＢやは初期電流０．０２μＡで放電を開始し
コレクタ電流ＩＣ１は徐々に減少していく。
コレクタ電流ＩＣ１は徐々に減少していく。
第６図は電流ミラー回路を介してスイッチング・トラン
ジスタＴＲ，を制御する他の従来例を示している。電流
ミラー回路ＣＭ、は２つのｐｎｐ トランジスタＴＲ，
ＴＲ４を含んでいる。スイッチング素子ＳＷ２がオンと
されると。
ジスタＴＲ，を制御する他の従来例を示している。電流
ミラー回路ＣＭ、は２つのｐｎｐ トランジスタＴＲ，
ＴＲ４を含んでいる。スイッチング素子ＳＷ２がオンと
されると。
電流源Ｃ８の出力電流Ｉ３が電流ミラー回路ＣＭ を
経てトランジスタＴＲ，のベースに電流■ として（Ｉ
２＝Ｉ。）に流入し、このトランジスタＴ Ｒ１がオン
となり、出力段のトランジスタＴＲがオフとなる。スイ
ッチング素子Ｓ Ｗ ２がオフになれば 原理的には、
電流ミラー回路ＣＭ からトランジスタＴＲ１のベー
スに流入すす る電流が断たれるから１ トランジスタＴＲ１はオフ、
ｌ−ランジスタＴ Ｒ２はオンとなる。
経てトランジスタＴＲ，のベースに電流■ として（Ｉ
２＝Ｉ。）に流入し、このトランジスタＴ Ｒ１がオン
となり、出力段のトランジスタＴＲがオフとなる。スイ
ッチング素子Ｓ Ｗ ２がオフになれば 原理的には、
電流ミラー回路ＣＭ からトランジスタＴＲ１のベー
スに流入すす る電流が断たれるから１ トランジスタＴＲ１はオフ、
ｌ−ランジスタＴ Ｒ２はオンとなる。
ところが、ｐｎｐｈランジスタのコレクタ・リーク電流
■ は常温ては数釘ｐＡ程度であるＣＢ［ｌ が、１００°Ｃ近辺の高温になると第７図に示すように
数百ｎＡ程度に急増する。第６図に示すスイッチ回路を
、電流Ｉ 、Ｉ を］〜４μＡ程度の微小電流で駆
動するような場合、１００°Ｃ付近ではトランジスタＴ
Ｒのコレクタ電流’ＣＩは”Ｃ１＝ｈ、ＸＩ より
、μＡオーダになって１２まｆｅ ＣＥＯ い、電流ミラー回路ＣＭ ｌを構成するｐｎｐトランジ
スタＴＲ３のコレクタ・リーク電流のめでトランジスタ
Ｔ Ｒｌをオン、出力ｌ・ランジスタＴＲ２をオフさせ
てしまうという問題がある。
■ は常温ては数釘ｐＡ程度であるＣＢ［ｌ が、１００°Ｃ近辺の高温になると第７図に示すように
数百ｎＡ程度に急増する。第６図に示すスイッチ回路を
、電流Ｉ 、Ｉ を］〜４μＡ程度の微小電流で駆
動するような場合、１００°Ｃ付近ではトランジスタＴ
Ｒのコレクタ電流’ＣＩは”Ｃ１＝ｈ、ＸＩ より
、μＡオーダになって１２まｆｅ ＣＥＯ い、電流ミラー回路ＣＭ ｌを構成するｐｎｐトランジ
スタＴＲ３のコレクタ・リーク電流のめでトランジスタ
Ｔ Ｒｌをオン、出力ｌ・ランジスタＴＲ２をオフさせ
てしまうという問題がある。
これを定量的に説明すると次のようになる。
ｐｎｐ）ランジスタのＩ を、２５℃で１００ＥＯ
ｐＡ、１００℃で１００ ｎＡ、 １２５℃で１μＡと
する。また、電流源ｃｓ、ｃｓ３は微小電流源でその出
力電流１ 、Ｉ は４μＡとする。
する。また、電流源ｃｓ、ｃｓ３は微小電流源でその出
力電流１ 、Ｉ は４μＡとする。
（］）スイッチング素子ＳＷ２がオフの状態のときに＋
／Ｉ！！度が２５℃と１００℃の場合を比較する。
／Ｉ！！度が２５℃と１００℃の場合を比較する。
２５℃の場合
トランジスタＴ Ｒｉの直流電流増幅率β＝２００とす
る。トランジスタＴ Ｒ１のコレクタ電流’Ｃ１は次式
で表わされる。
る。トランジスタＴ Ｒ１のコレクタ電流’Ｃ１は次式
で表わされる。
ＩＣＬ−β１ＣＥＯ
＝４０ｎＡ
くく■ １−４ μ Ａ
したかって、トランジスタＴ Ｒ＋はオフであり、電流
１１によって出力トランジスタＴＲ２が充分に駆動され
、トランジスタＴＲ２はオンとなり、正常な動作が行な
われる。
１１によって出力トランジスタＴＲ２が充分に駆動され
、トランジスタＴＲ２はオンとなり、正常な動作が行な
われる。
１００℃の場合
１ＣＬ−β’ ＣＥＯ
−４０μ Ａ
＞＞１１＝４μＡ
となり ■ によってトランジスタＴＲ１がオＥＯ
ンとなり、出力トランジスタＴ Ｒ２のベースに駆動電
流か与えられなくなるので、トランジスタＴ Ｒ２はオ
フとなる。これは誤動作である。
流か与えられなくなるので、トランジスタＴ Ｒ２はオ
フとなる。これは誤動作である。
（２）次にスイッチング素子Ｓ Ｗ ２がオンの場合に
ついて述べる。
ついて述べる。
’Ｃ１″″βＩ２
ζβ■３
−８００ μＡ＞＞１１
となり、トランジスタＴ Ｒ１かオンで出力トランジス
タＴＲの駆動電流１１を充分遮断しうるのでトランジス
タＴ Ｒ２はオフとなる。すなわち正常動作する。
タＴＲの駆動電流１１を充分遮断しうるのでトランジス
タＴ Ｒ２はオフとなる。すなわち正常動作する。
発明の概要
発明の目的
この発明は、スイッチングの高速化を図ることができる
とともに、上述した誤動作を生じさせるおそれのないス
イッチ回路を提供することを目的とする。
とともに、上述した誤動作を生じさせるおそれのないス
イッチ回路を提供することを目的とする。
発明の構成１作用および効果
この発明は、ベースに与えられるスイッチング制御信号
によってオン、オフ制御される第１のトランジスタと、
この第１のトランジスタによって制御される出力段の第
２のトランジスタとから構成されるスイッチ回路におい
て、ダイオード機能素子と抵抗とが直列に接続されるこ
とにより構成される直列回路が、上記第１のトランジス
タのベースと、エミッタおよびコレクタのいずれが一方
との間に接続されていることを特徴とする。
によってオン、オフ制御される第１のトランジスタと、
この第１のトランジスタによって制御される出力段の第
２のトランジスタとから構成されるスイッチ回路におい
て、ダイオード機能素子と抵抗とが直列に接続されるこ
とにより構成される直列回路が、上記第１のトランジス
タのベースと、エミッタおよびコレクタのいずれが一方
との間に接続されていることを特徴とする。
この発明によると、第１のトランジスタをオフとするス
イッチング制御信号が与えられたとき。
イッチング制御信号が与えられたとき。
第１のトランジスタのベース／エミッタ接合領域に蓄積
されていた電荷は上記ダイオード機能素子と抵抗から構
成される直列回路を通して急速に放電されるので、第１
のトランジスタの出力も急速にオフとなり、スイッチン
グの高速化を達成できる。
されていた電荷は上記ダイオード機能素子と抵抗から構
成される直列回路を通して急速に放電されるので、第１
のトランジスタの出力も急速にオフとなり、スイッチン
グの高速化を達成できる。
また２高温環境化において第１のトランジスタの数百ｎ
Ａにもなるコレクタ・リーク電流が上記ダイオード機能
素子と抵抗を通して流れるので。
Ａにもなるコレクタ・リーク電流が上記ダイオード機能
素子と抵抗を通して流れるので。
この抵抗の値を適当に定めることにより コレクタ・リ
ーク電流は第１のトランジスタに流れなくなり、第１の
トランジスタの誤動作を未然に防止することかできるよ
うになる。
ーク電流は第１のトランジスタに流れなくなり、第１の
トランジスタの誤動作を未然に防止することかできるよ
うになる。
実施例の説明
第１図はこの発明の第１実施例を示し、第５図に示す従
来例に対応している。第５図に示すものと同一物には同
一符号を付し、説明を省略する。
来例に対応している。第５図に示すものと同一物には同
一符号を付し、説明を省略する。
第１図において、スイッチング・トランジスタＴ Ｒ１
のベースとアースＧとの間には、ダイオド接続トランジ
スタ（ダイオード機能素ｆ−）Ｄｌと抵抗Ｒ１とが直列
に接続されて構成された直列回路が接続されている。
のベースとアースＧとの間には、ダイオド接続トランジ
スタ（ダイオード機能素ｆ−）Ｄｌと抵抗Ｒ１とが直列
に接続されて構成された直列回路が接続されている。
この直列回路の役割について具体例を用いて定量的に説
明する。
明する。
電流源ｃｓ、ｃｓ、、は微小電流源であってその出力電
流１ 、Ｉ を４μＡとする。またトランジスタＴ
Ｒのβを２００．抵抗Ｒ１の抵抗値を５０にΩとする。
流１ 、Ｉ を４μＡとする。またトランジスタＴ
Ｒのβを２００．抵抗Ｒ１の抵抗値を５０にΩとする。
トランジスタＴＲのベース電位ＶＡは次式で表わされる
。
。
■Ａ＝ＶＢＥ１
−Ｖ＋Ｒ−１・・・（１）
ＢＥＤ １ ４
ここで■ はトランジスタＴＲ，のベース／ＥＩ
エミッタ間電圧、■ はダイオード接続トランＥＤ
ジスタＤ のベース／エミッタ間電圧、■４は抵抗Ｒ１
に流れる電流である。
に流れる電流である。
したがっＣ
ＶＴ＝ ｋ、Ｔ／ｑζ０．０２５９ Ｖ （Ｔ＝
３００Ｋ）と置いて Ｖ ＩＩＩ （Ｉｃ１／Ｉｓ） ＝Ｖ Ｉｎ （１／Ｉ ）十Ｒ−Ｉ −＝（２
）Ｔ ４３ １４ 第（２）式よりＩ８を消去すると次式を得る。
３００Ｋ）と置いて Ｖ ＩＩＩ （Ｉｃ１／Ｉｓ） ＝Ｖ Ｉｎ （１／Ｉ ）十Ｒ−Ｉ −＝（２
）Ｔ ４３ １４ 第（２）式よりＩ８を消去すると次式を得る。
Ｒ−１＝Ｖ ｌ （１／Ｉ ） −
（３）１、 ４． Ｔ ｎ
Ｃ１４スイツチング素ＦＳＷ１かオンの場合に、
第（３）式にＲ＋−−、５０１＜Ω、 ＶＴ＝［］、
［１２５９，Ｉ Ｃ，＝ １ 。
（３）１、 ４． Ｔ ｎ
Ｃ１４スイツチング素ＦＳＷ１かオンの場合に、
第（３）式にＲ＋−−、５０１＜Ω、 ＶＴ＝［］、
［１２５９，Ｉ Ｃ，＝ １ 。
４μＡを代入すると
Ｉ４ζ０．８２μＡ ・・・（
４）’Ｂ１ζ３，１８μＡ ・
・・（５）となる。
４）’Ｂ１ζ３，１８μＡ ・
・・（５）となる。
スイッチング素子Ｓ Ｗ １かオン状態からオフ状態に
反転した直後においては ＶＡζ０．６ Ｖ Ｉｃ１＝４μＡ より。
反転した直後においては ＶＡζ０．６ Ｖ Ｉｃ１＝４μＡ より。
’ Ｂｌ−’ Ｃ１／β
＝ ０．０２μＡ
・・（６）となる。また第（４）式より Ｉ４ζ０．８２μＡ ・・（７
）である。
・・（６）となる。また第（４）式より Ｉ４ζ０．８２μＡ ・・（７
）である。
接合容ｆｆ１ＣＢおに蓄積された電荷は”ＩＮ＋Ｉ４の
初期電流で放電を開始する。これは第５図に示す従来例
の初期電流（０，０２μＡ）の約４０倍であり、トラン
ジスタＴＲに流れる電流Ｉ。１は急速に減少して、トラ
ンジスタＴＲ，は高速でオフとなる。
初期電流で放電を開始する。これは第５図に示す従来例
の初期電流（０，０２μＡ）の約４０倍であり、トラン
ジスタＴＲに流れる電流Ｉ。１は急速に減少して、トラ
ンジスタＴＲ，は高速でオフとなる。
このようにして、スイッチングの高速応答が達成される
。
。
第２図はこの発明の第２実施例を示し、第６図に示す従
来例に対応するものである。第６図に示すものと同一物
には同一符号を付し説明を省略する。
来例に対応するものである。第６図に示すものと同一物
には同一符号を付し説明を省略する。
第１図に示す第１実施例と同じように、ダイオード接続
トランジスタＤ と抵抗Ｒ１との直列■ 接続回路が、スイッチング・トランジスタＴＲ１のベー
スとアースＧとの間に接続されている。
トランジスタＤ と抵抗Ｒ１との直列■ 接続回路が、スイッチング・トランジスタＴＲ１のベー
スとアースＧとの間に接続されている。
この直列接続回路の作用を定量的に説明すると次のよう
になる。
になる。
スイッチング素子ＳＷ２かオンの場合は第（４）式およ
び第（５）式に示す通りである。
び第（５）式に示す通りである。
次にスイッチング素子ＳＷ２がオフの場合に周囲環境温
度が２５℃のときと、１００°Ｃのときとに分けて比較
する。
度が２５℃のときと、１００°Ｃのときとに分けて比較
する。
温度か２５℃のときには、 Ｉ −１，００ｐＡ
であＥＯ るので、 Ｉ ４ ＝１００ ｐ Ａとしても、第（
３）式よりＩ Ｃ１ζ１００ ｐ ＡくくＩ １
・・・ （８）となり、
これは出力段のトランジスタＴ Ｒ２の駆動電流１１に
対して充分小さいので、トランジスタＴＲ２はオンとな
る。すなわち正常動作が行なわれる。
であＥＯ るので、 Ｉ ４ ＝１００ ｐ Ａとしても、第（
３）式よりＩ Ｃ１ζ１００ ｐ ＡくくＩ １
・・・ （８）となり、
これは出力段のトランジスタＴ Ｒ２の駆動電流１１に
対して充分小さいので、トランジスタＴＲ２はオンとな
る。すなわち正常動作が行なわれる。
温度が１００℃のときにはＩ ＝１．００ｎＡであ
ＥＯ るので、Ｉ４−１００ ｎＡとしても、第（３）式より
’ＣＬζ０．１２μ Ａ＜＜Ｉ ｌ
−（９）となる。これはトランジス
タＴＲ２の駆動電流工１に対して充分小さく、トランジ
スタＴＲ２はオンする。ずなわち、この場合にも正常動
作が達成される。
ＥＯ るので、Ｉ４−１００ ｎＡとしても、第（３）式より
’ＣＬζ０．１２μ Ａ＜＜Ｉ ｌ
−（９）となる。これはトランジス
タＴＲ２の駆動電流工１に対して充分小さく、トランジ
スタＴＲ２はオンする。ずなわち、この場合にも正常動
作が達成される。
以」二のようにして、環境が高温のときに数百ｎＡにも
なるｐｎｐトランジスタＴＲ３のコレクタ・リーク電流
Ｉ かダイオード接続トランジＥＯ スタＤ と抵抗Ｒ１とを介して流れるので４抵抗］ Ｒ１を適当な値に定めることにより このリーク電流は
スイッチング・トランジスタＴ Ｒのへ−スに流れなく
なり、誤動作の発生を未然に防止できる。
なるｐｎｐトランジスタＴＲ３のコレクタ・リーク電流
Ｉ かダイオード接続トランジＥＯ スタＤ と抵抗Ｒ１とを介して流れるので４抵抗］ Ｒ１を適当な値に定めることにより このリーク電流は
スイッチング・トランジスタＴ Ｒのへ−スに流れなく
なり、誤動作の発生を未然に防止できる。
なお、ダイオード機能素子と抵抗との直列回路を抵抗の
みに置き換えても原理的には同様の効果を得ることがで
きる。しかしなから、ＩＣにおいて抵抗をつくる場合、
抵抗の面積が非常に大きくなるので、抵抗のみで同様の
効果を得るためには−１−記実施例の約１０〜１５倍の
面積か必要となる。（、またがって、高集積化のために
は第１図、第２図に示す実施例の構成（ダイオード機能
素子と抵抗との直列接続回路）か好ましい。
みに置き換えても原理的には同様の効果を得ることがで
きる。しかしなから、ＩＣにおいて抵抗をつくる場合、
抵抗の面積が非常に大きくなるので、抵抗のみで同様の
効果を得るためには−１−記実施例の約１０〜１５倍の
面積か必要となる。（、またがって、高集積化のために
は第１図、第２図に示す実施例の構成（ダイオード機能
素子と抵抗との直列接続回路）か好ましい。
第３図は上述したスイッチ回路の応用例を示している。
第３図に示す回路は近接スイッチ等に設けられる電源リ
セツー・回路である。すなわち、電源投入直後において
は各回路の立」二りのために近接スイッチ等の検出信号
の状態か誤った検出状態を示すことがある。このような
誤動作を防止するために、電源投入直後の一定時間の間
は検出信号の出力を禁止するように働くのが電源リセッ
ト回路である。検出信号の出力を禁止するための信号は
トランジスタＴＲ２から出力される。この電源リセット
回路の動作を示す波形図が第４図に示されている。
セツー・回路である。すなわち、電源投入直後において
は各回路の立」二りのために近接スイッチ等の検出信号
の状態か誤った検出状態を示すことがある。このような
誤動作を防止するために、電源投入直後の一定時間の間
は検出信号の出力を禁止するように働くのが電源リセッ
ト回路である。検出信号の出力を禁止するための信号は
トランジスタＴＲ２から出力される。この電源リセット
回路の動作を示す波形図が第４図に示されている。
第３図および第４図を参照して、電源リセット回路は定
電圧回路１１を含んでいる。電源が投入されると、この
定電圧回路１１の出力電圧は立上っていっ−〔、ある時
間が経過した時点で一定電圧Ｖｓに落ちつく。電源投入
直後から定電圧回路１１の出力電圧が一定電圧Ｖｓに落
ぢっくまでの時間Ｔｘの間、出力禁止信号か出力される
。
電圧回路１１を含んでいる。電源が投入されると、この
定電圧回路１１の出力電圧は立上っていっ−〔、ある時
間が経過した時点で一定電圧Ｖｓに落ちつく。電源投入
直後から定電圧回路１１の出力電圧が一定電圧Ｖｓに落
ぢっくまでの時間Ｔｘの間、出力禁止信号か出力される
。
スイッチ回路はフリップフロップ１０に用いられている
。フリップフロップ１０は電源投入直後に初期リセット
される。すなわち、Ａ点がＨレベルに、Ｂ点かＬレベル
になるようにリセットされる。この結果、トランジスタ
Ｔ Ｒｔ ９からなる電流ミラー回路を通して出力バッ
ファ回路２０に電流か流れ込み、出力トランジスタＴＲ
２がオンとなる（出力禁止）。一定時間Ｔ はコンデン
サｃｏの充電時間によって計時される。コンデンサｃｏ
に充電していってその出力電圧（０点の電位）かある値
に達すると、トランジスタＴＲ９がオンし。
。フリップフロップ１０は電源投入直後に初期リセット
される。すなわち、Ａ点がＨレベルに、Ｂ点かＬレベル
になるようにリセットされる。この結果、トランジスタ
Ｔ Ｒｔ ９からなる電流ミラー回路を通して出力バッ
ファ回路２０に電流か流れ込み、出力トランジスタＴＲ
２がオンとなる（出力禁止）。一定時間Ｔ はコンデン
サｃｏの充電時間によって計時される。コンデンサｃｏ
に充電していってその出力電圧（０点の電位）かある値
に達すると、トランジスタＴＲ９がオンし。
）・ランジスタＴ Ｒ１７がオンする結果、Ａ点がＬレ
ベルに引下げられる。
ベルに引下げられる。
この電源リセット回路をさらに詳しく述べると、定電圧
回路１ｊの出力側に電流源Ｃ８が接続されており、この
電流源Ｃ８によって、それぞれ電流源として働くトラン
ジスタＴ Ｒ２１、Ｔ Ｒ２２ＴＲ、ＴＲ、ＴＲ２５が
駆動される。
回路１ｊの出力側に電流源Ｃ８が接続されており、この
電流源Ｃ８によって、それぞれ電流源として働くトラン
ジスタＴ Ｒ２１、Ｔ Ｒ２２ＴＲ、ＴＲ、ＴＲ２５が
駆動される。
フリップフロップ１０は、電流ミラー回路をそれぞれ構
成するトランジスタＴＲ、ＴＲ，９と、トランジスタＴ
Ｒ、ＴＲ１６とを含んでいる。トうンシスタＴ Ｒｉ
ｅが、第１図、第２図に示すスイッチング・トランジス
タＴ ＲＩに相当する。このトランジスタＴ Ｒ１ｅの
ベースとアースＧとの間に。
成するトランジスタＴＲ、ＴＲ，９と、トランジスタＴ
Ｒ、ＴＲ１６とを含んでいる。トうンシスタＴ Ｒｉ
ｅが、第１図、第２図に示すスイッチング・トランジス
タＴ ＲＩに相当する。このトランジスタＴ Ｒ１ｅの
ベースとアースＧとの間に。
ダイオードＤ１と抵抗Ｒ，とからなる直列回路が接続さ
れている。トランジスタＴＲ１５，ＴＲ１６にそれぞれ
並列に反転用のトランジスタＴＲ１４Ｔ Ｒｉ７が接続
されている。トランジスタＴ Ｒ１４が」二連したスイ
ッチング素子ＳＷ２に相当する。
れている。トランジスタＴＲ１５，ＴＲ１６にそれぞれ
並列に反転用のトランジスタＴＲ１４Ｔ Ｒｉ７が接続
されている。トランジスタＴ Ｒ１４が」二連したスイ
ッチング素子ＳＷ２に相当する。
トランジスタＴＲ、ＴＲ、ＴＲ１４は、定電圧回路１１
の出力電圧が２ＶＢ、程度（約１．２ Ｖ）になったと
きにオンし、）・ランジスタＴＲは３ Ｖ ＢＥ程度（
約１．８Ｖ）になったときにオンする。
の出力電圧が２ＶＢ、程度（約１．２ Ｖ）になったと
きにオンし、）・ランジスタＴＲは３ Ｖ ＢＥ程度（
約１．８Ｖ）になったときにオンする。
定電圧回路１１の出力電圧か立」ニリはしめると。
トランジスタＴ Ｒ２２を通してコンデンサｃｏに充電
が開始され、同田力電圧が２ Ｖ ＢＥ程度になるとト
ランジスタＴＲ１２，ＴＲ１３，ＴＲ１４がオンとなる
。ｌ・ランジスタＴ Ｒ１２がオンとなることによって
コンデンサｃｏの電荷はこのｌ・ランジスタＴＲ１２を
通って放電する。またトランジスタＴＲ１４かオンとな
ることによってＢ点の電位がＬレベルになり、そのコレ
クタ電流がトランジスタＴＲ１６のベースに与えられな
くなるのでトランシフ スタＴＲ１６はオフとなり、この結果Ａ点の電位がＨレ
ベルになる。これがフリップフロップの初期リセットで
ある。トランジスタＴ Ｒ２０もオフとなる。
が開始され、同田力電圧が２ Ｖ ＢＥ程度になるとト
ランジスタＴＲ１２，ＴＲ１３，ＴＲ１４がオンとなる
。ｌ・ランジスタＴ Ｒ１２がオンとなることによって
コンデンサｃｏの電荷はこのｌ・ランジスタＴＲ１２を
通って放電する。またトランジスタＴＲ１４かオンとな
ることによってＢ点の電位がＬレベルになり、そのコレ
クタ電流がトランジスタＴＲ１６のベースに与えられな
くなるのでトランシフ スタＴＲ１６はオフとなり、この結果Ａ点の電位がＨレ
ベルになる。これがフリップフロップの初期リセットで
ある。トランジスタＴ Ｒ２０もオフとなる。
この後、定電圧回路 の出力電圧が３ＶＢ□程度になる
とトランジスタＴ Ｒ１ｉがオンとなるので。
とトランジスタＴ Ｒ１ｉがオンとなるので。
トランジスタＴＲ、ＴＲ、ＴＲがオフとなる。したがっ
て、コンデンサｃｏへの充電が再開される。フリップフ
ロップ１０の初期リセット状態は、上述のようにコンデ
ンサｃｏの充電電圧が所定値に達するまで続く。
て、コンデンサｃｏへの充電が再開される。フリップフ
ロップ１０の初期リセット状態は、上述のようにコンデ
ンサｃｏの充電電圧が所定値に達するまで続く。
上記において、トランジスタＴＲ、ＴＲ。
ＴＲ１４がオンとなり、その後オフとなるまでの間（時
間Ｔ Ｉ ）において、トランジスタＴ Ｒｉ ｅがオ
フとならなければフリップフロップは初期リセットされ
ない。すなわち、トランジスタＴ Ｒ１２等がオンにな
ってからトランジスタＴＲ１Ｂがオフになるまでの時間
をＴ２とすると、Ｔ、＞Ｔ２でなければならない。
間Ｔ Ｉ ）において、トランジスタＴ Ｒｉ ｅがオ
フとならなければフリップフロップは初期リセットされ
ない。すなわち、トランジスタＴ Ｒ１２等がオンにな
ってからトランジスタＴＲ１Ｂがオフになるまでの時間
をＴ２とすると、Ｔ、＞Ｔ２でなければならない。
ところが、定電圧回路１１の出力電圧の立」ニリが急峻
になると時間Ｔ１か短くなる。そこで、トランジスタＴ
Ｒｉ ｅのオン状態からオフ状態へのスイッチングを
迅速に行なう必要があり、トランジスタＴＲ１６のベー
スに、ダイオードＤ１と抵抗Ｒ１とからなる直列回路か
接続されている訳である。
になると時間Ｔ１か短くなる。そこで、トランジスタＴ
Ｒｉ ｅのオン状態からオフ状態へのスイッチングを
迅速に行なう必要があり、トランジスタＴＲ１６のベー
スに、ダイオードＤ１と抵抗Ｒ１とからなる直列回路か
接続されている訳である。
第１図はこの発明の第１の実施例を示す回路図、第２図
はこの発明の第２の実施例を示す回路図である。 第３図は応用例を示すものであり、電源リセット回路を
示す回路図、第４図はその動作を示すタイム・チャート
である。 第５図および第６図は従来例を示す回路図、第７図はｐ
ｎｐ トランジスタにおけるＩ の温度ＥＯ 特性を示すグラフである。 Ｔ Ｒ１・・第１のトランジスタ。 Ｔ Ｒ２・・・第２のトランジスタ。 Ｄｌ・・・ダイオード機能素子 Ｒ１・・・抵抗。 以」ニ
はこの発明の第２の実施例を示す回路図である。 第３図は応用例を示すものであり、電源リセット回路を
示す回路図、第４図はその動作を示すタイム・チャート
である。 第５図および第６図は従来例を示す回路図、第７図はｐ
ｎｐ トランジスタにおけるＩ の温度ＥＯ 特性を示すグラフである。 Ｔ Ｒ１・・第１のトランジスタ。 Ｔ Ｒ２・・・第２のトランジスタ。 Ｄｌ・・・ダイオード機能素子 Ｒ１・・・抵抗。 以」ニ
Claims (1)
- 【特許請求の範囲】 ベースに与えられるスイッチング制御信号によってオン
、オフ制御される第１のトランジスタと、この第１のト
ランジスタによって制御される出力段の第２のトランジ
スタとから構成されるスイッチ回路において、 ダイオード機能素子と抵抗とが直列に接続されることに
より構成される直列回路が、上記第１のトランジスタの
ベースと、エミッタおよびコレクタのいずれか一方との
間に接続されていることを特徴とするスイッチ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63322034A JPH02168714A (ja) | 1988-12-22 | 1988-12-22 | スイッチ回路 |
| EP19890123842 EP0374968A3 (en) | 1988-12-22 | 1989-12-22 | Switching circuit |
| US07/741,566 US5146107A (en) | 1988-12-22 | 1991-08-07 | Transistor switching circuit having diode-resistor in base of transistor for fast discharge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63322034A JPH02168714A (ja) | 1988-12-22 | 1988-12-22 | スイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02168714A true JPH02168714A (ja) | 1990-06-28 |
Family
ID=18139185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63322034A Pending JPH02168714A (ja) | 1988-12-22 | 1988-12-22 | スイッチ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5146107A (ja) |
| EP (1) | EP0374968A3 (ja) |
| JP (1) | JPH02168714A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5745587A (en) * | 1995-06-07 | 1998-04-28 | Bausch & Lomb Incorporated | Hearing aid amplifier circuitry |
| US5721166A (en) * | 1996-12-27 | 1998-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to increase the resistance of a polysilicon load resistor, in an SRAM cell |
| DE19827705C1 (de) | 1998-06-22 | 1999-10-28 | Siemens Ag | Resetschaltung |
| US7461285B2 (en) * | 2006-03-31 | 2008-12-02 | Silicon Laboratories Inc. | Programmable resistor array having current leakage control |
| US10069491B2 (en) * | 2015-07-07 | 2018-09-04 | Semiconductor Components Industries, Llc | Power-on reset circuit and under-voltage lockout circuit comprising the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4228371A (en) * | 1977-12-05 | 1980-10-14 | Rca Corporation | Logic circuit |
| JPS5855582B2 (ja) * | 1981-11-13 | 1983-12-10 | 株式会社東芝 | 透視性テ−プカセツト |
| JPS6075125A (ja) * | 1983-09-30 | 1985-04-27 | Mitsubishi Electric Corp | 合成能動素子 |
| IT1218854B (it) * | 1984-11-07 | 1990-04-24 | Ates Componenti Elettron | Circuito di comando, integrato monoliticamente, per la commutazione di transistori |
| US4697103A (en) * | 1986-03-10 | 1987-09-29 | Quadic Systems, Inc. | Low power high current sinking TTL circuit |
-
1988
- 1988-12-22 JP JP63322034A patent/JPH02168714A/ja active Pending
-
1989
- 1989-12-22 EP EP19890123842 patent/EP0374968A3/en not_active Withdrawn
-
1991
- 1991-08-07 US US07/741,566 patent/US5146107A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5146107A (en) | 1992-09-08 |
| EP0374968A2 (en) | 1990-06-27 |
| EP0374968A3 (en) | 1991-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420536B2 (ja) | Ｃｍｏｓバンドギャップ電圧基準 | |
| JP3358459B2 (ja) | 温度検出回路 | |
| US8294450B2 (en) | Start-up circuits for starting up bandgap reference circuits | |
| JP2793838B2 (ja) | 入力バッファ | |
| JPS6285458A (ja) | 半導体チツプのための電源監視回路 | |
| JPH0690120A (ja) | 基準回路及び出力電流の制御方法 | |
| US4224537A (en) | Modified semiconductor temperature sensor | |
| JPH02168714A (ja) | スイッチ回路 | |
| WO1985003818A1 (en) | Current limit technique for multiple-emitter vertical power transistor | |
| KR900004562B1 (ko) | 정전류 공급회로 | |
| JPH03296666A (ja) | ウインドウコンパレータ | |
| JP2772962B2 (ja) | 定電圧回路およびそれを利用した直流２線式センサ | |
| JPS5827696B2 (ja) | デンシスイツチカイロ | |
| JP2006114068A (ja) | 電源装置 | |
| JPS58194417A (ja) | ダイオ−ド | |
| JPS59163916A (ja) | リセツトパルス発生装置 | |
| JP2913428B2 (ja) | 温度せンサ | |
| JP3469784B2 (ja) | 発振回路 | |
| JPS5999510A (ja) | 定電圧回路 | |
| JPS58172922A (ja) | 断線検出回路 | |
| JPH03194474A (ja) | しきい値検出回路 | |
| JP3444014B2 (ja) | コンパレータ回路 | |
| JPS60144815A (ja) | イニシヤライズ回路 | |
| JPH07307627A (ja) | 電子スイッチ回路 | |
| JPH0425567B2 (ja) |