JPS6075125A

JPS6075125A - 合成能動素子

Info

Publication number: JPS6075125A
Application number: JP58183811A
Authority: JP
Inventors: Kanji Nakao; 中尾　▲よし▼治
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1983-09-30
Filing date: 1983-09-30
Publication date: 1985-04-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］この発明は合成能動素子に関し、特に、バイポーラトラ
ンジスタと抵抗とコンデンサが同一の半導体プロセスで
製造されるような合成能動素子に関づる。

［先行技術の説明〕この発明の先行技術どなる合成能動素子はいわゆるＲＣ
ＴＬ型論理素子の一部に応用されているものである。以
下の説明では従来のＲＣＴＬ型論理素子とこの発明が適
用される論理素子との間で行なうことにする。

第１図は従来のＲＣＴＬ型インバータの電気回路図であ
り、第２図は第１図に示したＲＣＴＬ型インバータの入
出力電圧波形図である。

第１図において、電源線１と接地線２との間には、負荷
抵抗３とバイポーラトランジスタ４のコレクタ５および
エミッタ６がそれぞれ直列接続される。バイポーラトラ
ンジスタ４のベース７には抵抗８とコンデンサ９との並
列回路が接続され、この並列回路の他の一端が入力端子
１０に接続される。バイポーラトランジスタ４のコレク
タと負荷抵抗３の接続点は出力端子１１に接続される。

上述のごとく構成されたＲＣＴＬ型論理素子のうち、従
来の合成能動素子に該当するものは、バイポーラトラン
ジスタ４と抵抗８とコンデンサ９とからなる点線で囲ま
れた部分５０である。

次に、第２図を参照して動作原理について説明する。第
２図において（ａ　）は第１図の入力端子１０の電位■
ｔｎを示し、（ｂ）はバイポーラトランジスタ４のベー
ス電位ｖ８ξを示し、（Ｃ）は出力端子１１の電位ｙｏ
ｕｔを示す。なお、第２図＜ａ＞ないしくＣ）の縦軸は
電位を示し、横軸は時刻である。

時刻Ｔ１以前の十分長い時間の間は、第２図（ａ）に示
すごと＜ＶｉｎがＯＶであったとすると、第２図（ｂ）
に示すごと＜ＶａｉはＯｖでバイポーラトランジスタ４
は遮断状Ｂ（以下、ＯＦＦと略称する）であり、負荷抵
抗３により出力電圧Ｖｏｕｔは電源電圧Ｖｏｏに引上げ
られて第２図（０）に示すごとくになっている。

時刻Ｔ１になって入力電圧ｖｉｎが電源電圧■０、にな
ると、コンデンサ９によってバイポーラトランジスタ４
のペースエミッタ間電圧Ｖａｔは、瞬時に電源電圧ＶＤ
＋１となるが、その後急速に低下し、時刻Ｔ２において
バイポーラトランジスタ４を導通（以下、ＯＮと略称す
る）状態に保つに充分な一定電位ｖａに落着く。したが
って。出力電圧■Ｏｕｔの電位は、時刻Ｔ２と相前後す
る時刻Ｔ３でバイポーラトランジスタ４がＯＮとなるた
め、第２図（Ｃ）に示すごとく電源電圧Ｖｏｏから０■
になる。

時刻Ｔ４で入力電圧ｖｉｎが電源電圧ＶＤＤからＯＶに
なると、コンデンサ９によってペースエミッタ間電圧Ｖ
ら［は瞬時に一定電位■ａからｖａＶｏｏとなり、時刻
Ｔ４より若干遅れた時刻Ｔ５で出力電圧ＶＯｕｔは負荷
抵抗３の充電によりＯＶから電源電圧Ｖｏｏに等しくな
る。時刻Ｔ４でｖａ　−Ｖｏ　ｏとなったペースエミッ
タ間電圧ｖ８εは、バイポーラトランジスタ４の２つの
ｐ　−ｎ接合に逆方向電圧を加えることになるので、こ
の電位の減衰時間は抵抗８とコンデンサ９とによって定
まる時定数程度となる。この値は遅延時間（時刻Ｔ４よ
り時刻Ｔ５まで）に比べて著しく長くなり、第２図（ｂ
）に示すごとく時刻Ｔ６で時刻Ｔ１以前の状態に復帰す
る。

上述の第１図に示した従来のＲＣＴＬ型論理素子は従来
の論理素子の中でも最も遅延時間の短いものとなり得る
潜在力を持っているが、以下に述べるごとく２つの利点
と１つの欠点とが共に相入れぬ関係になっているため、
これを実用化するには至らなかった。

（１）　バイポーラトランジスタは俗に電流コントロー
ルデバイスと呼ばれることもあるが、それは定常状態の
ような特別な場合に成立つことであって、本質的にはベ
ースの電位によって決まる電圧コントロールデバイスで
ある。したがって。

第１図においてバイポーラトランジスタ４を少し詳細に
検討してみると、エミッタ６から注入された少数担体が
コレクタ５に抜けるベースの部分を真のベース１３と呼
ぶことにすると、これと外部ベース７との間に奇生抵抗
１２が存在する。この真のベース１３などとエミッタ６
との間にはｐ−ｎ接合による静電容量（図示せず）が存
在するため、真のベース１３の電位はこれらで決まる時
定数程度の外部ベース７の電位に対して生ずる。このた
めに、第２図（ｂ）に示すごとく、バイポーラトランジ
スタ４をＯＦＦからＯＮへ、ＯＮからＯＦＦにするのに
真のベース１３に必要とするそれぞれの電位変化ＯＶか
らｖａ、ｖａからＯｖより大なる電位変化、それぞれＯ
Ｖから■。。、ｖａから■ａ−Ｖｏｏを外部ベース７に
加えることは、真のベース１３の電位変化を速くするの
に役立ち、その結果入力電圧ｖｉｎに対する出力電圧Ｖ
ＯＵｔの遅れを短縮できることがわかる。

（２）　ｎ１ｌｎバイポーラトランジスタのＯＮ状態で
ベースの電位がコレクタの電位より著しく高い場合（逆
にｐｎｐバイポーラトランジスタの場合は低い）バイポ
ーラトランジスタがＯＮからＯＦＦに変わるとき、一般
に少数担体蓄積効果によると考えられている著しく大き
な遅延時間が生じる。

第２図（ｂ）におけるペースエミッタ間電圧■８ＥのＯ
Ｎ電位■ａがビルトイン（ｂｕｉｌｔ　ｉｎ）電位より
十分大きいときに上述の条件にあてはまる。

しかし、このＯＮ電位■ａは第１図における抵抗８を適
当に選ぶことにより、この種の遅れが生じないような電
位にすることができる。

上述の（１）、（２＞が従来のＲＣＴＬ型論理素子の有
する利点であるが、これらを満足させるのには、以下の
ことが欠点となっていた。

前述の動作原理のところで少し触れたように、第２図（
ｂ）に示すごとくペースエミッタ間電圧ｖａｇが時刻Ｔ
４から時刻Ｔ６までの時間が著しく長くなるのが問題で
あった。すなわち、上述の時間内には、第１図において
ベース７に存在する負の電荷はバイポーラトランジスタ
４の２つのｐ−ｎ接合がＯＦＦになるため、唯一の放電
経路である抵抗８を通じて放電される。上述の２つの遅
延時間を短くするための最適条件では、抵抗８とコンデ
ンサ９とを極めて大きく選ぶ必要がある。

したがって、上述の過度時間が極めて長くなる。

この時間は連続する２つの入力信号が相互に干渉しない
ようにするため間隔をとるいわゆるサイクルタイムに関
係し、その長さは論理回路として使用する際の許容限界
をはるかに越えていた。この論理素子の前述の利点を多
少犠牲にして、上述の欠点を緩和して全体として改善を
図る方法が考えられるが、結論はこれ以前のものに変え
るに足る効果が期待できてないという事情があった。

［発明の概要〕それゆえに、この発明の主たる目的は、上述の従来のも
のの欠点を除去するために、バイポーラトランジスタの
ベースに蓄積した電荷を速やかに放電するためのダイオ
ードを付加して、サイクルタイム、遅延時間ともに短縮
し得る合成能動素子を提供することである。

この発明の上述の目的およびその他の目的と特徴は以下
に図面を参照して行なう詳細な説明から一層明らかとな
ろう。

［発明の実施例］第３図はこの発明の一実施例の電気回路図であり、第４
図は第３図の各部の入出力電圧波形図である。

この第３図に示す実施例は、以下の点を除いて第１図と
同じである。すなわち、バイポーラトランジスタ４の真
のベース１３に寄生抵抗１４を介してｐ−ｎ接合ダイオ
ード１５のカソードを接続し、アノードを接地線２に接
続する。すなわち、この発明の一実施例における合成能
動素子６０は、バイポーラトランジスタ４に抵抗８．コ
ンデンサ９および寄生抵抗１４とｐ−ｎ接合ダイオード
１５を付加して構成される。このように合成能動素子６
０を構成することによって、従来のものが第２図（ｂ）
に示すごとくペースエミッタ間電圧■１１Ｅが時刻Ｔ６
で定常状態のＯＶになるのに長時間を要したのに対して
、第４図（ｂ）に示すごとく、上述のｐ−ｎ接合ダイオ
ード１５の働きにより、定常状態のＯ■になる時刻Ｔ６
までの時間が短縮される。但し、今）ホべた以外の場合
では、ｐ−ｎ接合ダイオード１５の存在が他に影響しな
いことは明白であるから、上述のＴ４ないしＴ６間の時
間が短くなることを除いて、この発明の一実施例による
合成能動素子６０は第４図（ａ）。

（ｂ）および（Ｃ）に示すごとく、従来のものと同じに
なる。

なお、上述の第３図に示したｐ−ｎ接合ダイオード１５
に代えて、ショットキダイオードあるいはトンネル現象
が生ずる直前の高′ａ度のｐ−ｎ接合ダイオードを、ｐ
、ｎを通常のものと逆向きに用いてもよい。この場合、
ダイオード１５とバイポーラトランジスタ４の互いに接
続される部分の伝導形式が一致するため、ダイオード１
５の電極取り出しを省略できる新たな効果が生じる。

第５図および第６図はこの発明の変形例を示す図である
。

すなわち、前述の第３図に示した実施例では、用いたが
、第５図に示すごとく抵抗１６とコンデンサ１７の並列
回路を複数直列に接続した分布定数回路を用いてもよい
。この場合の具体的な構造は、第６図に示す平行平板コ
ンデンサ状のものを用いるのが好ましい。すなわち、半
絶縁半導電性材料の層１８を電極板１９と２０とによっ
てサンドインチ状に挾んだものであり、第３図に示した
集中定数形に比べて、抵抗とコンデンサとを一体化でき
るだけ、ＩＣ化の際における占有面積を小さくできる。

なお、上述の層１８としては、酸化シリコン、窒化シリ
コンおよび多結晶シリコンなどが用いられる。

また、第６図に示した電極板２０が第３図に示したバイ
ポーラトランジスタ４のベース７を兼ね、もう一方の電
極板１９が入力端子１０を兼ねるようにすれば、さらに
ＩＣ化における集積度の向上を図ることができるという
利点がある。

さらに、ベース７に電界効果によるチャネル電流が生ず
るように、ベースの不純物濃度を設定することにより、
定常状態でベース電流を零とすることもでき、電力をほ
とんど消費しない回路を構成することもできる。

なお、上述の説明では、ｎｐｎバイポーラトランジスタ
について説明したが、Ｄｒｌｌ）バイポーラトランジス
タについても同様にこの発明のを適用できることは言う
までもない。

以上の説明ではこの発明の合成能動素子を論理素子のイ
ンバータに応用した場合について説明したが、その他の
素子への多くの応用も考えられる。

以下、そのような実施例について説明する。

第７図は従来のＭＯＳトランジスタで構成したインバー
タを示す図であり、第８図はこの発明の合成能動素子と
等価的な働きをするＭＯＳトランジスタを示す図であり
、第９図はこの発明の他の実施例を示す図であり、Ｍ２
Ｏ図および第１１図はこの発明の他の実施例の変形例を
示す図である。

第７図において、前述の第３図に示した合成能動素子６
０をＭＯＳ　トランジスタ７０に置換えると、よく知ら
れたＭＯ８型インバータになることがわかる。また、第
８図に示すごとく、ＭＯＳトランジスタ７０のゲート２
２．ソース２３．ドレイン２４．バックゲート２５とし
て、この発明の合成能動素子に適用すると、第９図、第
１０図。

第１１図に示すごとくとなる。その上、実施例の動作原
理を考え合わせると、論理動作上、この発明の合成能動
素子６０はＭＯＳトランジスタと等価と考えられ、ｎｐ
ｎバイポーラトランジスタの場合、ｎＭＯＳトランジス
タに対応し、ｐｎｐバイポーラトランジスタの場合、ｐ
ＭＯ８ｔ−ランジスタに対応するので、第７図に示した
インバータ以外の他のＭＯＳ型の論理素子などのいわゆ
るシングルチャネル、相補型を問わず、ＮＡＮＤゲート
。

ＮＯＲゲート、トランスファゲート、フリップフロップ
などについても実現できる。

さらに、付記的に説明すると、第９図、第１０図および
第１１図において、端子２５の電位は第３図に示したご
とくバイポーラトランジスタ４のエミッタ６の電位と等
しいＯ■にする必要はない。

すなわち、バイポーラトランジスタ４がＯＮ、０ＦＦす
るように切換えるベース７の電位はエミッタ６の電位よ
り若干高い値であるから、端子２５の電位をこの臨界電
位よりわずかに低い値に選べば、充放電電荷量を少なく
でき、高速動作が期待できる。逆に、端子２５の電位を
エミッタ６の電位より低く選べば雑音に強くすることも
できる。

なお、上述のＭＯＳ、ＣＭＯＳで表現されるＭＯＳトラ
ンジスタのゲートの絶縁膜は、５１０２に限ることなく
、Ｓ！　ｓ　Ｎｓ　、ＡＪＬｚ　Ｏｓなどの絶縁膜はも
らろん、これらの複合膜や高抵抗の多結晶シリコン膜な
ども含む意味で用いた。

また、バイポーラ型ＩＣにバイポーラトランジスタのエ
ミッタ、ベース、コレクタのいずれかが複−数個含まれ
て、あたかも１つのデバイスのごとき構造があるが、こ
の発明では電極に共有するものがある複数個のバイポー
ラトランジスタで構成される特別な場合と児なして個々
のバイポーラトランジスタにも適用されるものとする。

さらに、この発明の合成能動素子は、少なくともある一
定以上の立ち上がり、立ち下がり速度の入力信号が与え
られたときには、ｈカ述のごとく高速動作をすることが
保証され、特に回路的工夫がない限り、それ以下の立ち
上がり、立ち下がり速度の場合、著しい応答速度の低下
は避りられない。

［発明の効果〕以上のように、この発明によれば、従来のＲＣＴＬ型の
論理素子に用いられている抵抗とコンデンサとの結合に
よるバイポーラトランジスタで構成された合成能動素子
において、バイｉ＋＜−ラトランジスタの２つのｐ−ｎ
接合の逆方向バイアスがかかるときの電荷を放電するよ
うに、バイポーラトランジスタのベースにダイオードを
付加したので、サイクルタイムを長くすることなく高速
の論理回路などを構成できる。

【図面の簡単な説明】

第１図は従来のＲＣＴＬ型インバータを示す回路図であ
る。第２図は第１図における入出力電圧波形図である。第３図はこの発明の一実施例のＲＣＴＬ型インバータを
示ツ図Ｃある。第４図は第３図の入出力電圧波形図であ
る。第５図および第６図はこの発明の変形例を示す部分
図である。第７図はＭＯＳ　ｌ−ランジスタで構成した
インバータを示す図である。第８図はこの発明の合成能
動素子と等価的な働きをするＭＯＳトランジスタを示す
図である。第９図はこの発明の他の実施例を示す図であ
る。第１０図および第１１図はこの発明の他の実施例の
変形例を示す図である。図において、４はバイポーラトランジスタ、５はコレク
タ、６はエミッタ、７はベース、８．１６は抵抗、９．
１７はコンデンサ、１３は真のベース、１５はダイオー
ド、１８は半絶縁半導電性材料からなる層、１９．２０
は導体膜、６０は合成能動素子を示す。代理人　大　岩　増　雄搭１図心２図６５図６６図心７図手続補正書（自発）１．事件の表示　特願昭ジ８−１８３８１１号２、発明
の名称合成能動素子３、補正をする者代表者片山仁へ部５、補正の対象明細書の特許請求の範囲の欄２発明の詳細な説明の欄お
よび図面の簡単な説明の欄６、補正の内容（１）　明細書の特許請求の範囲を別紙のとおり。（２）　明細書第３頁第１２行の「合成能動素子は」を
「合成能動素子に相当するものは」に訂正する。（３〉　明細書第６頁第１行の「負荷抵抗３の充電」を
「負荷抵抗３からの充電」に訂正する。（４）　明細書第７頁第１０行の「程度の外部ベース７
」を「程度の遅れを外部ベース７Ｊに訂正する。（５）　明細書第１１頁第７行の「合成能動素子６０は
第４図Ｊを「合成能動素子６０を用いた論理素子の動作
は第４図」に訂正する。（６）　明細書第１１頁第１２行の「トンネル現象が生
ずる直前」を［トンネルダイオードになる直前」に訂正
する。（７）　明細書第１１頁第１６行の「伝導形式が」を「
伝導型が」に訂正する。（８）　明細書第１１頁第１８行の［変形例を示す図ゴ
を「変形例を説明するための図Ｊに訂正する。くっ）　明細書第１３頁第６行の［同様にこの発明のを
適用ＪをＦ同様の説明が」に訂正する。（１０）　明細書第１３頁第８行ないし第１４頁第１５
行の「以上の説明では・・・ついても実現できる。」を
下記の文章に訂正する。記以上の説明は、この発明の合成能動素子をインバータに
応用した特別な場合についてであったが、ＭＯＳ）・ラ
ンジスタで構成したインバータと、その構成が一致しか
つその中でのこの発明の素子とＭＯＳトランジスタの働
きもよく一致するので、以下に一般化してＭＯＳトラン
ジスタで構成されるインバータ以りドの論理素子中のＭ
ＯＳ　ｌ−ランジスタをこの発明にｆ〜えることでほと
んどの論理素子を構成できることを述べる。第３図における合成能動素子６０をＭＯＳトランジスタ
７０に置換えると、第７図に示すごとく、よ（知られた
ＭＯ８型インバータになることがわかる。次に、ＭＯＳ
トランジスタ７０と合成能動素子６０の各部を以下の図
で比較する。第８図はＭＯＳトランジスタを示し、第９図は最初の実
施例中で現われる合成能動素子６０を示し、第１０図お
よび第１１図はその他の実施例における合成能動素子６
０を示す。第８図において、ＭＯＳトランジスタ７０の各部の符号
をゲート２２．ソース２３．ドレイン２４、バックゲー
ト２５とすると、第９図、第１０図および第１１図のよ
うに各部同一符号で示すごとく１対１に対応する。以上
のことと、実施例の動作原理を考え合わせると、論理動
作上、この発明の合成能動素子６０はＭＯＳ　ｌ〜ラン
ジスタと等価と考えられる。その際、ｎＭＯＳトランジ
スタ。１）ＭＯ３Ｉ−ランジスタに対応する合成能動素子６０
が考えられるから、ｐチャネル、ｎチャネル。相？ｍ　形ヲ問わず、ＮＡＮＯ＋ゲート、ＮＯＲゲート
。トランスファゲート・、フリップフロップなどＭＯＳ型
の論理素子が実現てきる。（１１）　８ＡｍＮｍｉ１５頁第７行（７）ｒｅ　ＭＯ
Ｓ」をｒ　ＣＩＶＩ　ＯＳ　Ｊに訂正する。（１２）　明８ＩｉＩ書第１５頁第１７行ないし第１８
行の「、バイポーラ１〜ランシスタにも適用されるもの
とする。」を「バイポーラ１〜ランシスタにこの発明の
ものは適用されるものとする。」に訂正する。（１３）　明細書第１７頁第４行の「等価的な働き」を
「等価の動き」に訂正する。（１４）　明ｌｌｌ１忠第１７頁第５行ないし第７行の
「ザ図である。・・・示す図である。」を下記の文章に
訂正する。記す図である。第９図はこの発明の最初の実施例に現われ
る合成能動素子を示す図である。第１０図および第１１
図はこの発明の他の実施例における合成能動素子を示す
図である。以上２、特許請求の範囲（１）　バイポーラトランジスタと、その一端が前記バイポーラトランジスタのベースに接続
される少なくとも１組の抵抗とコンデンサとからなる並
列回路と、前記バイポーラトランジスタのベースを起点に　−見て
、その導通方向が一前記バイボーラトランジスタのｐ−
ｎ接合と逆方向となるように前記ベースに接続されるダ
イオードとからなり、前記直列回路の他端を第１の端子とし、前記バイポーラ
トランジスタのコレクタ産−第２の端子とし、前記バイポーラ１ヘランジスタのエミッタを第３の端子
とし、前記ダイオードの他端り第４の端子とするようにした、
合成能動素子。ぞれＡ、Ｂ、Ｃとするとさ、部分Ａから部分Ｃに□　゛
　−８°“ とする、特許請求の範囲第１項記載の合成能動素子。（３）　前記並列回路は、復数設けられてそれぞれが直
列接続される、特許請求の範囲第１項記載の合成能動素
子。（４）　前記並列回路は、前記複数直列接続されたもの
に相当する一様な厚さの半絶縁、半導電性材料の層とそ
の両面に設（プられた２つの電極によって構成される、
特許請求の範囲第３項記載の合成能動素子。（５）　前記２つの電極のうちの一方は前記第１の端子
を兼用し、他方は前記ベースを兼用するようにした、特
許請求の範囲第４項記載の合成能動素子。（６〉　前記ベースは、電界効果によるチャネル電流が
生じるように不純物原子の濃度を定めた、特許請求の範
囲第５項記載の合成能動素子。（７）　前記ダイオードは、トンネルダイオ−ＬＬ組乞
寸前の不純物原子の濃度が犬なるｐ　−ｎ接合ダイオー
ドである、特許請求の範囲第、４−項記載の合成能動素
子。

Claims

【特許請求の範囲】

（１）　バイポーラトランジスタと、その一端が前記バイポーラトランジスタのベースに接続
される少なくとも１組の抵抗とコンデンサとからなる並
列回路と、前記バイポーラトランジスタのベース方向から見て、そ
の導通方向は前記バイポーラトランジスタのｐ−ｎ接合
と逆方向となるようにベースに接続されるダイオードと
、前記直列回路の他端が接続される第１の端子と、前記バ
イポーラトランジスタのコレクタに接続される第２の端
子と、前記バイポーラトランジスタのエミッタに接続される第
３の端子と、前記ダイオードの他端が接続される第４の端子とを備え
た、合成能動素子。
（２）　前記ベースは、前記並列回路との接続部分から
前記ダイオードの接続部分に至る電気的経路が、前記エ
ミッタからの少数担体の注入が生ずる部分を経由するご
とく、各接続部分ならびに注入の生ずる部分を配置した
ことを特徴とする特許請求の範囲第１項記載の合成能動
素子。
（３）　前記並列回路は、複数設けられてそれぞれが直
列接続される、特許請求の範囲第１項記載の合成能動素
子。
（４）　前記並列回路は、前記複数直列接続されたもの
に相当する一様な厚さの半絶縁、半導電性材料の層とそ
の両面に設けられた２つの電極によって構成される、特
許請求の範囲第３項記載の合成能動素子。
（５）　前記２つの電極のうちの一方は前記第１の端子
を兼用し、他方は前記ベースを兼用するようにした、特
許請求の範囲第４項記載の合成能動素子。
（６）　前記ベースは、電界効果によるチャネル電流が
生じるように不純物原子の濃度を定めた、特許請求の範
囲第５項記載の合成能動素子。
（７）　前記ダイオードは、トンネル現象が生ずる寸前
の不純物原子の濃度が大なるｐ−ｎ接合ダイオードであ
る、特許請求の範囲第２項記載の合成能動素子。