JPS5827696B2 - デンシスイツチカイロ - Google Patents
デンシスイツチカイロInfo
- Publication number
- JPS5827696B2 JPS5827696B2 JP49135709A JP13570974A JPS5827696B2 JP S5827696 B2 JPS5827696 B2 JP S5827696B2 JP 49135709 A JP49135709 A JP 49135709A JP 13570974 A JP13570974 A JP 13570974A JP S5827696 B2 JPS5827696 B2 JP S5827696B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current
- terminal
- bistable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本願は、二安定回路の出力を取り出す方法に関し、二安
定回路の電源と異なる電源より、二安定回路で制御され
るスイッチ回路を介して負荷に電流を供給する構成の電
子スイッチ回路に関する。
定回路の電源と異なる電源より、二安定回路で制御され
るスイッチ回路を介して負荷に電流を供給する構成の電
子スイッチ回路に関する。
第１図に、従来の電子スイッチ回路の一例を示す図にお
いてトランジスタ２及び５、抵抗７，８゜９．１０，１
１．１２は二安定回路を構成しており、リセットされた
状態ではトランジスタ２及び５はカットオフであるがト
ランジスタ１のベース（ａ端子）に人力パルス信号を印
加すると、トランジスタ１のコレクタ電流の一部がトラ
ンジスタ５のベース電流となリトランジスタ５のコレク
タ電流がトランジスタ２を駆動し、トランジスタ２及び
５は同時に導通状態となシ、トランジスタ１に対する入
力信号が除去された後もこの状態が持続しセット状態と
なる。
いてトランジスタ２及び５、抵抗７，８゜９．１０，１
１．１２は二安定回路を構成しており、リセットされた
状態ではトランジスタ２及び５はカットオフであるがト
ランジスタ１のベース（ａ端子）に人力パルス信号を印
加すると、トランジスタ１のコレクタ電流の一部がトラ
ンジスタ５のベース電流となリトランジスタ５のコレク
タ電流がトランジスタ２を駆動し、トランジスタ２及び
５は同時に導通状態となシ、トランジスタ１に対する入
力信号が除去された後もこの状態が持続しセット状態と
なる。
トランジスタ２のコレクタ’ｔＪｆＩはトランジスタ４
０ベース電流も含むので、表示回路の駆動回路のトラン
ジスタ４及びトランジスタ３も動作状態となり、トラン
ジスタ３のエミッタに接続された負荷に電流を供給する
。
０ベース電流も含むので、表示回路の駆動回路のトラン
ジスタ４及びトランジスタ３も動作状態となり、トラン
ジスタ３のエミッタに接続された負荷に電流を供給する
。
トランジスタ１．２，３，４．５からなる電子スイッチ
回路を共通の抵抗１１を介して電源に対して並列に複数
組接続したものは、いずれか１組のスイッチ回路しか′
″ＯＮ”状態にすることができないので、複数個の被制
御回路を選択的に動作させる目的、例えば、電子チュー
ナの選局装置等に応用される。
回路を共通の抵抗１１を介して電源に対して並列に複数
組接続したものは、いずれか１組のスイッチ回路しか′
″ＯＮ”状態にすることができないので、複数個の被制
御回路を選択的に動作させる目的、例えば、電子チュー
ナの選局装置等に応用される。
このような応用においては、例えば、ｄ端子にどのスイ
ッチが″ＯＮ”状態になっているかを表示するための表
示回路が接続されていて、表示回路の動作を二安定回路
の動作状態を保った１１、動作、不動作と切り換える場
合がある。
ッチが″ＯＮ”状態になっているかを表示するための表
示回路が接続されていて、表示回路の動作を二安定回路
の動作状態を保った１１、動作、不動作と切り換える場
合がある。
すなわち表示は必要な時のみ一時的にするようにする場
合がある。
合がある。
このような場合、第１図の例では、二安定回路の電源電
圧は端子すに印加し、表示回路等の接続されるトランジ
スタ３のコレクタには、端子Ｃよりスイッチを介し、電
源に接続し、表示回路等の負荷にだけ電圧を供給しない
場合には、端子Ｃへの電圧をしゃ断すればよい。
圧は端子すに印加し、表示回路等の接続されるトランジ
スタ３のコレクタには、端子Ｃよりスイッチを介し、電
源に接続し、表示回路等の負荷にだけ電圧を供給しない
場合には、端子Ｃへの電圧をしゃ断すればよい。
しかし、再び端子Ｃへ電圧を印加した場合、トランジス
タ３の動作状態が急変するために、誤動作をし、本来″
′ＯＮ”状態に保持しているべき二安定回路が′″ＯＦ
Ｆ”状態になり、他のいづれかの二安定回路が’ＯＮ”
状態となってし１う不都合が生じる。
タ３の動作状態が急変するために、誤動作をし、本来″
′ＯＮ”状態に保持しているべき二安定回路が′″ＯＦ
Ｆ”状態になり、他のいづれかの二安定回路が’ＯＮ”
状態となってし１う不都合が生じる。
すなわち、端子Ｃへの電圧印加による電位変動がトラン
ジスタ３および４の各コレクタ・ベース間接合容量を介
してトランジスタ５のベースにノイズと印加され、この
ためにトランジスタ５が遮断状態になって本来”ＯＮ”
状態に保持しているべき二安定回路が”ＯＦＦ”状態に
なる。
ジスタ３および４の各コレクタ・ベース間接合容量を介
してトランジスタ５のベースにノイズと印加され、この
ためにトランジスタ５が遮断状態になって本来”ＯＮ”
状態に保持しているべき二安定回路が”ＯＦＦ”状態に
なる。
さらに、端子Ｃにおける電位変動は他の二安定回路のト
ランジスタ３′および４′を介してトランジスタ５′の
ベースに供給されるために、この二安定回路が″ＯＮ”
状態に反転し１うことになる。
ランジスタ３′および４′を介してトランジスタ５′の
ベースに供給されるために、この二安定回路が″ＯＮ”
状態に反転し１うことになる。
また、同様の現象は、トランジスタ４のエミッタ回路を
しゃ断してもおこり、前述の用途に対してきわめて不都
合である。
しゃ断してもおこり、前述の用途に対してきわめて不都
合である。
つ１す、トランジスタ４のエミッタ回路の遮断、導通に
より、その電位変化が同じようにトランジスタ５ヘノズ
ルとして印加されるためである。
より、その電位変化が同じようにトランジスタ５ヘノズ
ルとして印加されるためである。
本発明は、かかる従来技術の改良に関するもので、負荷
回路の動作状態が前記の二安定回路の動作に全く影響を
与えない電子スイッチ回路を提供するものである。
回路の動作状態が前記の二安定回路の動作に全く影響を
与えない電子スイッチ回路を提供するものである。
本発明はダイオード及びトランジスタで構成される定電
流回路を介して負荷に電圧を供給するスイッチ回路を、
二安定回路出力で制御している為に特徴がある。
流回路を介して負荷に電圧を供給するスイッチ回路を、
二安定回路出力で制御している為に特徴がある。
次に第２図を用いて本発明をより詳細に説明する。
トランジスタ２，５で構成される二安定回路がＯＮ”状
態になると、端子すより抵抗８，１０゜１２を介して電
流がダイオード１３に流れ、従ってこの電流に比例した
電流がトランジスタ１４のコレクタ電流として流れ、表
示回路の駆動回路のトランジスタ２４．２３を動作させ
る。
態になると、端子すより抵抗８，１０゜１２を介して電
流がダイオード１３に流れ、従ってこの電流に比例した
電流がトランジスタ１４のコレクタ電流として流れ、表
示回路の駆動回路のトランジスタ２４．２３を動作させ
る。
もし、端子Ｃに電圧が印加されていないとトランジスタ
１４のベース、工□ツタ間がダイオードとして働きダイ
オード１３と並列に入ることになる。
１４のベース、工□ツタ間がダイオードとして働きダイ
オード１３と並列に入ることになる。
従って、端子Ｃの電圧の有無にかかわらず、端子すより
抵抗８，１０．１２を介して流れる電流は一定であり、
二安定回路じは全く影響を与えず、また、トランジスタ
２３の負荷電流が急変することによる影響もトランジス
タ１４で被制御スイッチ回路と二安定回路が分離されて
いて、さらに、抵抗１２があるために非常に小さくでき
本回路においては前述の如き不都合は生じない。
抵抗８，１０．１２を介して流れる電流は一定であり、
二安定回路じは全く影響を与えず、また、トランジスタ
２３の負荷電流が急変することによる影響もトランジス
タ１４で被制御スイッチ回路と二安定回路が分離されて
いて、さらに、抵抗１２があるために非常に小さくでき
本回路においては前述の如き不都合は生じない。
また、本発明によれば端子Ｃの電圧は、端子すの電圧に
依存することなく任意の値に設定できるという利点もあ
る。
依存することなく任意の値に設定できるという利点もあ
る。
すなわち、トランジスタ１４とダイオード１３とで定電
流回路を構成しているためトランジスタ１４がオンした
ときにそのトランジスタ１４に流れる電流はダイオード
１３に流れる電流に比例した一定のものとなり、それ故
に端子Ｃの電圧にかかわらず抵抗１５の低抗値をトラン
ジスタ１４の定電流およびトランジスタ２４のベース・
エミッタ間閾値によって決定できて、端子す、ｃの電圧
を独立に設定できる。
流回路を構成しているためトランジスタ１４がオンした
ときにそのトランジスタ１４に流れる電流はダイオード
１３に流れる電流に比例した一定のものとなり、それ故
に端子Ｃの電圧にかかわらず抵抗１５の低抗値をトラン
ジスタ１４の定電流およびトランジスタ２４のベース・
エミッタ間閾値によって決定できて、端子す、ｃの電圧
を独立に設定できる。
本発明は上記実症例に限られることはない。
すなわち、ダイオード１３とトランジスタ１４を含む定
電流回路は上記実施例では抵抗１２の一端と接地間に挿
入して表示回路の駆動回路（トランジスタ２３．２４か
らなる）を駆動しているが、この抵抗１２は他の二安定
回路のバイアス回路を構成する抵抗Ｉや８であってもよ
い。
電流回路は上記実施例では抵抗１２の一端と接地間に挿
入して表示回路の駆動回路（トランジスタ２３．２４か
らなる）を駆動しているが、この抵抗１２は他の二安定
回路のバイアス回路を構成する抵抗Ｉや８であってもよ
い。
この場合定電流回路のトランジスタ１４はＰＮＰ型とし
、表示回路の駆動回路のトランジスタ２３．２４は全体
とＮＰＮ型となるように変更される。
、表示回路の駆動回路のトランジスタ２３．２４は全体
とＮＰＮ型となるように変更される。
また本発明は集積回路への適用もきわめて容易なことは
特に述べる１でもないであろう。
特に述べる１でもないであろう。
第１図は従来の電子スイッチ回路の回路図、第２図は本
発明の一実施例による電子スイッチ回路の回路図である
。 １．２，３，４，５，１’ 、２’ 、３’ 、４’
。 ５’ 、１４，２３．２４・・・・・・トランジスタ
、１３・・・・・・ダイオード、６，７，８．９，１０
，１１ 。 １２．１５，６’、７’、８’、９’、１０’、１２’
・・・・・・抵抗。
発明の一実施例による電子スイッチ回路の回路図である
。 １．２，３，４，５，１’ 、２’ 、３’ 、４’
。 ５’ 、１４，２３．２４・・・・・・トランジスタ
、１３・・・・・・ダイオード、６，７，８．９，１０
，１１ 。 １２．１５，６’、７’、８’、９’、１０’、１２’
・・・・・・抵抗。
Claims (1)
- １ 二安定回路と、該二安定回路の出力で制御されて負
荷へ電流を供給するスイッチ回路とを有する電子スイッ
チ回路において、前記二安定回路に流れる電流通路にダ
イオードを挿入し、このダイオードに流れる電流で制御
されるトランジスタからの供給電流により前記スイッチ
回路の動作を制御することを特徴とする電子スイッチ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49135709A JPS5827696B2 (ja) | 1974-11-25 | 1974-11-25 | デンシスイツチカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49135709A JPS5827696B2 (ja) | 1974-11-25 | 1974-11-25 | デンシスイツチカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5161253A JPS5161253A (ja) | 1976-05-27 |
| JPS5827696B2 true JPS5827696B2 (ja) | 1983-06-10 |
Family
ID=15158040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49135709A Expired JPS5827696B2 (ja) | 1974-11-25 | 1974-11-25 | デンシスイツチカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5827696B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010063103A1 (en) * | 2008-12-01 | 2010-06-10 | Rowanwood Ip Inc. | Sewage nitrate removal by free-draining asphyxiant filtration and carbon addition |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5899031A (ja) * | 1981-12-09 | 1983-06-13 | Nec Corp | 切換回路 |
| JPS58107722A (ja) * | 1981-12-22 | 1983-06-27 | Nec Corp | 電子切換回路 |
| WO1988001805A1 (en) * | 1986-08-25 | 1988-03-10 | Toshiyasu Suzuki | Switching circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4950860A (ja) * | 1972-09-18 | 1974-05-17 |
-
1974
- 1974-11-25 JP JP49135709A patent/JPS5827696B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4950860A (ja) * | 1972-09-18 | 1974-05-17 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010063103A1 (en) * | 2008-12-01 | 2010-06-10 | Rowanwood Ip Inc. | Sewage nitrate removal by free-draining asphyxiant filtration and carbon addition |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5161253A (ja) | 1976-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US2986650A (en) | Trigger circuit comprising transistors | |
| GB766210A (en) | Electrical circuit employing a semiconductor | |
| JPS5827696B2 (ja) | デンシスイツチカイロ | |
| US4645999A (en) | Current mirror transient speed up circuit | |
| US3585407A (en) | A complementary transistor switch using a zener diode | |
| US3895286A (en) | Electric circuit for providing temperature compensated current | |
| US3541350A (en) | Simulated diode circuit | |
| JPS6010815A (ja) | 論理回路 | |
| US4140926A (en) | Inverted transistor circuits for monolithic integrated circuit application | |
| US3582688A (en) | Controlled hysteresis trigger circuit | |
| JPH0155778B2 (ja) | ||
| US5764105A (en) | Push-pull output circuit method | |
| JPH0368573B2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| US4954738A (en) | Current source technology | |
| JPH0542489Y2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| US3418491A (en) | Utilizing identical signal levels for logic and inhibit functions | |
| US4189738A (en) | Semiconductor integrated circuit device | |
| JPH03162122A (ja) | スイッチ回路 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JP2585098B2 (ja) | バイポーラ論理素子のインターフェース | |
| KR970003721B1 (ko) | 전류원 회로 | |
| GB1233353A (ja) |