JPS6325710A - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPS6325710A JPS6325710A JP62162513A JP16251387A JPS6325710A JP S6325710 A JPS6325710 A JP S6325710A JP 62162513 A JP62162513 A JP 62162513A JP 16251387 A JP16251387 A JP 16251387A JP S6325710 A JPS6325710 A JP S6325710A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- circuit
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 230000005283 ground state Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は第１電源端子に結合されたエミッタと、 ”
出力端子に結合されたコレクタと、ベースとを有する第
１導電型の第１トランジスタと、前記第１トランジスタ
のベースに結合された出力端を有し、この第１トランジ
スタを駆動する駆 ′動画路であって、第２電源端子
に結合された当該 （駆動回路と、
（第１トランジスタのエミッタ
とコレクタとの間 １の電圧が特定値よりも低くなっ
た際に、この第１Ｉトランジスタへの駆動を減少させる
ことによりこ １の電圧を前記の特定値に制限する制
限回路とを有するトランジスタ回路に関するものである
。 ゛このような回路は、例えば直列調整する電圧
１Ｊｔｆ ：整置路に用いることができる。
出力端子に結合されたコレクタと、ベースとを有する第
１導電型の第１トランジスタと、前記第１トランジスタ
のベースに結合された出力端を有し、この第１トランジ
スタを駆動する駆 ′動画路であって、第２電源端子
に結合された当該 （駆動回路と、
（第１トランジスタのエミッタ
とコレクタとの間 １の電圧が特定値よりも低くなっ
た際に、この第１Ｉトランジスタへの駆動を減少させる
ことによりこ １の電圧を前記の特定値に制限する制
限回路とを有するトランジスタ回路に関するものである
。 ゛このような回路は、例えば直列調整する電圧
１Ｊｔｆ ：整置路に用いることができる。
このような回路は米国特許第３９３９３９９号明細書に
開示されている。入力電圧が減少すと、第１トランジス
タが所定の瞬時に飽和状態に駆動される。
開示されている。入力電圧が減少すと、第１トランジス
タが所定の瞬時に飽和状態に駆動される。
この第１トランジスタが強度の飽和状態になり、
・そのコレクターエミッタ電圧が特定の最小値より′氏
いイ直になると、基板ダイオードがターン・オンｒるた
めに大きな基板電流が生ぜしめられる。入力電圧がバッ
テリにより供給される場合には、こｈら基板電流により
バッテリを高速で放電せしめる。このことは不所望なこ
とである。これら基板電流の発生を阻止するために、第
１トランジスタＤコレクターエミッタ電圧を特定の最小
値より低ハ値に減少させてはならない。この目的のため
に既知の回路には制限回路が設けである。この制限回路
は、コレクタが第１トランジスタの駆動回路こ接続され
ているトランジスタのベース−エミッタ接合と抵抗との
直列回路を有しており、この直＞ＩＪ回路は第１トラン
ジスタのエミッターコレクタｍ路の両端間に接続されて
いる。前記の抵抗の両喘間に定電圧を発生せしめるため
に、電流源によりこの抵抗に定電流を流す。特定のコレ
クターエミッタ電圧より低い値で前記直列回路のトラン
ジスタを導通状態に駆動し、これにより第１トランジス
タの駆動を減少させ、したがって第１トランジスタのコ
レクターエミッタ電圧を増大させる。
・そのコレクターエミッタ電圧が特定の最小値より′氏
いイ直になると、基板ダイオードがターン・オンｒるた
めに大きな基板電流が生ぜしめられる。入力電圧がバッ
テリにより供給される場合には、こｈら基板電流により
バッテリを高速で放電せしめる。このことは不所望なこ
とである。これら基板電流の発生を阻止するために、第
１トランジスタＤコレクターエミッタ電圧を特定の最小
値より低ハ値に減少させてはならない。この目的のため
に既知の回路には制限回路が設けである。この制限回路
は、コレクタが第１トランジスタの駆動回路こ接続され
ているトランジスタのベース−エミッタ接合と抵抗との
直列回路を有しており、この直＞ＩＪ回路は第１トラン
ジスタのエミッターコレクタｍ路の両端間に接続されて
いる。前記の抵抗の両喘間に定電圧を発生せしめるため
に、電流源によりこの抵抗に定電流を流す。特定のコレ
クターエミッタ電圧より低い値で前記直列回路のトラン
ジスタを導通状態に駆動し、これにより第１トランジス
タの駆動を減少させ、したがって第１トランジスタのコ
レクターエミッタ電圧を増大させる。
しかしこの既知の回路には抵抗、電流源およびトランジ
スタパラメータの値に広がりがあるために制限回路を動
作させる第１トランジスタのコレクターエミッタ電圧値
を、基板電流の発生を阻止するために安全値に選択する
必要があるという欠点がある。バッテリ電源の場合には
、この既知の回路にはバッテリを最大限度まで放電せし
めてはならず、したがって早期にバッテリ交換する必要
があるという欠点がある。
スタパラメータの値に広がりがあるために制限回路を動
作させる第１トランジスタのコレクターエミッタ電圧値
を、基板電流の発生を阻止するために安全値に選択する
必要があるという欠点がある。バッテリ電源の場合には
、この既知の回路にはバッテリを最大限度まで放電せし
めてはならず、したがって早期にバッテリ交換する必要
があるという欠点がある。
本発明の目的は、回路に必要とする素子の広がりにほと
んど依存せずに、基板電流の発生を阻止する、上述した
回路に用いる制限回路を提供することにある。
んど依存せずに、基板電流の発生を阻止する、上述した
回路に用いる制限回路を提供することにある。
本発明は、第１電源端子に結合されたエミッタと、出力
端子に結合されたコレクタと、ベースとを有する第１導
電型の第１トランジスタと、前記第１トランジスタのベ
ースに結合された出力端を有し、この第１トランジスタ
を駆動する駆動回路であって、第２電源端子に結合され
た当該駆動回路と、 第１トランジスタのエミッタとコレクタとの間の電圧が
特定値よりも低くなった際に、この第１トランジスタへ
の駆動を減少させることによりこの電圧を前記の特定値
に制限する制限回路とを有するトランジスタ回路におい
て、この制限回路が 前記駆動回路の出力端と前記第１トランジスタのベース
との間に配置した第１抵抗と、前記第１トランジスタの
コレクタに結合されたエミッタと、前記駆動回路の制御
入力端に結合されたコレクタと、前記第１抵抗の前記駆
動回路側に位置する端部に結合されたベースとを具える
第１導電型の第２トランジスタと を有していることを特徴とする。
端子に結合されたコレクタと、ベースとを有する第１導
電型の第１トランジスタと、前記第１トランジスタのベ
ースに結合された出力端を有し、この第１トランジスタ
を駆動する駆動回路であって、第２電源端子に結合され
た当該駆動回路と、 第１トランジスタのエミッタとコレクタとの間の電圧が
特定値よりも低くなった際に、この第１トランジスタへ
の駆動を減少させることによりこの電圧を前記の特定値
に制限する制限回路とを有するトランジスタ回路におい
て、この制限回路が 前記駆動回路の出力端と前記第１トランジスタのベース
との間に配置した第１抵抗と、前記第１トランジスタの
コレクタに結合されたエミッタと、前記駆動回路の制御
入力端に結合されたコレクタと、前記第１抵抗の前記駆
動回路側に位置する端部に結合されたベースとを具える
第１導電型の第２トランジスタと を有していることを特徴とする。
本発明による回路においては、第２トランジスタが、第
１トランジスタのベース電流により第１抵抗の両端間に
生じる電圧に第１トランジスタのベース−エミッタ電圧
を加えた電圧と第１トランジスタのエミッターコレクタ
電圧との差が第２トランジスタのベース−エミッタしき
い値電圧を超える瞬時に、導通状態に駆動される。第１
抵抗を所定の値にした場合、制限回路の動作は、第１ト
ランジスタのコレクターエミッタ電圧の減少量および第
１トランジスタのベース電流の増大量に依存する。すな
わちこの動作は第１トランジスタのトレランスに拘らず
、この第１トランジスタに完全に依存する。
１トランジスタのベース電流により第１抵抗の両端間に
生じる電圧に第１トランジスタのベース−エミッタ電圧
を加えた電圧と第１トランジスタのエミッターコレクタ
電圧との差が第２トランジスタのベース−エミッタしき
い値電圧を超える瞬時に、導通状態に駆動される。第１
抵抗を所定の値にした場合、制限回路の動作は、第１ト
ランジスタのコレクターエミッタ電圧の減少量および第
１トランジスタのベース電流の増大量に依存する。すな
わちこの動作は第１トランジスタのトレランスに拘らず
、この第１トランジスタに完全に依存する。
本発明の第１実施例では、前記駆動回路が第２導電型の
第３トランジスタを有しており、そのエミッタは第２抵
抗により第２電源端子に結合され、そのコレクタは前記
駆動回路の出力端に結合され、そのベースは第３トラン
ジスタに制御電圧を印加する回路に結合され、前記駆動
回路の制御入力端は前記第３トランジスタのエミッタを
もって構成されるようにする。
第３トランジスタを有しており、そのエミッタは第２抵
抗により第２電源端子に結合され、そのコレクタは前記
駆動回路の出力端に結合され、そのベースは第３トラン
ジスタに制御電圧を印加する回路に結合され、前記駆動
回路の制御入力端は前記第３トランジスタのエミッタを
もって構成されるようにする。
本発明の第２実施例では、前記駆動回路は第１導電型の
第３トランジスタを有しており、そのエミッタはこの駆
動回路の出力端に結合され、そのコレクタは電源端子に
結合され、そのベースは第３トランジスタに制御電流を
供給するための回路に結合され、前記駆動回路の制御入
力端が前記第３トランジスタのベースをもって構成され
るようにする。この第２実施例では、前記第３トランジ
スタに制御電流を供給する前記の回路が第１電流を生じ
る定電流源と、出力端および第２電源端子間の電圧と基
準電圧との差に比例する第２電流を生じる検出回路とを
有し、前記制御電流は前記第１電流と前記第２電流との
差よりなるようにすることができる。
第３トランジスタを有しており、そのエミッタはこの駆
動回路の出力端に結合され、そのコレクタは電源端子に
結合され、そのベースは第３トランジスタに制御電流を
供給するための回路に結合され、前記駆動回路の制御入
力端が前記第３トランジスタのベースをもって構成され
るようにする。この第２実施例では、前記第３トランジ
スタに制御電流を供給する前記の回路が第１電流を生じ
る定電流源と、出力端および第２電源端子間の電圧と基
準電圧との差に比例する第２電流を生じる検出回路とを
有し、前記制御電流は前記第１電流と前記第２電流との
差よりなるようにすることができる。
前記の本発明の回路を不作動にする必要がある場合には
、前記定電流源が第１導電型の第４トランジスタを有し
ており、そのエミッタは第１電源端子に接続され、その
コレクタは第２抵抗により第２電源端子に接続され、そ
のベースはこのトランジスタ自身のコレクタに結合され
、前記トランジスタ回路はさらに 前記第４トランジスタのエミッタに結合されたエミッタ
と、この第４トランジスタのコレクタに接続されたコレ
クタと、ベースとを有する第１導電型の第５トランジス
タと、 この第５トランジスタのベースに第３抵抗を介して接続
されたコレクタと、第２電源端子に第４抵抗を介して接
続されたエミッタと、スイッチング電圧を印加するスイ
ッチング入力端に接続されたベースとを有する第２導電
型の第６トランジスタと、 前記第５トランジスタのコレクタに接続されたエミッタ
と、前記第６トランジスタのエミッタに接続されたコレ
クタと、前記第６トランジスタのコレクタに接続された
第３抵抗の端部に接続されたベースとを有する第１導電
型の第７トランジスタと を具えるようにすることができる。
、前記定電流源が第１導電型の第４トランジスタを有し
ており、そのエミッタは第１電源端子に接続され、その
コレクタは第２抵抗により第２電源端子に接続され、そ
のベースはこのトランジスタ自身のコレクタに結合され
、前記トランジスタ回路はさらに 前記第４トランジスタのエミッタに結合されたエミッタ
と、この第４トランジスタのコレクタに接続されたコレ
クタと、ベースとを有する第１導電型の第５トランジス
タと、 この第５トランジスタのベースに第３抵抗を介して接続
されたコレクタと、第２電源端子に第４抵抗を介して接
続されたエミッタと、スイッチング電圧を印加するスイ
ッチング入力端に接続されたベースとを有する第２導電
型の第６トランジスタと、 前記第５トランジスタのコレクタに接続されたエミッタ
と、前記第６トランジスタのエミッタに接続されたコレ
クタと、前記第６トランジスタのコレクタに接続された
第３抵抗の端部に接続されたベースとを有する第１導電
型の第７トランジスタと を具えるようにすることができる。
本発明を図面につき詳細に説明する。
第１図に本発明による回路の基本的な線図を・示す。こ
の回路は第１ＰＮＰ）ランジスタＴ＋を有しており、そ
のエミッタは第１電源端子２に接続され、そのコレクタ
は図示のように抵抗ＲＬに接続された出力端子４に接続
されている。トランジスタＴ。
の回路は第１ＰＮＰ）ランジスタＴ＋を有しており、そ
のエミッタは第１電源端子２に接続され、そのコレクタ
は図示のように抵抗ＲＬに接続された出力端子４に接続
されている。トランジスタＴ。
のベースは第１抵抗Ｒ，により駆動回路１０の出力端１
１に接続され、この駆動回路１０によりトランジスタＴ
１を駆動する。この駆動回路１０は第２電源端子３に接
続され、この第２電源端子３は本例の場合接地されてい
る。本発明の回路はさらに第２ ＰＮＰトランジスタＴ
２を有しており、そのエミッタはトランジスタＴ、のコ
レクタに接続され、このトランジスタＴ２のベースは抵
抗Ｒ８の、駆動回路１０側に位置する端部に接続され、
そのコレクタは駆動回路１０の制御入力端１２に接続さ
れている。抵抗Ｒ１とトランジスタＴ２とは制限回路を
構成し、この回路によってトランジスタＴ１のコレクタ
ーエミッタ電圧を制限する。
１に接続され、この駆動回路１０によりトランジスタＴ
１を駆動する。この駆動回路１０は第２電源端子３に接
続され、この第２電源端子３は本例の場合接地されてい
る。本発明の回路はさらに第２ ＰＮＰトランジスタＴ
２を有しており、そのエミッタはトランジスタＴ、のコ
レクタに接続され、このトランジスタＴ２のベースは抵
抗Ｒ８の、駆動回路１０側に位置する端部に接続され、
そのコレクタは駆動回路１０の制御入力端１２に接続さ
れている。抵抗Ｒ１とトランジスタＴ２とは制限回路を
構成し、この回路によってトランジスタＴ１のコレクタ
ーエミッタ電圧を制限する。
電源端子２および３は、例えばバッテリに接続される。
駆動回路１０は出力端子４における電圧をほぼ一定に維
持するようにこのトランジスタＴ、のベースを駆動する
ことにより、トランジスタＴ、のコレクターエミッタ電
圧を制御する。バッテリが放電するにつれて、バッテリ
電圧は所定の瞬時に、安定化した出力電圧に近づく。こ
の際トランジスタＴ、は基底状態になる。トランジスタ
Ｔ、が強度の飽和状態になった場合には、基板ダイオー
ドがターン・オンし、これにより大きな基板電流を生ぜ
しめる。これによりバッテリを極めて迅速に放電せしめ
、不必要にバッテリの寿命を減少させる。
持するようにこのトランジスタＴ、のベースを駆動する
ことにより、トランジスタＴ、のコレクターエミッタ電
圧を制御する。バッテリが放電するにつれて、バッテリ
電圧は所定の瞬時に、安定化した出力電圧に近づく。こ
の際トランジスタＴ、は基底状態になる。トランジスタ
Ｔ、が強度の飽和状態になった場合には、基板ダイオー
ドがターン・オンし、これにより大きな基板電流を生ぜ
しめる。これによりバッテリを極めて迅速に放電せしめ
、不必要にバッテリの寿命を減少させる。
この減少が本発明による制限回路により排除される。ト
ランジスタＴ１のベース電流は抵抗Ｒ８により電圧に変
換される。この電圧とトランジスタＴ１のベース−エミ
ッタ電圧とを加えた電圧と、トランジスタＴ、のエミッ
ターコレクタ電圧との差がトランジスタＴ２のベース−
エミッタ接合の両端間に現れる。トランジスタＴ、が飽
和すると、トランジスタＴ、のベース電流は電流利得の
減少の結果として増大し、抵抗Ｒ１の両端間の電圧を増
大させ、一方トランジスタＴ１のエミッターコレクタ電
圧が、トランジスタＴ、が飽和した場合には減少する。
ランジスタＴ１のベース電流は抵抗Ｒ８により電圧に変
換される。この電圧とトランジスタＴ１のベース−エミ
ッタ電圧とを加えた電圧と、トランジスタＴ、のエミッ
ターコレクタ電圧との差がトランジスタＴ２のベース−
エミッタ接合の両端間に現れる。トランジスタＴ、が飽
和すると、トランジスタＴ、のベース電流は電流利得の
減少の結果として増大し、抵抗Ｒ１の両端間の電圧を増
大させ、一方トランジスタＴ１のエミッターコレクタ電
圧が、トランジスタＴ、が飽和した場合には減少する。
したがって特定の飽和度を達成した場合に、トランジス
タＴ２がターン・オンする。次にトランジスタＴ２のコ
レクタ電流により、駆動回路１０がトランジスタＴ、の
ベースに供給される駆動を減少させ、このトランジスタ
Ｔ、のエミッターコレクタ電圧を増大させる。したがっ
てトランジスタＴ、を強度の飽和状態にすることができ
ず、これにより基ｖｉ雷電流発生を阻止する。トランジ
スタＴ、のエミッターコレクタ電圧は、抵抗Ｒ，の抵抗
値を適切に選択することにより、例えば２００ｍνに制
限しうる。
タＴ２がターン・オンする。次にトランジスタＴ２のコ
レクタ電流により、駆動回路１０がトランジスタＴ、の
ベースに供給される駆動を減少させ、このトランジスタ
Ｔ、のエミッターコレクタ電圧を増大させる。したがっ
てトランジスタＴ、を強度の飽和状態にすることができ
ず、これにより基ｖｉ雷電流発生を阻止する。トランジ
スタＴ、のエミッターコレクタ電圧は、抵抗Ｒ，の抵抗
値を適切に選択することにより、例えば２００ｍνに制
限しうる。
第２図に本発明の第１具体例を示す。この第２図におい
ては第１図と同様な部分には同じ符号を付しである。こ
の具体例では駆動回路１０はＰＮＰ トランジスタＴ
３を有しており、そのエミッタは出力端１１に接続され
、そのコレクタは第２電源端子３に接続されている。ト
ランジスタＴ３のベースはこのトランジスタＴ３に駆動
電流を供給する電流源１３と、トランジスタＴ２のコレ
クタが接続された制御入力端１２とに接続されている。
ては第１図と同様な部分には同じ符号を付しである。こ
の具体例では駆動回路１０はＰＮＰ トランジスタＴ
３を有しており、そのエミッタは出力端１１に接続され
、そのコレクタは第２電源端子３に接続されている。ト
ランジスタＴ３のベースはこのトランジスタＴ３に駆動
電流を供給する電流源１３と、トランジスタＴ２のコレ
クタが接続された制御入力端１２とに接続されている。
トランジスタＴ２はトランジスタＴ、の特定のコレクタ
ーエミッタ電圧より低い値でターン・オンするため、ト
ランジスタＴ２は電流源１３の電流の一部を流し、トラ
ンジスタＴ３のベース電流を減少させる。したがってト
ランジスタＴ１のベース電流も減少し、このトランジス
タＴＩのコレクターエミッタ電圧が増大する。
ーエミッタ電圧より低い値でターン・オンするため、ト
ランジスタＴ２は電流源１３の電流の一部を流し、トラ
ンジスタＴ３のベース電流を減少させる。したがってト
ランジスタＴ１のベース電流も減少し、このトランジス
タＴＩのコレクターエミッタ電圧が増大する。
第３図に本発明の第２具体例を示し、この場合もこの第
３図においては第１図と同様な部分には同じ符号を付し
である。この具体例では駆動回路１０はＮＰＮ トラ
ンジスタＴ４を有しており、そのコレクタは出力端１１
に接続され、そのエミッタは抵抗Ｒ２を介して第２電源
端子３に接続されている。トランジスタＴ４のベースは
このトランジスタＴ４に対する駆動電圧を発生する電圧
源１４に接続されている。この場合制御入力端１２はト
ランジスタＴ４のエミッタに接続されている。トランジ
スタＴ２がトランジスタＴ、の特定のコレクターエミッ
タ電圧より低い値でターン・オンすると、抵抗Ｒ２の両
端間の電圧は増大し、したがってトランジスタＴ４のベ
ース−エミッタ電圧が減少する。したがってトランジス
タＴ１のベース電流が減少し、これによりトランジスタ
Ｔ１のコレクターエミッタ電圧が増大する。
３図においては第１図と同様な部分には同じ符号を付し
である。この具体例では駆動回路１０はＮＰＮ トラ
ンジスタＴ４を有しており、そのコレクタは出力端１１
に接続され、そのエミッタは抵抗Ｒ２を介して第２電源
端子３に接続されている。トランジスタＴ４のベースは
このトランジスタＴ４に対する駆動電圧を発生する電圧
源１４に接続されている。この場合制御入力端１２はト
ランジスタＴ４のエミッタに接続されている。トランジ
スタＴ２がトランジスタＴ、の特定のコレクターエミッ
タ電圧より低い値でターン・オンすると、抵抗Ｒ２の両
端間の電圧は増大し、したがってトランジスタＴ４のベ
ース−エミッタ電圧が減少する。したがってトランジス
タＴ１のベース電流が減少し、これによりトランジスタ
Ｔ１のコレクターエミッタ電圧が増大する。
第４図に第２図に示した回路の実際の例を示し、この場
合もこの第４図においては第１図と同様な部分には同じ
符号を付しである。第２図におけるトランジスタＴ３を
駆動する電流源１３は、ここでは定電流Ｉ、を発生する
電流源１５と、電流１２を発生する検出回路２０とを有
しており、この電流Ｉ２は端子３および４間の出力電圧
と基準電圧との差に比例する。電流■１と電流Ｉ２との
差がトランジスタＴ３のベース電流となる。
合もこの第４図においては第１図と同様な部分には同じ
符号を付しである。第２図におけるトランジスタＴ３を
駆動する電流源１３は、ここでは定電流Ｉ、を発生する
電流源１５と、電流１２を発生する検出回路２０とを有
しており、この電流Ｉ２は端子３および４間の出力電圧
と基準電圧との差に比例する。電流■１と電流Ｉ２との
差がトランジスタＴ３のベース電流となる。
検出回路２０はエミッタ面積比がｎに等しい２つのトラ
ンジスタＴ、およびＴ、を具えるそれ自体既知の電圧安
定回路を有している。トランジスタＴ６のベース−エミ
ッタ接合と抵抗Ｒ６との直列回路がトランジスタＴ、の
ベース−エミッタ接合に並列に接続されている。さらに
、前記抵抗Ｒ３に直列に抵抗Ｒ＆が接続されている。ト
ランジスタＴ、およびＴ、の共通のベースは抵抗Ｒ１お
よびＲｏを有する分圧器のタップに接続され、この分圧
器は出力端子４と電源端子３との間に配置されている。
ンジスタＴ、およびＴ、を具えるそれ自体既知の電圧安
定回路を有している。トランジスタＴ６のベース−エミ
ッタ接合と抵抗Ｒ６との直列回路がトランジスタＴ、の
ベース−エミッタ接合に並列に接続されている。さらに
、前記抵抗Ｒ３に直列に抵抗Ｒ＆が接続されている。ト
ランジスタＴ、およびＴ、の共通のベースは抵抗Ｒ１お
よびＲｏを有する分圧器のタップに接続され、この分圧
器は出力端子４と電源端子３との間に配置されている。
トランジスタＴ、のコレクタは、ダイオード接続トラン
ジスタ？？とトランジスタＴ８とを有する電流ミラー回
路によりトランジスタＴｈのコレクタに接続されている
。
ジスタ？？とトランジスタＴ８とを有する電流ミラー回
路によりトランジスタＴｈのコレクタに接続されている
。
前記トランジスタＴ６のコレクタは、さらにトランジス
タＴ、のベースに接続され、このトランジスタＴ９のコ
レクタは入力端子２に接続され、そのエミッタはトラン
ジスタＴ、のベースに接続されている。
タＴ、のベースに接続され、このトランジスタＴ９のコ
レクタは入力端子２に接続され、そのエミッタはトラン
ジスタＴ、のベースに接続されている。
電流ミラー回路Ｔ、、 Ｔ、は同じ値の電流のみをトラ
ンジスタＴ、およびＴ、に流すことができるようにすス
タＴＳ、Ｔ＆のベース電圧はこの電流値により決定され
る基準値を有している。トランジスタＴｓ、 Ｔ。
ンジスタＴ、およびＴ、に流すことができるようにすス
タＴＳ、Ｔ＆のベース電圧はこの電流値により決定され
る基準値を有している。トランジスタＴｓ、 Ｔ。
の共通ベース電圧は分圧器Ｒｔ、 Ｒａのタップの電圧
に等しい。トランジスタ↑１は、この際トランジスタ↑
、によりこのタップ電圧が前記の基準電圧に等しくなる
ように駆動される。ここで出力端子４の電圧が増大する
ものとすると、上述したことは分圧器Ｒ？、Ｒｅのタッ
プの電圧、したがってトランジスタＴｓ、 Ｔ＆の共通
ベースの電圧が増大することを意味する。抵抗Ｒ３が存
在するために、トランジスタＴ、を流れる電流がトラン
ジスタ↑、を流れる電流よりも多く増大する。これによ
りトランジスタＴ。
に等しい。トランジスタ↑１は、この際トランジスタ↑
、によりこのタップ電圧が前記の基準電圧に等しくなる
ように駆動される。ここで出力端子４の電圧が増大する
ものとすると、上述したことは分圧器Ｒ？、Ｒｅのタッ
プの電圧、したがってトランジスタＴｓ、 Ｔ＆の共通
ベースの電圧が増大することを意味する。抵抗Ｒ３が存
在するために、トランジスタＴ、を流れる電流がトラン
ジスタ↑、を流れる電流よりも多く増大する。これによ
りトランジスタＴ。
のベース電流を増大させるため、電流■２が増大する。
その結果トランジスタＴ３の′ベース電流、したがって
トランジスタＴ、のベース電流が減少する。
トランジスタＴ、のベース電流が減少する。
この結果としてトランジスタＴ、のコレクターエミッタ
電圧が増大するため、出力端子４における電圧が減少す
る。このようにして出力端子４における電圧が一定に維
持される。
電圧が増大するため、出力端子４における電圧が減少す
る。このようにして出力端子４における電圧が一定に維
持される。
第５図に第３図に示す回路を用いた第４図に示す回路の
他の例を示す。この第５図においては第１図と同様な部
分には同じ符号を付しである。本例では第４図の電流源
１５は、電源端子２および３間に配置されたトランジス
タＴ１゜のコレクターエミッタ通路と抵抗Ｒ１゜との直
列回路を有している。
他の例を示す。この第５図においては第１図と同様な部
分には同じ符号を付しである。本例では第４図の電流源
１５は、電源端子２および３間に配置されたトランジス
タＴ１゜のコレクターエミッタ通路と抵抗Ｒ１゜との直
列回路を有している。
トランジスタ↑１゜のベースは抵抗Ｒ１１により電源端
子２に接続され、またこのベースはトランジスタＴ１１
のベース−エミッタ接合を介してこのトランジスタＴ
、のコレクタに接続されている。トランジスタＴ、のコ
レクタは、ダイオード接続トランジスタＴ＋□とトラン
ジスタＴ１３とを有する電流ミラー回路によりトランジ
スタＴ３のベースに接続されている。この電流源１５、
したがって第３図に示す回路を加えた回路全体を不作動
にすることができる。この目的のために、この第５図の
回路はトランジスタＴＩ４を有しており、そのコレクタ
ーエミッタ通路はトランジスタＴ１゜のコレクターエミ
ッタ通路と並列に配置されている。トランジスタＴＩ４
のベースは抵抗Ｒ１□を介して駆動トランジスタＴＩ、
のコレクタに接続され、この駆動トランジスタＴＩ５の
エミッタは抵抗ＲＩ３により電源端子３に接続されてい
る。トランジスタＴＩ５のベースはスイッチング電圧を
印加しうるスイッチング入力端３０に接続されている。
子２に接続され、またこのベースはトランジスタＴ１１
のベース−エミッタ接合を介してこのトランジスタＴ
、のコレクタに接続されている。トランジスタＴ、のコ
レクタは、ダイオード接続トランジスタＴ＋□とトラン
ジスタＴ１３とを有する電流ミラー回路によりトランジ
スタＴ３のベースに接続されている。この電流源１５、
したがって第３図に示す回路を加えた回路全体を不作動
にすることができる。この目的のために、この第５図の
回路はトランジスタＴＩ４を有しており、そのコレクタ
ーエミッタ通路はトランジスタＴ１゜のコレクターエミ
ッタ通路と並列に配置されている。トランジスタＴＩ４
のベースは抵抗Ｒ１□を介して駆動トランジスタＴＩ、
のコレクタに接続され、この駆動トランジスタＴＩ５の
エミッタは抵抗ＲＩ３により電源端子３に接続されてい
る。トランジスタＴＩ５のベースはスイッチング電圧を
印加しうるスイッチング入力端３０に接続されている。
トランジスタＬｓのコレクタとトランジスタＴＩ４のコ
レクタとの間にはトランジスタＴＩ６のベース−エミッ
タ接合が配置されており、このトランジスタＴＩ６のコ
レクタはトランジスタＴＩ５のエミッタに接続されてい
る。
レクタとの間にはトランジスタＴＩ６のベース−エミッ
タ接合が配置されており、このトランジスタＴＩ６のコ
レクタはトランジスタＴＩ５のエミッタに接続されてい
る。
スイッチング入力端３０に電圧が無い場合にはトランジ
スタＴＩＳは導通せず、トランジスタＴＩ４は残りの回
路の動作に影響を及ぼさない。このスイッチング入力端
に例えば１．６ｖの電圧を印加することにより、トラン
ジスタＴ１１、シたがってトランジスタＴＩ４がターン
・オンする。トランジスタＴＩ４のコレクタ電流は抵抗
Ｒ９゜を流れ、トランジスタＴＩＧのコレクタの電圧を
増大させる。トランジスタＴ１６が飽和した場合には、
前記の電流源はスイッチ・オフされる。竿の理由はトラ
ンジスタＴＩＯのコレクタの電圧が少なくともベース−
エミッタ電圧の２倍に等しくならねばならないためであ
る。
スタＴＩＳは導通せず、トランジスタＴＩ４は残りの回
路の動作に影響を及ぼさない。このスイッチング入力端
に例えば１．６ｖの電圧を印加することにより、トラン
ジスタＴ１１、シたがってトランジスタＴＩ４がターン
・オンする。トランジスタＴＩ４のコレクタ電流は抵抗
Ｒ９゜を流れ、トランジスタＴＩＧのコレクタの電圧を
増大させる。トランジスタＴ１６が飽和した場合には、
前記の電流源はスイッチ・オフされる。竿の理由はトラ
ンジスタＴＩＯのコレクタの電圧が少なくともベース−
エミッタ電圧の２倍に等しくならねばならないためであ
る。
これと同時にトランジスタＴＩ４ も基底状態となる。
大きな基板電流の発生を阻止するためには、トランジス
タＴＩ４のコレクターエミッタ電圧を第３図につき説明
したように、トランジスタＴＩ６と抵抗Ｒ，□とにより
特定の最小値に制限する。第５図に示す回路は例えばラ
ジオ受信機に用いることができ、その場合、このような
回路を受信機のＦＭ区分に電力を供給するのに用いるこ
とができ、他のこのような回路を受信機の静区分に電力
を供給するのに用いることができる。したがってＦＭか
らＡＭに切替える場合およびその逆の場合には、スイッ
チング電圧を一方の回路のスイッチング入力端から他方
の回路のスイッチング入力端に切替える。
タＴＩ４のコレクターエミッタ電圧を第３図につき説明
したように、トランジスタＴＩ６と抵抗Ｒ，□とにより
特定の最小値に制限する。第５図に示す回路は例えばラ
ジオ受信機に用いることができ、その場合、このような
回路を受信機のＦＭ区分に電力を供給するのに用いるこ
とができ、他のこのような回路を受信機の静区分に電力
を供給するのに用いることができる。したがってＦＭか
らＡＭに切替える場合およびその逆の場合には、スイッ
チング電圧を一方の回路のスイッチング入力端から他方
の回路のスイッチング入力端に切替える。
本発明は上述した実施例にのみ限定されず種々の変更を
加えろることもちろんである。例えば、トランジスタＴ
、は複数の並列接続トランジスタあるいはダーリントン
トランジスタとして構成することができる。第１図の駆
動回路１０を第２図および第３図に示す他の方法で構成
することもできる。
加えろることもちろんである。例えば、トランジスタＴ
、は複数の並列接続トランジスタあるいはダーリントン
トランジスタとして構成することができる。第１図の駆
動回路１０を第２図および第３図に示す他の方法で構成
することもできる。
第４図に示す検出回路２０の構成は本発明にとって重要
ではない。第５図に示す例では、トランジスタＴＩ４が
迅速にターン・オンするようにするために、このトラン
ジスタＴＩ４のベース−エミッタ接合と並列に抵抗を配
置することができる。さらに、この例ではトランジスタ
Ｔ、□のベース−エミッタ接合と並列に他のトランジス
タのベース−エミッタ接合を配置し、この他のトランジ
スタのコレクタはトランジスタＴＩ５のエミッタに接続
することができる。この他のトランジスタは上述した回
路が動作している際に、トランジスタＴＩ５が導通しな
いようにすることができる。
ではない。第５図に示す例では、トランジスタＴＩ４が
迅速にターン・オンするようにするために、このトラン
ジスタＴＩ４のベース−エミッタ接合と並列に抵抗を配
置することができる。さらに、この例ではトランジスタ
Ｔ、□のベース−エミッタ接合と並列に他のトランジス
タのベース−エミッタ接合を配置し、この他のトランジ
スタのコレクタはトランジスタＴＩ５のエミッタに接続
することができる。この他のトランジスタは上述した回
路が動作している際に、トランジスタＴＩ５が導通しな
いようにすることができる。
第１図は、本発明による回路の原理を示す線図、第２図
は、本発明の第１具体例を示す線図、第３図は、本発明
の第２具体例を示す線図、第４図は、第２図の回路を用
いた電圧調整器を示す線図、 第５図は、第３図の回路を用いた電圧調整器を示す線図
である。
は、本発明の第１具体例を示す線図、第３図は、本発明
の第２具体例を示す線図、第４図は、第２図の回路を用
いた電圧調整器を示す線図、 第５図は、第３図の回路を用いた電圧調整器を示す線図
である。
Claims (1)
- 【特許請求の範囲】 １、第１電源端子に結合されたエミッタと、出力端子に
結合されたコレクタと、ベースとを有する第１導電型の
第１トランジスタと、 前記第１トランジスタのベースに結合され た出力端を有し、この第１トランジスタを駆動する駆動
回路であって、第２電源端子に結合された当該駆動回路
と、 第１トランジスタのエミッタとコレクタと の間の電圧が特定値よりも低くなった際に、この第１ト
ランジスタへの駆動を減少させることによりこの電圧を
前記の特定値に制限する制限回路と を有するトランジスタ回路において、この制限回路が 前記駆動回路の出力端と前記第１トランジ スタのベースとの間に配置した第１抵抗と、前記第１ト
ランジスタのコレクタに結合さ れたエミッタと、前記駆動回路の制御入力端に結合され
たコレクタと、前記第１抵抗の前記駆動回路側に位置す
る端部に結合されたベースとを具える第１導電型の第２
トランジスタと を有していることを特徴とするトランジスタ回路。 ２、特許請求の範囲第１項に記載のトランジスタ回路に
おいて、前記駆動回路が第２導電型の第３トランジスタ
を有しており、そのエミッタは第２抵抗により第２電源
端子に結合され、そのコレクタは前記駆動回路の出力端
に結合され、そのベースは第３トランジスタに制御電圧
を印加する回路に結合され、前記駆動回路の制御入力端
は前記第３トランジスタのエミッタをもって構成されて
いることを特徴とするトランジスタ回路。 ３、特許請求の範囲第１項に記載のトランジスタ回路に
おいて、前記駆動回路は第１導電型の第３トランジスタ
を有しており、そのエミッタはこの駆動回路の出力端に
結合され、そのコレクタは電源端子に結合され、そのベ
ースは第３トランジスタに制御電流を供給するための回
路に結合され、前記駆動回路の制御入力端が前記第３ト
ランジスタのベースをもって構成されていることを特徴
とするトランジスタ回路。 ４、特許請求の範囲第３項に記載のトランジスタ回路に
おいて、前記第３トランジスタに制御電流を供給する前
記の回路が第１電流を生じる定電流源と、出力端および
第２電源端子間の電圧と基準電圧との差に比例する第２
電流を生じる検出回路とを有し、前記制御電流は前記第
１電流と前記第２電流との差よりなることを特徴とする
トランジスタ回路。 ５、特許請求の範囲第４項に記載のトランジスタ回路に
おいて、前記定電流源が第１導電型の第４トランジスタ
を有しており、そのエミッタは第１電源端子に接続され
、そのコレクタは第２抵抗により第２電源端子に接続さ
れ、そのベースはこのトランジスタ自身のコレクタに結
合され、前記トランジスタ回路はさらに 前記第４トランジスタのエミッタに結合さ れたエミッタと、この第４トランジスタのコレクタに接
続されたコレクタと、ベースとを有する第１導電型の第
５トランジスタと、 この第５トランジスタのベースに第３抵抗 を介して接続されたコレクタと、第２電源端子に第４抵
抗を介して接続されたエミッタと、スイッチング電圧を
印加するスイッチング入力端に接続されたベースとを有
する第２導電型の第６トランジスタと、 前記第５トランジスタのコレクタに接続さ れたエミッタと、前記第６トランジスタのエミッタに接
続されたコレクタと、前記第６トランジスタのコレクタ
に接続された第３抵抗の端部に接続されたベースとを有
する第１導電型の第７トランジスタと を具えていることを特徴とするトランジスタ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8601718 | 1986-07-02 | ||
| NL8601718A NL8601718A (nl) | 1986-07-02 | 1986-07-02 | Transistorschakeling. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6325710A true JPS6325710A (ja) | 1988-02-03 |
| JPH0823780B2 JPH0823780B2 (ja) | 1996-03-06 |
Family
ID=19848252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62162513A Expired - Lifetime JPH0823780B2 (ja) | 1986-07-02 | 1987-07-01 | トランジスタ回路 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4782280A (ja) |
| EP (1) | EP0251403B1 (ja) |
| JP (1) | JPH0823780B2 (ja) |
| KR (1) | KR960003369B1 (ja) |
| CA (1) | CA1271221A (ja) |
| DE (1) | DE3773276D1 (ja) |
| HK (1) | HK76193A (ja) |
| NL (1) | NL8601718A (ja) |
| SG (1) | SG66993G (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3706907C2 (de) * | 1987-03-04 | 1996-09-12 | Bosch Gmbh Robert | Spannungsreglervorstufe mit geringem Spannungsverlust sowie Spannungsregler mit einer solchen Vorstufe |
| ATE112868T1 (de) * | 1988-12-21 | 1994-10-15 | Siemens Ag | Integrierbare schaltungsanordnung zur rückstromverringerung bei einem invers betriebenen transistor. |
| IT1236533B (it) * | 1989-10-09 | 1993-03-11 | Sgs Thomson Microelectronics | Circuito di protezione da sovratensioni negative per transistori pnp verticali isolati. |
| DE69227244T2 (de) * | 1992-07-28 | 1999-03-04 | St Microelectronics Srl | Sättigungssteuerung eines integrierten bipolaren Transistors |
| JP2005198179A (ja) * | 2004-01-09 | 2005-07-21 | Sanyo Electric Co Ltd | 信号処理装置、信号処理方法及び信号処理プログラム |
| US8044536B2 (en) * | 2007-10-10 | 2011-10-25 | Ams Research Corporation | Powering devices having low and high voltage circuits |
| KR101000340B1 (ko) * | 2009-07-06 | 2010-12-13 | 한국과학기술원 | Ｐｍｏｓ 다이오드 모듈, ｎｍｏｓ 다이오드 모듈 및 이를 이용하는 정류회로 |
| CN108205350A (zh) * | 2016-12-16 | 2018-06-26 | 航天科工惯性技术有限公司 | 一种耐高温伺服电路电压调节器及加速度计 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3113260A (en) * | 1957-08-21 | 1963-12-03 | North American Aviation Inc | Current protection device |
| US3078410A (en) * | 1959-09-22 | 1963-02-19 | North American Aviation Inc | Short circuit protection device |
| US3182246A (en) * | 1960-09-30 | 1965-05-04 | Gen Mills Inc | Electrical power supply regulator system |
| US3445751A (en) * | 1966-11-25 | 1969-05-20 | Rca Corp | Current limiting voltage regulator |
| GB1379223A (en) * | 1971-02-01 | 1975-01-02 | Rca Corp | Overcurrent protection circuit for a voltage regulator |
| US3771021A (en) * | 1972-08-02 | 1973-11-06 | Amp Inc | Overcurrent foldback circuit |
| JPS5244420B2 (ja) * | 1973-06-11 | 1977-11-08 | ||
| US4254372A (en) * | 1979-02-21 | 1981-03-03 | General Motors Corporation | Series pass voltage regulator with overcurrent protection |
| US4390828A (en) * | 1982-03-17 | 1983-06-28 | Transaction Control Industries | Battery charger circuit |
| DE3341345A1 (de) * | 1983-11-15 | 1985-05-23 | SGS-ATES Deutschland Halbleiter-Bauelemente GmbH, 8018 Grafing | Laengsspannungsregler |
| SU1188719A1 (ru) * | 1984-05-04 | 1985-10-30 | Киевское Научно-Производственное Объединение "Аналитприбор" | Источник стабилизированного напр жени |
-
1986
- 1986-07-02 NL NL8601718A patent/NL8601718A/nl not_active Application Discontinuation
-
1987
- 1987-06-16 US US07/062,918 patent/US4782280A/en not_active Expired - Fee Related
- 1987-06-23 DE DE8787201193T patent/DE3773276D1/de not_active Expired - Lifetime
- 1987-06-23 EP EP87201193A patent/EP0251403B1/en not_active Expired - Lifetime
- 1987-06-29 KR KR87006607A patent/KR960003369B1/ko not_active IP Right Cessation
- 1987-06-29 CA CA000540795A patent/CA1271221A/en not_active Expired - Lifetime
- 1987-07-01 JP JP62162513A patent/JPH0823780B2/ja not_active Expired - Lifetime
-
1993
- 1993-05-21 SG SG669/93A patent/SG66993G/en unknown
- 1993-07-29 HK HK761/93A patent/HK76193A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| NL8601718A (nl) | 1988-02-01 |
| EP0251403B1 (en) | 1991-09-25 |
| DE3773276D1 (de) | 1991-10-31 |
| CA1271221A (en) | 1990-07-03 |
| KR880002063A (ko) | 1988-04-28 |
| JPH0823780B2 (ja) | 1996-03-06 |
| EP0251403A1 (en) | 1988-01-07 |
| SG66993G (en) | 1993-08-06 |
| US4782280A (en) | 1988-11-01 |
| KR960003369B1 (en) | 1996-03-09 |
| HK76193A (en) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6325710A (ja) | トランジスタ回路 | |
| JPS5989573A (ja) | 電子スイツチ装置 | |
| JPH04315207A (ja) | 電源回路 | |
| JP3558938B2 (ja) | 直流安定化電源 | |
| KR100232242B1 (ko) | 스위칭 브릿지 증폭기 | |
| JP2003078361A (ja) | 電源回路及び半導体装置 | |
| JPS61114615A (ja) | トランジスタのモノリシツク集積化スイツチング制御回路 | |
| US20060181257A1 (en) | Current mirror | |
| JPH05235662A (ja) | 定電流発生回路 | |
| JP3423694B2 (ja) | トランジスタの動作点を安定化するための回路装置 | |
| JP3338274B2 (ja) | 電力増幅回路 | |
| JPH0467724A (ja) | 電源出力遮断装置 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH0150925B2 (ja) | ||
| JP2006236223A (ja) | インターホン回路電源電力供給回路 | |
| JP2849420B2 (ja) | 並列運転用直流電源装置の逆流防止回路 | |
| JP2591805Y2 (ja) | 電源電圧監視回路 | |
| JPH03870Y2 (ja) | ||
| JPS63231514A (ja) | 半導体集積回路 | |
| JP3641790B2 (ja) | 磁気ヘッド駆動回路 | |
| KR970004496Y1 (ko) | 모니터의 실패꼴파형 믹싱회로 | |
| JPS58169605A (ja) | 直流電圧安定化回路 | |
| JPH0245813A (ja) | 集積電源回路 | |
| JPH04223508A (ja) | 定電圧回路 | |
| JP2005303603A (ja) | 出力回路 |