KR101000340B1 - Pmos 다이오드 모듈, nmos 다이오드 모듈 및 이를 이용하는 정류회로 - Google Patents
Pmos 다이오드 모듈, nmos 다이오드 모듈 및 이를 이용하는 정류회로 Download PDFInfo
- Publication number
- KR101000340B1 KR101000340B1 KR1020090061029A KR20090061029A KR101000340B1 KR 101000340 B1 KR101000340 B1 KR 101000340B1 KR 1020090061029 A KR1020090061029 A KR 1020090061029A KR 20090061029 A KR20090061029 A KR 20090061029A KR 101000340 B1 KR101000340 B1 KR 101000340B1
- Authority
- KR
- South Korea
- Prior art keywords
- diode module
- output terminal
- input terminal
- voltage
- vin
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Abstract
본 발명은 정류회로에 관한 것이다.
본 발명에서는 정류회로의 출력 전압을 이용하여 정류회로를 구성하는 다이오드 모듈의 문턱전압을 적응적으로 감소시키는 기술이 제공된다.
본 발명의 일 실시예에 따른 다이오드 모듈은 입력단(Vin)에서 출력단(Vout)으로 순방향 전류만 흐를 수 있는 다이오드 모듈로서, 소스와 드레인이 각각 상기 입력단(Vin)과 상기 출력단(Vout)에 접속되는 제1 PMOS 트랜지스터(MP1), 소스가 상기 출력단(Vout)에 접속되고 게이트와 드레인이 서로 접속된 제2 PMOS 트랜지스터(MP2), 상기 제1 PMOS 트랜지스터(MP1)의 게이트를 상기 출력단(Vout)과 상기 제2 PMOS 트랜지스터(MP2)의 드레인 중 어느 하나로 접속시키는 스위치부(410), 및 일단이 상기 제2 PMOS 트랜지스터(MP2)의 게이트에 접속되고 타단에 바이어스 전압이 인가되는 바이어스 저항을 포함한다.
정류회로, ATR(adaptive threshold rectifier)
Description
본 발명은 정류 장치에 관한 것이다.
정류 장치는 교류(AC) 신호를 직류(DC) 신호로 변환하는 곳에 쓰이는 회로로서, 형광등, 자동차, 각종 전자제품 등 전기를 사용하는 대부분의 제품에 널리 사용되고 있다. 특히, 최근 들어 많은 연구가 진행 중인 무선전력전송기술의 경우, 무선으로 전송된 전력을 전원전압으로 복구하여 사용하기 위해 DC로 변환을 해야 하는 데, 이때의 핵심 기술이 정류회로이다.
정류회로는 변환 효율이 높을수록 좋다. 즉, 입력으로 받은 교류신호의 크기 대비 출력 직류신호의 크기가 클수록, 변환시의 손실이 낮으므로 효율이 높다. 근래 들어 에너지 효율성이 높은 제품을 위해 많은 기업들 및 연구기관에서 연구를 진행하고 있는데, 기본적으로 전원 전압을 만드는 정류회로의 효율이 높을수록 전체 시스템의 효율성이 높아지게 된다.
정류회로에서 주로 효율을 떨어뜨리는 원인은 정류회로 내 다이오드의 문턱전압이다. 도 1은 종래기술에 따른 반파 정류회로(half wave rectifier)를 나타낸 것이다. 제1 트랜지스터(TR1)와 제2 트랜지스터(TR2)는 각각 다이오드와 같은 동작을 수행하도록 다이오드 접속되어 있다. 입력 단자에 정현파(sine wave)가 입력될 때 출력 단자로 순방향 전류가 흐르기 위해서는 다이오드 접속된 제1 트랜지스터(TR1)가 턴온되어야 한다. 이를 위해서는 제1 트랜지스터의 게이트 전압이 제1 트랜지스터(TR1)의 문턱전압보다 커야 한다. 도 1의 일반적인 정류회로의 구조에서, 예를 들어 정현파가 입력되고 있다고 가정했을 때, 입력단에서 출력단으로 순방향 전류가 흐르기 위해서는, 다이오드 접속된 제1 트랜지스터(TR1)가 턴온되어야 하며, 이를 위해 제1 트랜지스터(TR1)의 게이트의 전압은 출력 전압(Vout) 보다 제1 트랜지스터(TR1)의 문턱전압 Vth 이상만큼 커야 한다. 다시 말해, 정류회로의 입력으로 들어가는 신호의 양의 부분 크기가 Vin이라고 할 때, 정류를 위해 쓰이는 부분은 Vin-Vth밖에 되지 않으며, 입력 신호 중 Vth만큼은 순전히 제1 트랜지스터(TR1)를 턴온하는데 낭비가 되는 것이다.
도시하지는 않았지만 도 1의 반파 정류회로와 같은 방식으로 전파 정류회로(full wave rectifier)를 구성할 경우, 입력 신호가 음의 값일 때도 다이오드 접속된 트랜지스터를 턴온하는데 전압이 소모되므로, 입력 전압의 크기가 Vin일 때 최대 출력 전압은 2(Vin-Vth)이며, 실제 출력전압은 누설(leakage) 등으로 인해 이보다 더 낮아진다. 도 1의 반파 정류회로와 같은 방식으로 전파 정류회로를 구성할 경우 입력전압과 출력전압의 관계를 도 2에 나타내었다. 도 2에서 입력전압(Vin)에서 Vth만큼의 부분(20)은 출력전압을 증가시키는데 사용되지 못한다.
정류회로의 이러한 저효율 문제를 극복하기 위해, 여러 가지 시도가 있었다. 효율을 높이기 위해 가장 널리 사용되는 종래의 방식은, 쇼트키 다이오드(Schottky Diode)와 같은 낮은 문턱전압을 가지는 다이오드를 사용하는 것이다. 쇼트키 다이오드는 일반적인 PN 접합(junction) 다이오드에 비해 낮은 문턱전압을 갖기 때문에, 변환 시 에너지 손실분이 줄어든다. 하지만, 쇼트키 다이오드는 대부분의 일반적인 CMOS 공정에 의해서는 제공될 수 없기 때문에 가격이 비싸며, 이를 이용하는 경우 제품의 제조 단가가 올라가게 된다.
도 3은 정류회로의 효율을 향상시키기 위한 다른 시도의 일환으로서 쇼트키 다이오드와 같은 특별한 공정을 사용하지 않으면서 문턱전압(Vth)에 의한 손실을 없애는 기존 방식에 따른 정류회로를 나타낸 도면이다. 다이오드 접속된 트랜지스터(TR1, TR2)의 게이트에, 해당 트랜지스터의 문턱전압(Vth)과 크기가 같거나 더 큰 출력전압(Vbt)을 가지는 별도의 배터리를 연결해 준다. 따라서 제1 및 제2 트랜지스터(TR1, TR2)에서 일어나는 문턱전압손실은 거의 없게 되며, 이에 따라 ±Vin의 진폭을 갖는 입력이 들어 올 경우에 대한 출력전압은 앞선 도 1의 경우와 달리 이론적으로 2Vin까지 올라가게 된다. 하지만 이러한 도 3의 방식은 정류회로에 별도의 배터리 등의 전원을 추가해야 하는 단점이 있으며, 이는 곧 생산의 번거로움과 단가의 상승으로 직결된다.
본 발명은 정류효율이 높고 외부 전원이 필요 없는 정류회로를 제공하는 것을 목적으로 한다.
청구항 제1항의 발명은 입력단(Vin)에서 출력단(Vout)으로 순방향 전류만 흐를 수 있는 다이오드 모듈로서, 소스와 드레인이 각각 상기 입력단(Vin)과 상기 출력단(Vout)에 접속되는 제1 PMOS 트랜지스터(MP1); 소스가 상기 출력단(Vout)에 접속되고 게이트와 드레인이 서로 접속된 제2 PMOS 트랜지스터(MP2); 상기 제1 PMOS 트랜지스터(MP1)의 게이트를 상기 출력단(Vout)과 상기 제2 PMOS 트랜지스터(MP2)의 드레인 중 어느 하나로 접속시키는 스위치부(410); 일단이 상기 제2 PMOS 트랜지스터(MP2)의 게이트에 접속되고 타단에 바이어스 전압이 인가되는 바이어스 저항을 포함한다.
청구항 제2항의 발명은 입력단(Vin)에서 출력단(Vout)으로 순방향 전류만 흐를 수 있는 NMOS 다이오드 모듈로서, 드레인과 소스가 각각 상기 입력단(Vin)과 상기 출력단(Vout)에 접속되는 제1 NMOS 트랜지스터(MN1); 드레인이 상기 제1 NMOS 트랜지스터(MN1)의 게이트에 접속되고 게이트와 드레인이 서로 접속된 제2 NNOS 트랜지스터(MN2); 상기 입력단(Vin)을 상기 제1 NMOS 트랜지스터(MN1)의 게이트와 상기 제2 NMOS 트랜지스터(NM2)의 드레인 중 어느 하나로 접속시키는 스위치부(510); 일단이 상기 제2 NMOS 트랜지스터(MN2)의 게이트에 접속되고 타단에 바이어스 전압 이 인가되는 바이어스 저항을 포함한다.
청구항 제3항의 발명은 제1 입력단자(Vin+) 및 제2 입력단자(Vin-)를 통해 차동신호를 입력받아 정류하여 출력단자(VP)로 출력하는 정류회로에 있어서, 각각 입력단, 출력단, 제어입력단자를 포함하는 제1 내지 제4 다이오드 모듈을 포함하고, 상기 제2 다이오드 모듈의 출력단이 상기 제1 다이오드 모듈의 입력단에 접속되고, 상기 제4 다이오드 모듈의 출력단이 상기 제3 다이오드 모듈의 입력단에 접속되고, 상기 제1 다이오드 모듈의 입력단이 상기 제1 입력단자(Vin+)에 접속되고, 상기 제3 다이오드 모듈의 입력단이 상기 제2 입력단자(Vin-)에 접속되고, 상기 제1 다이오드 모듈의 출력단과 상기 제3 다이오드 모듈의 출력단이 상기 정류회로의 출력단자(VP)에 접속되고, 상기 제2 다이오드 모듈의 입력단과 상기 제4 다이오드 모듈의 입력단이 서로 접속되어 기저전압 단자를 구성하고, 상기 제2 및 제4 다이오드 모듈은 제1항에 따른 PMOS 다이오드 모듈 또는 제2항에 따른 NMOS 다이오드 모듈로 구성되고, 상기 제1 및 제3 다이오드 모듈은 제1항에 따른 PMOS 다이오드 모듈 또는 제2항에 따른 NMOS 다이오드 모듈로 구성된다.
청구항 제4항의 발명은 청구항 제3항의 발명에 있어서, 상기 출력단자(VP)의 전압이 미리 정해진 값 이상인 경우 상기 제1 내지 제4 다이오드 모듈 내부의 상기 스위치부들의 스위칭 상태를 전환하는 스위치 제어부를 더 포함한다.
청구항 제5항의 발명은 복수개의 상기 제3항에 따른 정류회로가 서로 캐스코드 접속되고, 상기 복수개의 정류회로 중 최하단의 정류회로의 기저전압 단자(VN)는 접지되고, 상기 복수개의 정류회로 중 최상단의 정류회로의 출력단자(VP)에 부하 캐패시터가 접속되고, 상기 복수개의 정류회로 각각의 기저전압 단자와 출력단자 사이에는 저장 캐패시터가 접속된 정류회로이다.
청구항 제6항의 발명은 청구항 제5항 발명에 있어서, 상기 최상단의 정류회로의 출력단자(VP)의 전압이 미리 정해진 값 이상인 경우 상기 복수개의 정류회로 내부의 다이오드 모듈들 내부의 상기 스위치부들의 스위칭 상태를 전환하는 스위치 제어부를 더 포함하는 정류회로이다.
청구항 제1항 발명에 의하면 다이오드 모듈에서 출력 전압을 이용하여 외부 전원 없이 문턱전압을 낮출 수 있다.
청구항 제2항 발명에 의하면 다이오드 모듈에서 출력 전압을 이용하여 외부 전원 없이 문턱전압을 낮출 수 있다.
청구항 제3항 발명에 의하면 정류회로에서 다이오드의 문턱전압에 의한 정류 효율의 감소를 줄일 수 있다.
청구항 제4항 발명에 의하면 정류회로에서 출력전압의 값이 일정 값 이상일 때 자동적으로 다이오드의 문턱전압을 줄일 수 있다.
청구항 제5항 발명에 의하면 정류회로를 캐스코드 접속함으로써 출력 전압의 값을 높일 수 있다.
청구항 제6항 발명에 의하면 정류회로에서 출력전압의 값이 일정 값 이상일 때 자동적으로 다이오드의 문턱전압을 낮춤으로써 정류효율을 높일 수 있다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다. 도면 전체적으로 동일하거나 대체할 수 있는 구성요소는 동일한 인용부호를 이용하여 나타내었다. 또한 본 명세서에서 정류회로, 정류장치, 정류기는 동일한 의미로 사용된다.
도 4 및 도 5는 본 발명에 따른 정류회로에 이용되는 다이오드 모듈을 나타낸 도면이다. 도 4는 PMOS 트랜지스터를 이용한 다이오드 모듈을 나타낸 도면이다. PMOS 다이오드 모듈(400)은 입력단(Vin)으로 입력되는 전압이 소정의 기준값 이상인 경우 입력단(Vin)에서 출력단(Vout)으로 전류가 흐를 수 있는 상태가 된다. PMOS 다이오드 모듈(400)은 소스와 드레인이 각각 입력단(Vin)과 출력단(Vout)에 접속되는 제1 PMOS 트랜지스터(MP1)와, 소스가 출력단(Vout)에 접속되고 게이트와 드레인이 서로 접속된 제2 PMOS 트랜지스터(MP2)를 포함한다. 또한 PMOS 다이오드 모듈(400)은 제1 PMOS 트랜지스터(MP1)의 게이트를 출력단(Vout)과 제2 PMOS 트랜지스터(MP2)의 드레인 중 어느 하나로 접속시키는 스위치부(410)와, 일단이 제2 PMOS 트랜지스터(MP2)의 게이트에 접속되고 타단에 바이어스 전압이 인가되는 바이어스 저항(R)을 포함한다. 이때 저항의 타단은 접지될 수도 있다.
도 4의 (a)에 나타낸 바와 같이 스위치(410)에 의하여 제1 PMOS 트랜지스터(MP1)의 게이트와 출력단(Vout)이 접속된 경우에는 제1 PMOS 트랜지스터(MP1)가 통상적인 방식의 다이오드 접속된 것으로 볼 수 있다. 제1 PMOS 트랜지스터(MP1)의 소스와 게이트 사이의 전위가 |Vthp| 이상일 때 제 1 PMOS 트랜지스터(MP1)가 턴온되어 입력단(Vin)에서 출력단(Vout)으로 전류가 흐를 수 있으며, 따라서 이때 출력 단(Vout)의 전압은 입력단(Vin)의 전압보다 |Vthp|만큼 낮게 된다.
출력단(Vout)의 전압이 제2 PMOS 트랜지스터(MP2)를 턴온시킬 정도로 높아진 경우 제어신호를 인가하여 스위치를 도 4의 (b)에 나타낸 바와 같은 위치로 전환한다. 그러면 제2 PMOS 트랜지스터(MP2)의 소스와 게이트 사이의 전압차가 |Vthp|가 되고, 제2 PMOS 트랜지스터(MP2)에서 게이트와 드레인이 접속되어 있으므로 출력단(Vout)의 전압은 제1 PMOS 트랜지스터(MP1)의 게이트의 전압보다 |Vthp|만큼 높아지게 된다. 따라서 제1 PMOS 트랜지스터(MP1)가 도통 상태일 때 입력단(Vin)의 전압이 전압 강하 없이 출력단(Vout)으로 그대로 전달될 수 있다.
도 5는 NMOS 트랜지스터를 이용한 다이오드 모듈을 나타낸 도면이다. NMOS 다이오드 모듈(500)은 입력단(Vin)으로 입력되는 전압이 소정의 기준값 이상인 경우 입력단(Vin)에서 출력단(Vout)으로 전류가 흐를 수 있는 상태가 된다. NMOS 다이오드 모듈(500)은 드레인과 소스가 각각 입력단(Vin)과 출력단(Vout)에 접속되는 제1 NMOS 트랜지스터(MN1)와, 드레인이 제1 NMOS 트랜지스터(MN1)의 게이트에 접속되고 게이트와 드레인이 서로 접속된 제2 NNOS 트랜지스터(MN2)를 포함한다. 또한 NMOS 다이오드 모듈(500)은 입력단(Vin)을 제1 NMOS 트랜지스터(MN1)의 게이트와 제2 NMOS 트랜지스터(NM2)의 드레인 중 어느 하나로 접속시키는 스위치부(510)와, 일단이 제2 NMOS 트랜지스터(MN2)의 게이트에 접속되고 타단에 바이어스 전압이 인가되는 바이어스 저항(R)을 포함한다.
도 5의 (a)에 나타낸 바와 같이 스위치(510)에 의하여 입력단(Vin)이 제1 NMOS 트랜지스터(MN1)의 게이트에 접속된 경우에는 제1 NMOS 트랜지스터(MN1)가 통 상적인 방식의 다이오드 접속된 것으로 볼 수 있다. 제1 NMOS 트랜지스터(MN1)의 게이트와 소스 사이의 전위가 Vthn 이상일 때 제 1 NMOS 트랜지스터(MN1)가 턴온되어 입력단(Vin)에서 출력단(Vout)으로 전류가 흐를 수 있으며, 따라서 이때 출력단(Vout)의 전압은 입력단(Vin)의 전압보다 Vthn만큼 낮게 된다.
저항(R)을 통해 제2 NMOS 트랜지스터(NM2)의 게이트에 인가되는 바이어스 전압(Vbias)이 제2 NMOS 트랜지스터(NM2)를 턴온시킬 정도로 높아진 경우 스위치(510)에 제어신호를 인가하여 스위치(510)를 도 5의 (b)에 나타낸 바와 같은 위치로 전환한다. 그러면 제2 NMOS 트랜지스터(MN2)의 게이트와 소스 사이의 전압차가 Vthn이 된다. 따라서 따라서 제1 NMOS 트랜지스터(MN1)가 도통 상태일 때 입력단(Vin)의 전압이 전압 강하 없이 출력단(Vout)으로 그대로 전달될 수 있다.
도 6은 본 발명의 일 실시예에 따른 반파 정류회로(600)를 나타낸 도면이다. 반파 정류회로(600)는 제1 다이오드 모듈(610), 제2 다이오드 모듈(620), 부하 캐패시터(CL)를 포함한다. 제1 다이오드 모듈(610)의 입력단이 반파 정류회로(600)의 입력단(Vin) 역할을 하고, 제1 다이오드 모듈(610)의 출력단이 반파 정류회로(600)의 출력단(Vout) 역할을 한다. 제2 다이오드 모듈(620)의 입력단은 접지되고, 제2 다이오드 모듈(620)의 출력단은 제1 다이오드 모듈(610)의 입력단에 접속된다. 부하 캐패시터(CL)의 일단은 제1 다이오드 모듈(610)의 출력단에 접속되고 타단은 접지된다. 제1 다이오드 모듈(610)과 제2 다이오드 모듈(620)을 통상적인 다이오드로 대체하는 경우 이 회로가 반파 정류회로로 동작함은 당업자에게 자명할 것이다. 본 발명에서는 제1 다이오드 모듈(610)로서 앞서 설명한 PMOS 다이오드 모듈(400) 또는 NMOS 다이오드 모듈(500)을 이용할 수 있으며, 제2 다이오드 모듈(620)로서 앞서 설명한 PMOS 다이오드 모듈(400) 또는 NMOS 다이오드 모듈(500)을 이용할 수 있다. 도 6에서는 제1 다이오드 모듈(610)이 PMOS 다이오드 모듈(400)인 경우를 나타내었으나, 제1 다이오드 모듈(610)은 NMOS 다이오드 모듈(500)일 수도 있다. 제2 다이오드 모듈(620)이 NMOS 다이오드 모듈(500)인 경우, 도 5에서의 제2 NMOS 트랜지스터(MN2)가 턴온될 수 있도록 바이어스 전압을 적절히 인가해 주어야 한다.
도 7은 본 발명의 일 실시예에 따른 전파 정류회로(700)를 나타낸 도면이다. 전파 정류회로(700)에는 서로 위상이 반전된(180도 차이가 나는) 교류 신호(차동 신호)가 제1 입력단자(Vin+) 및 제2 입력단자(Vin-)를 통해 입력된다. 전파 정류회로(700)는 제1 다이오드 모듈(710), 제2 다이오드 모듈(720), 제3 다이오드 모듈(730) 및 제4 다이오드 모듈(740)을 포함한다. 제2, 제4 다이오드 모듈(720, 740)은 도 4의 PMOS 다이오드 모듈(400) 또는 도 5의 NMOS 다이오드 모듈(500)을 이용할 수 있다. 제1, 제3 다이오드 모듈(710, 730)은 도 4의 PMOS 다이오드 모듈(400) 또는 도 5의 NMOS 다이오드 모듈(500)을 이용할 수 있다. 본 실시예에서는 도 4의 PMOS 다이오드 모듈(400)를 제1, 제3 다이오드 모듈(710, 730)로 이용한다. 제1 다이오드 모듈(710)의 입력이 제1 입력단자(Vin+)의 역할을 하고, 제3 다이오드 모듈(730)의 입력이 제2 입력단자(Vin-)의 역할을 한다. 제1 다이오드 모듈(710)의 출력과 제3 다이오드 모듈(730)의 출력은 서로 접속되어 전파 정류회 로(700)의 출력단자(VP) 역할을 한다. 제2 다이오드 모듈(720)의 입력과 제4 다이오드 모듈(740)의 입력은 서로 접속되어 전파 정류회로(700)의 기저전압 단자(VN) 역할을 한다. 제2 다이오드 모듈(720)의 출력은 제1 다이오드 모듈(710)의 입력에 접속되고, 제4 다이오드 모듈(740)의 출력은 제3 다이오드 모듈(730)의 입력에 접속된다. 제2 다이오드 모듈(720)과 제4 다이오드 모듈(740)에는 바이어스 전압이 인가된다. 이 바이어스 전압은 도 5에 나타낸 NMOS 다이오드 모듈(500)의 제2 NMOS 트랜지스터에 저항을 통해 인가되는 전압이다.
도 8은 본 발명의 일 실시예에 따른 전파 정류회로(800)를 나타낸 것으로, 도 7의 전파 정류회로(700)의 세부 구성을 구체적으로 나타낸 도면이다. 전파 정류회로(800)는 제1 다이오드 모듈(810), 제2 다이오드 모듈(820), 제3 다이오드 모듈(830) 및 제4 다이오드 모듈(840)을 포함한다. 제1 내지 제4 다이오드 모듈(810, 820, 830, 840)은 각각 도 7의 제1 내지 제4 다이오드 모듈(710, 720, 730, 740)을 구체적으로 나타낸 것이다. 따라서 도 7을 참조하여 각 다이오드 모듈(810, 820, 830, 840) 및 입출력 단자(VP, VN, VBIAS)의 상호간의 접속관계를 명확하게 알 수 있으므로 여기서는 그 구체적인 설명을 생략한다. 또한 각 다이오드 모듈(810, 820, 830, 840)의 세부 구성 및 동작은 도 4 및 도 5에서 설명하였으므로 여기서는 그 구체적인 설명을 생략한다.
도 9는 도 8의 전파 정류회로(800)의 사용예를 나타낸 도면이다. 전파 정류회로(800)의 기저전압 단자(VN)는 접지되고, 출력단자(VP)에는 부하 캐패시터(CL)가 접속된다. 바이어스 전압 단자(VBIAS)에는 전파 정류회로(800)에 포함된 NMOS 트랜지스터를 턴온 시킬 수 있는 전압, 즉 기저전압 단자의 전압보다 적어도 Vthn보다 큰 전압이 인가된다. 서로 위상이 180도 차이나는 정현파가 입력단자(Vin+, Vin-)를 통해 입력되면 부하 캐패시터(CL)에 전하가 충전되어 출력전압 즉 출력단자(VP)의 전압이 증가한다. 만일 스위치가 도 8에 도시한 위치에 계속 머무르는 경우, 입력전압의 진폭이 Vin인 경우 출력 DC 전압은 2(Vin-Vth)가 최대값이다.
본 발명에서는 출력단자(VP)의 전압이 일정 값 이상인 경우 스위치들의 위치를 전환한다. 전파 정류회로(800)가 동작을 시작했을 때는 제1 내지 제4 다이오드 모듈(810~840) 각각의 제1 트랜지스터(M11, M21, M31, M41)의 드레인과 게이트가 서로 접속되도록 각 스위치(SW1, SW2, SW3, SW4)가 동작하다가, 출력단자(VP)의 전압이 일정 값 이상이 되면 제1 내지 제4 다이오드 모듈(810~840)의 제1 트랜지스터(M11, M21, M31, M32) 각각의 게이트가 제1 내지 제4 다이오드 모듈(810~840)의 제2 트랜지스터(M12, M22, M32, M42) 각각의 게이트에 접속되도록 각 스위치(SW1, SW2, SW3, SW4)가 동작한다. 출력단자(VP)의 전압이 제1 다이오드 모듈(810)과 제2 다이오드 모듈(820) 각각의 제2 트랜지스터(M12, M22)를 턴온시킬 수 있는 전압 이상일 때를 스위치(SW1, SW2, SW3, SW4) 전환시점으로 선택할 수 있다. 따라서 본 발명에서는 출력단자(VP)의 전압이 일정 값 이상일 때 스위치 제어 신호(SW CTR)를 출력하는 스위치 제어부(910)를 포함한다. 스위치 제어부(910)는 POR(Power-on- reset) 회로(910)일 수 있다.
도 10은 POR 회로(910)의 일예를 나타낸 도면이다. VIN의 값이 커지다가, 특정 값 이상이 되면 POR 값이 0에서 1로 전환된다. POR 값이 0에서 1로 전환되는 VIN의 크기는 C 값을 조절하여 적절히 선택할 수 있다. POR(910) 회로의 동작에 관한 자세한 설명은 J.-P. Curty, M. Declercq, C. Dehollain, N. Joehl 저, "Design and Optimization of Passive UHF RFID Systems" P.103 (Springer 2007)에 나와 있다.
다시 도 8 및 도 9에 관한 설명으로 돌아가, 출력 전압에 따라 스위치(SW1, SW2, SW3, SW4)를 전환함으로써 출력 DC 전압을 이론적으로는 2Vin까지 얻을 수 있다.
도 11은 도 8의 전파 정류회로(800)의 또 다른 사용예를 나타낸 도면이다. 4개의 전파 정류회로(800-1, 800-2, 800-3, 800-4)가 캐스코드(cascade) 접속된다. 전파 정류회로(800-1, 800-2, 800-3, 800-4)의 내구 구성은 도 8에 나타낸 전파 정류회로(800)와 동일하다. 전파 정류회로(800-1, 800-2, 800-3, 800-4)들이 캐스코드 접속되었다는 것은, 제1 전파 정류회로(800-1)의 출력단자(VP)가 제2 전파 정류회로(800-2)의 기저전압 단자(VN)와 접속되고, 제2 전파 정류회로(800-2)의 출력단자(VP)가 제3 전파 정류회로(800-3)의 기저전압 단자(VN)와 접속되고, 제3 전파 정류회로(800-3)의 출력단자(VP)가 제4 전파 정류회로(800-4)의 기저전압 단자(VN)와 접속된 것을 의미한다. 캐스코드 접속된 전파 정류회로들 중 최하단 전파 정류회 로, 즉 제1 전파 정류회로(800-1)의 기저전압 단자(VN)는 접지되고, 최상단 전파 정류회로, 즉 제4 전파 정류회로(800-4)의 출력단자(VP)에는 부하 캐패시터(CL)가 접속된다. 제1 내지 제4 전파 정류회로(800-1, 800-2, 800-3, 800-4)의 바이어스 전압 단자(VBIAS)에는 각 전파 정류회로(800-1, 800-2, 800-3, 800-4)에 포함된 NMOS 트랜지스터를 턴온 시킬 수 있는 전압이 인가된다. 본 실시예에서는 제1 및 제2 전파 정류회로(800-1, 800-2)의 바이어스 전압 단자(VBIAS)에는 제2 전파 정류회로(800-2)의 출력단자(VP)가 접속되고, 제3 및 제4 전파 정류회로(800-3, 800-4)의 바이어스 전압 단자(VBIAS)에는 제4 전파 정류회로(800-4)의 출력단자(VP)가 접속된다. 그러나 이는 예시적인 것으로 제1 내지 제4 전파 정류회로(800-1, 800-2, 800-3, 800-4)의 바이어스 전압 단자(VBIAS)에 모두 제4 전파 정류회로(800-4)의 출력단자(VP)가 접속되어도 무방하다. 제1 내지 제4 전파 정류회로(800-1, 800-2, 800-3, 800-4) 각각의 출력단자(VP)와 기저전압 단자(VN) 사이에는 저장 캐패시터(CS)가 접속된다. 이 저장 캐패시터(CS)들에 전하가 충전됨으로써 각 전파 정류회로(800-1, 800-2, 800-3, 800-4)의 출력은 순차적으로 높게 된다. 서로 위상이 180도 차이나는 정현파가 제1 내지 제4 전파 정류회로(800-1, 800-2, 800-3, 800-4) 각각의 입력단자(Vin+, Vin-)를 통해 입력되면 부하 캐패시터(CL)에 전하가 충전된다.
본 발명에서는 제4 전파 정류회로(800-4)의 출력단자(VP), 즉 부하 캐패시터(CL) 양단의 전압이 일정 값 이상인 경우 각 전파 정류회로(800-1, 800-2, 800-3, 800-4)의 스위치들의 위치를 전환한다. 전파 정류회로(800)가 동작을 시작했을 때는 도 8의 제1 내지 제4 다이오드 모듈(810~840) 각각의 제1 트랜지스터(M11, M21, M31, M41)의 드레인과 게이트가 서로 접속되도록 각 스위치(SW1, SW2, SW3, SW4)가 동작하다가, 출력단자(VP)의 전압이 일정 값 이상이 되면 제1 내지 제4 다이오드 모듈(810~840)의 제1 트랜지스터(M11, M21, M31, M32) 각각의 게이트가 제1 내지 제4 다이오드 모듈(810~840)의 제2 트랜지스터(M12, M22, M32, M42) 각각의 게이트에 접속되도록 각 스위치(SW1, SW2, SW3, SW4)가 동작한다. 출력단자(VOUT)의 전압이 각 전파 정류회로(800-1, 800-2, 800-3, 800-4)의 제1 다이오드 모듈(810)과 제2 다이오드 모듈(820) 각각의 제2 트랜지스터(M12, M22)를 턴온시킬 수 있는 전압 이상일 때를 스위치(SW1, SW2, SW3, SW4) 전환시점으로 선택할 수 있다. 따라서 본 발명에서는 출력단자(VOUT)의 전압이 일정 값 이상일 때 스위치 제어 신호(SW CTR)를 출력하는 POR(Power-on-reset) 회로(910)를 이용한다.
도 11에서는 서로 위상이 180도 차이나는 정현파가 제1 내지 제4 전파 정류회로(800-1, 800-2, 800-3, 800-4) 각각의 입력단자(Vin+, Vin-)를 통해 입력될 때 펌핑 캐패시터(CP)를 통해 입력되는 것으로 나타내었으나 펌핑 캐패시터(CP)는 없어도 무방하다. 즉 도 11에서 펌핑 캐패시터(CP)의 캐패시턴스 값이 무한대(캐패시터 양단이 쇼트된 것으로 보임)일 수도 있다. 펌핑 캐시터(CP)의 캐패시턴스 값이 무한대가 아닌 유의미한 값을 가지는 경우에 그 역할은 부하 캐패시터(CL), 저장 캐패시터(CS)에 저장된 전하가 역으로 입력단으로 빠져나오는 것을 방지하는 것이다.
도 12는 본 발명에 따른 전파 정류회로의 효과를 설명하기 위한 도면이다. 도 12의 (a)는 종래 방식의 정류회로에 정현파가 입력될 때, 정류회로에 포함된 트랜지스터의 턴온 전압(Vt, 1201) 때문에 부하 캐패시터의 충전 전압을 높이는데 사용되지 못하는 데드존(deadzone, 1002)을 나타낸 그래프이다. 도 12의 (b)는 본 발명에 따른 정류회로에서 트랜지스터 턴온 전압을 Vt-Vtb (1203)로 낮춤으로써 데드존이 감소되는 것을 나타낸 그래프이다. 따라서 본 발명에 따른 정류회로에 의하면 정류 효율을 높일 수 있고, 출력 전압을 증가시킬 수 있다.
도 13은 본 발명에 따른 정류 장치의 측정 결과를 나타내고 있다. 정류 장치는 0.18㎛ 1P6M 표준 CMOS 공정을 이용하여 제작하였다. HF 및 MICS 밴드에 대해 정류기 피크 효율(rectifier peak efficienciy)은 각각 54.9%와 45.2%로 측정되었다. ATR을 사용함으로써 6dBm 입력에서 종래기술에 따라 페로일렉트릭 캐패시터를 사용했을 때보다 정류효율이 18.1% 향상되었다. 페로일렉트릭 캐패시터를 사용한 종래기술의 결과는 아래의 특허문헌에 나와 있는 것을 이용하였다.
H. Nakamoto, et al., "passive UHF RFID Tag LSI with 36.6% Efficiency CMOS-Only Rectifier and Current-Mode Demodulator in 0.35㎛ FeRAM Technology," ISSCC Dig. Tech. Papers, pp. 310-311, Feb. 2006.
도 14를 참조하면, 본 발명에 따른 정류 장치에 의하여 생성된 DC 전압은 200㎒ 까지 약 1.8V 이상이었고, 1㎓에서 약 1.0V로 급격하게 감소되었다. ATR을 이용함으로써 DC 전압 출력은 약 0.75V 증가되었다.
이상 본 발명을 바람직한 실시예를 들어 설명하였다. 그러나 전술한 실시예는 예시적인 것으로서 본 발명의 권리범위가 이러한 실시예로 한정되는 것은 아니다. 본 발명의 권리범위는 후술하는 특허청구범위에 의하여 특정되며, 전술한 실시예 뿐만 아니라 본 발명의 사상의 범위 내에서 전술한 실시예들의 다양한 변형예, 등가물 등도 본 발명의 권리범위에 속하는 것으로 보아야 한다.
도 1은 종래기술에 따른 반파 정류회로를 나타낸 도면.
도 2는 종래의 전파 정류회로의 입력전압과 출력전압의 관계를 나타낸 도면.
도 3은 종래기술에 따른 반파 정류회로를 나타낸 도면.
도 4는 본 발명에 따른 PMOS 다이오드 모듈.
도 5는 본 발명에 따른 NMOS 다이오드 모듈.
도 6은 본 발명에 따른 반파 정류회로.
도 7은 본 발명에 따른 전파 정류회로.
도 8은 본 발명에 따른 전파 정류회로.
도 9는 본 발명에 따른 전파 정류회로의 사용예.
도 10은 POR 회로의 일예.
도 11은 본 발명에 따른 전파 정류회로의 사용예.
도 12는 본 발명에 따른 정류회로의 효과를 설명하기 위한 도면.
도 13은 본 발명에 따른 전파 정류회로의 측정 결과.
도 14는 본 발명에 따른 전파 정류회로의 측정 결과.
** 도면의 주요부분의 부호에 대한 설명 **
400: PMOS 다이오드 모듈
500: NMOS 다이오드 모듈
600: 반파 정류회로
700, 800: 전파 정류회로
810: 제1 다이오드 모듈
820: 제2 다이오드 모듈
830: 제3 다이오드 모듈
840: 제4 다이오드 모듈
Claims (6)
- 입력단(Vin)에서 출력단(Vout)으로 순방향 전류만 흐를 수 있는 다이오드 모듈로서,소스와 드레인이 각각 상기 입력단(Vin)과 상기 출력단(Vout)에 접속되는 제1 PMOS 트랜지스터(MP1);소스가 상기 출력단(Vout)에 접속되고 게이트와 드레인이 서로 접속된 제2 PMOS 트랜지스터(MP2);상기 제1 PMOS 트랜지스터(MP1)의 게이트를 상기 출력단(Vout)과 상기 제2 PMOS 트랜지스터(MP2)의 드레인 중 어느 하나로 접속시키는 스위치부(410); 및일단이 상기 제2 PMOS 트랜지스터(MP2)의 게이트에 접속되고 타단에 바이어스 전압이 인가되는 바이어스 저항을 포함하는, PMOS 다이오드 모듈.
- 입력단(Vin)에서 출력단(Vout)으로 순방향 전류만 흐를 수 있는 NMOS 다이오드 모듈로서,드레인과 소스가 각각 상기 입력단(Vin)과 상기 출력단(Vout)에 접속되는 제1 NMOS 트랜지스터(MN1);드레인이 상기 제1 NMOS 트랜지스터(MN1)의 게이트에 접속되고 게이트와 드레인이 서로 접속된 제2 NNOS 트랜지스터(MN2);상기 입력단(Vin)을 상기 제1 NMOS 트랜지스터(MN1)의 게이트와 상기 제2 NMOS 트랜지스터(NM2)의 드레인 중 어느 하나로 접속시키는 스위치부(510); 및일단이 상기 제2 NMOS 트랜지스터(MN2)의 게이트에 접속되고 타단에 바이어스 전압이 인가되는 바이어스 저항을 포함하는, NMOS 다이오드 모듈.
- 제1 입력단자(Vin+) 및 제2 입력단자(Vin-)를 통해 차동신호를 입력받아 정류하여 출력단자(VP)로 출력하는 정류회로에 있어서,각각 입력단, 출력단, 제어입력단자를 포함하는 제1 내지 제4 다이오드 모듈을 포함하고,상기 제2 다이오드 모듈의 출력단이 상기 제1 다이오드 모듈의 입력단에 접속되고,상기 제4 다이오드 모듈의 출력단이 상기 제3 다이오드 모듈의 입력단에 접속되고,상기 제1 다이오드 모듈의 입력단이 상기 제1 입력단자(Vin+)에 접속되고,상기 제3 다이오드 모듈의 입력단이 상기 제2 입력단자(Vin-)에 접속되고,상기 제1 다이오드 모듈의 출력단과 상기 제3 다이오드 모듈의 출력단이 상기 정류회로의 출력단자(VP)에 접속되고,상기 제2 다이오드 모듈의 입력단과 상기 제4 다이오드 모듈의 입력단이 서로 접속되어 기저전압 단자를 구성하고,상기 제2 및 제4 다이오드 모듈은 제1항에 따른 PMOS 다이오드 모듈 또는 제 2항에 따른 NMOS 다이오드 모듈로 구성되고,상기 제1 및 제3 다이오드 모듈은 제1항에 따른 PMOS 다이오드 모듈 또는 제2항에 따른 NMOS 다이오드 모듈로 구성되는, 정류회로.
- 제3항에 있어서,상기 출력단자(VP)의 전압이 미리 정해진 값 이상인 경우 상기 제1 내지 제4 다이오드 모듈 내부의 상기 스위치부들의 스위칭 상태를 전환하는 스위치 제어부를 더 포함하는, 정류회로.
- 복수개의 상기 제3항에 따른 정류회로가 서로 캐스코드 접속되고,상기 복수개의 정류회로 중 최하단의 정류회로의 기저전압 단자(VN)는 접지되고,상기 복수개의 정류회로 중 최상단의 정류회로의 출력단자(VP)에 부하 캐패시터가 접속되고,상기 복수개의 정류회로 각각의 기저전압 단자와 출력단자 사이에는 저장 캐패시터가 접속된, 정류회로.
- 제5항에 있어서,상기 최상단의 정류회로의 출력단자(VP)의 전압이 미리 정해진 값 이상인 경 우 상기 복수개의 정류회로 내부의 다이오드 모듈들 내부의 상기 스위치부들의 스위칭 상태를 전환하는 스위치 제어부를 더 포함하는, 정류회로.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090061029A KR101000340B1 (ko) | 2009-07-06 | 2009-07-06 | Pmos 다이오드 모듈, nmos 다이오드 모듈 및 이를 이용하는 정류회로 |
US12/626,350 US20110002150A1 (en) | 2009-07-06 | 2009-11-25 | Rectifier Circuit with High Efficiency |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090061029A KR101000340B1 (ko) | 2009-07-06 | 2009-07-06 | Pmos 다이오드 모듈, nmos 다이오드 모듈 및 이를 이용하는 정류회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101000340B1 true KR101000340B1 (ko) | 2010-12-13 |
Family
ID=43412567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090061029A KR101000340B1 (ko) | 2009-07-06 | 2009-07-06 | Pmos 다이오드 모듈, nmos 다이오드 모듈 및 이를 이용하는 정류회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110002150A1 (ko) |
KR (1) | KR101000340B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110474546A (zh) * | 2019-08-23 | 2019-11-19 | 深圳市泛海数据科技有限公司 | 一种基于场效应管的整流电路 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5824266B2 (ja) | 2010-07-29 | 2015-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9490725B2 (en) * | 2013-03-14 | 2016-11-08 | Oregon State University | Multi-stage programmable rectifier with efficiency tracking |
CN113452239B (zh) * | 2020-03-26 | 2023-06-06 | 中磊电子(苏州)有限公司 | 可调整直流电源及交流电源的电源调整电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5455758A (en) | 1992-02-18 | 1995-10-03 | International Rectifier Corporation | Self-generating resonant power supply and method of producing power for transistor switching circuit |
JP2001085953A (ja) | 1999-09-13 | 2001-03-30 | Nomura Semiconductor Technology Inc | バイアス電流制御型増幅回路 |
KR100736808B1 (ko) | 2006-07-25 | 2007-07-09 | 한국과학기술원 | 반도체 집적회로의 고속 풀업회로 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4352958A (en) * | 1979-12-13 | 1982-10-05 | Bell Telephone Laboratories, Incorporated | Electronically-switched multifrequency generator with transducer control |
US4339677A (en) * | 1979-12-21 | 1982-07-13 | Signetics Corporation | Electrically variable impedance circuit with feedback compensation |
US4352056A (en) * | 1980-12-24 | 1982-09-28 | Motorola, Inc. | Solid-state voltage reference providing a regulated voltage having a high magnitude |
US4409500A (en) * | 1981-03-26 | 1983-10-11 | Dbx, Inc. | Operational rectifier and bias generator |
US4684878A (en) * | 1986-05-08 | 1987-08-04 | Rca Corporation | Transistor base current regulator |
NL8601718A (nl) * | 1986-07-02 | 1988-02-01 | Philips Nv | Transistorschakeling. |
US5262713A (en) * | 1991-01-31 | 1993-11-16 | Texas Instruments Incorporated | Current mirror for sensing current |
US5134358A (en) * | 1991-01-31 | 1992-07-28 | Texas Instruments Incorporated | Improved current mirror for sensing current |
US6492861B2 (en) * | 2000-02-09 | 2002-12-10 | Em Microelectronic-Marin Sa | Electronic charge pump device |
US7408395B2 (en) * | 2003-05-01 | 2008-08-05 | Hyperband Communication, Inc. | Circuits and methods for fast-settling signal alignment and DC offset removal |
US7285942B2 (en) * | 2005-03-07 | 2007-10-23 | Tsz Yin Man | Single-transistor-control low-dropout regulator |
-
2009
- 2009-07-06 KR KR1020090061029A patent/KR101000340B1/ko not_active IP Right Cessation
- 2009-11-25 US US12/626,350 patent/US20110002150A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5455758A (en) | 1992-02-18 | 1995-10-03 | International Rectifier Corporation | Self-generating resonant power supply and method of producing power for transistor switching circuit |
JP2001085953A (ja) | 1999-09-13 | 2001-03-30 | Nomura Semiconductor Technology Inc | バイアス電流制御型増幅回路 |
KR100736808B1 (ko) | 2006-07-25 | 2007-07-09 | 한국과학기술원 | 반도체 집적회로의 고속 풀업회로 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110474546A (zh) * | 2019-08-23 | 2019-11-19 | 深圳市泛海数据科技有限公司 | 一种基于场效应管的整流电路 |
Also Published As
Publication number | Publication date |
---|---|
US20110002150A1 (en) | 2011-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4839440B2 (ja) | 整流回路 | |
US8415837B2 (en) | Switch mode voltage rectifier, RF energy conversion and wireless power supplies | |
Bakhtiar et al. | A high-efficiency CMOS rectifier for low-power RFID tags | |
Jiang et al. | 20.5 A 2-/3-phase fully integrated switched-capacitor DC-DC converter in bulk CMOS for energy-efficient digital circuits with 14% efficiency improvement | |
CN110313132A (zh) | 面积高效的单端模数转换器 | |
US8797776B2 (en) | Diode-less full-wave rectifier for low-power on-chip AC-DC conversion | |
CA2614604A1 (en) | Cmos full wave rectifier | |
KR101000340B1 (ko) | Pmos 다이오드 모듈, nmos 다이오드 모듈 및 이를 이용하는 정류회로 | |
US20130155742A1 (en) | Micro-power rectifier and method thereof | |
Hwang et al. | A 13.56-MHz low-voltage and low-control-loss RF-DC rectifier utilizing a reducing reverse loss technique | |
CN103138568B (zh) | 整流电路及rfid芯片 | |
CN102403900A (zh) | 转换控制器 | |
Kamalinejad et al. | An efficiency enhancement technique for CMOS rectifiers with low start-up voltage for UHF RFID tags | |
Lau et al. | A 2.45 GHz CMOS rectifier for RF energy harvesting | |
WO2015170479A1 (ja) | 整流回路および、これを備えた整流器および非接触給電装置 | |
EP1691472B1 (en) | Self regulating charge pump | |
CN219678721U (zh) | Led驱动电路 | |
Sarafianos et al. | A folding dickson-based fully integrated wide input range capacitive DC-DC converter achieving Vout/2-resolution and 71% average efficiency | |
Ma et al. | A low-power AC/DC rectifier for passive UHF RFID transponders | |
US11309792B2 (en) | Voltage converter circuit | |
KR101084818B1 (ko) | 웨이크업 회로 | |
KR100594227B1 (ko) | 피크 전류가 감소된 인버터를 가지는 저전력 저잡음 비교기 | |
JP5435678B2 (ja) | 整流回路 | |
CN108418447B (zh) | 一种电源适配器及电子设备 | |
Liu et al. | A low input power charge pump for passive UHF RFID applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141127 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |