JPS60157326A - モノリシック集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は誘導性負荷のスイッチングを制御するモノリシ
ック集積回路、特にダーリントン接続の最終出力段を具
え、リレー、ソレノイド及び直流電動機を作動させるた
めに用いる制御回路に関するものである。

（従来の技術） 通常この種のスイッチング制御回路は、供給電圧発生器
の両端子間に誘導性負荷と直列に接続された最終出力ト
ランジスタを具え、これをベース制御信号により高電圧
低電流状態から低電圧高電流状態に交互に切換ねるよう
にしている。

このトランジスタは、第１状態即ち非導通状態ではエミ
ッタ端子及びコレクタ端子゛間を開放回路とし、第２状
態即ち導通状態では短絡回路とみなし、これにより電流
を負荷に流すか又は流さないようにしている。

（発明が解決しようとする問題点） 既知のように理想的なスイッチの動作に最も近いトラン
ジスタの作動態様は、トランジスタが開成時に飽和状態
で作動し、開放時に遮断状態即ち非導通状態となること
である。

しかし、非導通状態の場合には、トランジスタの最大可
能なスイッチング速度が飽和から非導通への切換え中、
導通時に生ずる電荷の蓄積効果により主として制限され
ることである。その理由は、高い逆電圧に耐えるために
高密度で、高固有抵抗の出力トランジスタのコレクタ領
域が、コレクターエミッタ電圧の増加が成る時間に亘り
一定に保持されるコレクタ電流の減少に関連しない状態
で、比較的長いスイッチングオフ過渡状態を有するから
である。

この状態では作動状態で使用しない場合でもトランジス
タが消費するエネルギーが大きくなる。

又、最終出力段に接続された負荷が誘導性である場合に
は最終出力段のスイッチングにより負荷に流れる電流の
変化により誘起される逆起電力にょつで、スイッチング
オフ中も導通状態にあるトランジスタのコレクターエミ
ッタ電圧を急激に増大し、これが供給電圧に重畳される
ためトランジスタの電力消費が著しく大きくなり、場合
によってはトランジスタを破壊することもある。

これがため、スイッチングオフ時間を短縮することは、
最大可能スイッチング速度を増大させるため、及び最終
段の出力トランジスタの作動が理想的なスイッチの作動
からずれる回数を減少することにより、エネルギー消費
に関する制御回路の効率を改善するために有利である＝ 導通時飽和状態で作動する出力トランジスタのスイッチ
ング速度を減少させる通常の方法は、トランジスタベー
スを低インピーダンスの回路手段に接続して飽和したト
ランジスタが非導通状態となる際にそのベースに蓄積さ
れた電荷を急速に流出させることである。

この回路手段は、非導通状態とすべきトランジスタに対
し逆位相で作動するトランジスタとし、これにより非導
通状態としたトランジスタのベースから電荷を取出す（
抽出する）電流を生ぜしめ得るようにする。この逆位相
で作動するトラン・ジスタは、そのコレクタ及びエミッ
タ端子を負荷との闇、又は、このベース２と負荷を接続
する供給電圧発生器の端子との間に介挿する。

逆位相で作動するトランジスタを負荷と非導通状態にす
べき出力トランジスタとの間に接続する場合には、電荷
を取出リ−（抽出Ｊる）効率が左程高くならない。その
理由は抽出トランジスタに供給するコレクターエミッタ
電圧が、スイッチングオフ完了まで電荷抽出を継続して
も制限されるからである。

しかし、逆位相で作動するトランジスタを非導通状態と
すべき出力トランジスタのベースと負荷を接続する供給
電圧発生器の端子との間に接続する゛場合には、抽出ト
ランジスタが初期に有効に作動する。その理由は、この
トランジスタに供給するコレクターエミッタ電圧が高い
からである。しかし、この電荷抽出は負荷が誘導性であ
る場合には、最終段トランジスタが完全に非導通状態と
なる前に中断する必要がある。その理由は、非導通状態
中誘導性負荷惇逆起電力が誘起され、これにより負荷に
接続された最終段トランジスタの電位レベルを電源負端
子の電位レベル以下にするからである。これがため、抽
出トランジスタのエミッタを電源負端子に接続する場合
には抽出トランジスタを逆バイアスして電荷の抽出を停
止させるようにする。この場合には、２個のトランジス
タ間にダイオードを介挿して電流のフィードバックを防
止するようにする必要がある。

従って、誘導性負荷を制御する回路のスイッチング速度
を高めるためには、前述した２つのシステムを組合せ、
即ち２つの異る抽出トランジスタを用い、一方のトラン
ジスタのエミッタを電源負端子に接続し、他方のトラン
ジスタを出力端子に接続するようにする必要がある。

非導通状態とした飽和トランジスタから電荷を抽出する
この方法は初期には極めて有効であり、スイッチングオ
フ完了時まで継続する。

しかし、この方法はバイアス及び所望の制御手段のため
、゛回路が！−一層雑となり、集積化するには大きなス
ペースを必要とし、従って経費が嵩むようになる。また
、同様のことが、最終段の出力トランジスタを作動範囲
の能動区域に保持し、導通時飽和状態で作動するトラン
ジスタによって状態切換えを行うようにした制御回路に
もあてはめることができる。この場合には、スイッチン
グ速度を増大させるためには、導通時飽和状態で作動す
るトランジスタのベースを前述した１個又は２個の抽出
トランジスタに接続して電荷放出処理を加速し得るよう
にする。

これは、本発明にも関連し、能動区域で作動する最終段
出力トランジスタ及び飽和状態で作動する制御トランジ
スタより成り、１トランジスタのコレクタを共通に相互
接続したダーリントン接続最終出力段を具える制御スイ
ッチング回路にもあてはまる。

、かかるトランジスタとしては、そのスイッチング特性
のため、ＮＰＮ型トランジスタが通常用いられる。

上述したスイッチング制御回路ｉよ、不作動時の回路に
よるエネルギー消費を減少するのが重要である特定の用
途に用いられる。その理由は、かかる消費が種々の作動
状態による全消費の大きな割合を占めるからである。

ダーリントン接続最終出力段は、不作動時の消費が他の
最終出力段の場合よりも著しく少い。その理由は、電流
利得が極めて高いからである。

ダーリントン最終出力段が、飽和時のベース−エミッタ
電圧とコレクターエミッタ電圧との和に等しい作動時の
最小電圧を必要とし、その結果、有効電圧の損失が大き
くなるとは云うものの、この電圧損失は誘導性負荷をス
イッチングする制御回路に通常用いられる供給電圧の割
合としては左程重要なものではない。

又、ダーリントン最終出力段は、特にこれをＮＰＮ型の
トランジスタで造る場合には、集積化が著しく有利とな
り、しかも同一の電力で飽和作動する単一の最終出力段
トランジスタよりも一層迅速に状態切換えを行うことが
できる。

（問題点を解決するための手段） 本発明の目的は、ダーリントン接続の最終出力段を具え
、高速で状−切換えを行い、従来の回路よりも廉価に製
造し得る誘導性負荷をスイッチングするモノリシック集
積化し得る制御回路を提供せんとするにある。

本発明は各々が第１端子、第２端子及び制御端子を有す
る同一導電型の第１トランジスタ及び第２トラツジスタ
を具えるダーリントン最終出力段を設け、第１１〜ラン
ジスタの第１及び第２端子を第２トランジスタの制御端
子及び供給電圧発生器の第１端子に夫々接続し、供給電
圧発生器の第２端子及び第２トランジス九の第１端子間
に誘導性負荷を介挿し、第２トランジスタの第２端子を
供給電圧発生器の第１端子に接続し、第１トランジスタ
の制御端子を第１トランジスタ及び第２トランジスタの
導通状態を切換えるスイッチング信号源に結合された制
御回路手段に接続して誘導性負荷のスイッチングを制御
するモノリシック集積回路において、第１端子、第２端
子及び制御端子を有し第１トランジスタ及び第２トラン
ジスタと同一導電型の第３トランジスタを具え、この第
３トランジスタは、その制御端子を第１トランジスタに
対し逆位相で第３トランジスタを導通せしめる制御回路
手段に接続し、第１端子を供給電圧発生器の第２端子に
第１ダイオードを経て接続すると共に第２トランジスタ
の第１端、子に第２ダイオードを経て接続し、第２端子
を第１トランジスタの制御端子、に接続するようにした
ことを特徴とする。

（実施例） 図面につき本発明の実施例を詳細に説明する。

図は本発明による制御回路のブロック図であり、この制
御回路は、ＮＰＮ型第１バイポーラトラ′ンジスタＴ１
およびＮＰＮ型第２バイポーラトランジスタＴ２から構
成され、トランジスタＴ２は最終パワートランジスタで
あり、トランジスタＴ１は制御トランジスタであるダー
リントン最終段を具える。

最終トランジスタＴ２のエミッタは回路の出力端子を構
成し、この出力端子はスイッチング制御する誘導性負荷
に接続され、またトランジスタＴ２のコレクタは供給電
圧発生器の正端子子Ｖｃｃに接続されている。直列接続
された抵抗Ｒ及びインダクタンスしにより表わされる誘
導性負荷を出力端子と供給電圧源の負端子−Ｖｃｃとの
間に挿入する。またこの負端子−Ｖｃｃは回路のアース
とすることができる。

帰還ダイオード−を抵抗ＲＬ及びインダクタンスＬと並
列に回路の外側に接続する。一般に知られているように
、誘導性負荷には帰還ダイオードを必要とする。この理
由は、最終段トランジスタを非導通にした優にスイッチ
ング過渡″状態に対して必要とされる電流を供給する必
要があるためである。

トランジスタＴ２のベースをトランジスタＴ。

のエミッタに接続し、またトランジスタＴ２のコレクタ
を正端子子Ｖｃｃに接続する。

トランジスタＴ＋のベースを、図においてブロックＣで
表わされる制御手段を軽で、ブロックＳＷで表わされる
スイッチング信号源に接続する。トランジスタＴ１即ち
トランジスタＴ２はスイッチング信号に応じてスイッチ
ング制御を行なう。

トランジスタＴ＋のベースをＮＰＮ型第３バイポーラト
ランジスタＴＳのコレクタに接続し、またトランジスタ
丁１のベースを制御口１手段Ｃに接続して、このトラン
ジスタＴｓがトランジスタＴ１と逆位相にて導通状態の
スイッチング制御を行なうようにする。

図において、トランジスタＴ＋及びＴＳのベースに波形
を示し、これら両トランジスタのベースにスイッチング
信号を供給することを表わしている。

トランジスタＴＳのエミッタを第１及び第２ダイオード
Ｄ１及びＤ２のアノードに接続し、これらダイオードＤ
１及びＤ２のカソードを供給電圧発生器の負端子−Ｖｃ
ｃ及び最終パワートランジスタＴ２のエミッタに夫々接
続する。− 以下に図の回路の作動を説明する。

ダーリントン最終段のトランジスタＴ＋及びＴ２が導通
状態である場合には、制御回路手段Ｃによりトランジス
タＴＳは非導通状態となる。

スイッチング信号源ＳＷからのスイッチング信号により
、制御回路手段はトランジスタＴ１即ちトランジスタＴ
２を非導通にし、それと同時にトランジスタＴＳを導通
させ、まだ飽和状態にあるトランジスタＴ】のベースか
ら電荷を取り出して電流を直ちに発生し、これがため遮
断過渡状態を一層知時間にする。

このようにすると、ダーリントン最終段は同一電力の単
一トランジスタ最終段より容易に非導通状態とし得るよ
うになる。この理由は、飽和状態で動作する制御トラン
ジスタはダーリントン配置とすることにより寸法を小さ
くでき、これがためダーリントン最終段の電荷蓄積を制
限するためである。

従って、トランジスタＴｓを飽和状態で動作する単一最
終パワートランジスタの電荷放出に使用されるトランジ
スタより小型とすることができる。

非導通状態において、トランジスタＴ１のベースからダ
イオードＤ、を経て流れる電流はまずダイオードＤ＋を
経てアースに流れる。しかし、誘導性負荷りに誘起され
た逆起電力のため、スイッチング制御中にトランジスタ
Ｔ２のエミッタの電圧値は供給電圧発生器の負端子の電
圧値より小さくなり、これがためトランジスタＴ＋のエ
ミッタ及びベース電圧は供給電圧値より小さくなる。

このため、ダイオードＤ＋　を逆バイアスにし、もはや
導通できないようにする。また、ダイオードＤ２を順バ
イアスにして、トランジスタＴｓのエミッタ電流を（負
荷り及び抵抗Ｒを経て）負荷端子−Ｖｃｃに流し、これ
をトランジスタＴ１が完全に非導通にされるまで継続す
るようにする。

抽出電流が、負荷を通って流れるということは欠点とは
ならない。この理由は、抽出電流が正常の遮断過渡状態
の間の誘導性負荷に必要な電流の一部分どなり、帰還ダ
、イオードの寸法を小型にできる利点を有する。

これがため、ダーリントン最終段を具える本発明のスイ
ッチング制御回路は、従来の回路と比較して高いスイッ
チング速度を有し、且つ全体の集積領域を有効に減少す
るものである。また、制御回路をＮＰＮ型トランジスタ
のみで構成することもでき、これは技術的にもスイッチ
ング速度に関しても利点がある。

第２の重要な利点として、トランジスタＴＳは最終段に
対する電圧源より小さな電圧発生器により電圧を印加す
ることもでき、その結果として供給エネルギーを節約す
ることができる。

しかし、本発明は以上説明した一実施例に限定されるも
のではなく、種々の変更例が考えられることもちろんで
ある。

例えば、上述した制御回路をより複雑な制御回路、例え
ばプッシュプル最終段で作動するＭ導性負荷の制御回路
の部分とすることもできる。

また、ダーリントン最終段は、本発明にて引用した特許
明細書に記載された方法及び回路手段により素早くスイ
ッチングすることができる。というのもこの引用明細書
により、電荷抽出回路手段が、最＃段のスイッチオフ開
始後の特定時間にだけ駆動されるようにして、遅延する
ことなく連続して゛導通されるようにするためである。

【図面の簡単な説明】

図は本発明の誘導性負荷をスイッチングする制御回路の
ブロックロ路図である。 Ｔ＋・・・ＮＰＮ型第１バイポーラトランジスタＴ２・
・・ＮＰＮ型第２バイポーラトランジスタＴＳ・・・Ｎ
ＰＮ型第３バイポーラトランジスタＤ＋　、Ｄ２　、Ｄ
　・・・ダイオードし・・・インダクタンス ＲＬ　・・・抵抗　Ｃ・・・制御回路手段ＳＷ・・・ス
イッチング信阿源 十Ｖｃｃ・・・正端子　−Ｖｃｃ・・・負端子図面の浄
書（内容に変更なし） 手続補正書 昭和６０年３月１１日 特許庁長官　志　賀　学　殿 １、事件の表示 昭和５９年特許願第２６７５５５号 ２、発明の名称 モノリシック集積回路 、３．補正をする者 事件との関係　特許出願人 ４、代理人 ５、補正の対象　図　面

Claims (1)

1. 【特許請求の範囲】 １、各々が第１端子、第２端子及び制御端子を有する同
   一導電型の第１トランジスタ（Ｔ１）及び第２１〜ラン
   ジスタ（Ｔ２）を具えるダーリントン最終出力段を設け
   、第１トランジスタ（Ｔ１）の第１及び第２端子を第２
   トランジスタ〈Ｔ２）の制御端子及び供給電圧発生器の
   第１端子（＋　Ｖ　ｃｃ　）に夫々接続し、供給電圧発
   生器の第２端子（−ＶＣＣ）及び第２トランジスタ（Ｔ
   ？　）の第１端子間に誘導性負荷（Ｌ、ＲＬ）を介挿し
   、第２トランジスタ（Ｔ２）の第２端子を供給電圧発生
   器の第１端子（＋　Ｖ　ｃｃ　）に接続し、第１トラン
   ジスタ（王、）の制御端子を第１トランジスタ（Ｔ１）
   及び第２トランジスタ（Ｔ２）の導通状態を切換えるス
   イッチング信号源に結合された制御回路手段（Ｃ）に接
   続して誘導性負荷のスイッチングを制御するモノリシッ
   ク集積回路において、第１端子、第２端子及び制御端子
   を有し第１トランジスタ（Ｔ＋　）及び第２トランジス
   タ（Ｔ２）ど同一導電型の第３トランジスタ（Ｔｓ　）
   を具え、この第３トランジスタは、その制御端子を第１
   トランジスタ（Ｔ！　）に対し逆位相で第３トランジス
   タ（Ｔｓ　＞を導通せしめる制御回路手段（Ｃ）に接続
   し、第１端子を供給電圧発生器の第２端子（−Ｖ　ｃｃ
   　）に第１ダ１′オード（Ｄｌ）を経て接続すると共に
   第２トランジスタ（Ｔ２）の第１端子に第２ダイオード
   （Ｄ２）を経て接続し、第２端子を第１トランジスタ（
   Ｔ１　）の制御端子に接続するようにしたことを特徴と
   するモノリシック集積回路。 ２、第１トランジスタ（、Ｔ＋）、第２トランジスタ（
   Ｔ２）及び第３トランジスタ（Ｔｓ　）をバイポーラ型
   とし、各トランジスタの第１端子をエミッタ、制御端子
   をベース、第２端子をコレクタとするようにしたことを
   特徴とする特許請求の範囲第１項記載のモノリシック集
   積回路。