JPS6269718A - モノリシツク集積化制御回路 - Google Patents
モノリシツク集積化制御回路Info
- Publication number
- JPS6269718A JPS6269718A JP61224047A JP22404786A JPS6269718A JP S6269718 A JPS6269718 A JP S6269718A JP 61224047 A JP61224047 A JP 61224047A JP 22404786 A JP22404786 A JP 22404786A JP S6269718 A JPS6269718 A JP S6269718A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- transistor
- circuit means
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/64—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は誘導性負荷のスイッチングを行う制御回路、特
にリレー、ソレノイド、及び直流電動機を駆動するため
に用いるプッシュプルトランジスタ出力段を具えるモノ
リシック集積化制御回路に関するものである。
にリレー、ソレノイド、及び直流電動機を駆動するため
に用いるプッシュプルトランジスタ出力段を具えるモノ
リシック集積化制御回路に関するものである。
最も簡単な型のプッシュプルトランジスタ出力段はＢ級
で作動する一対の相補トランジスタにより構成する。こ
れらトランジスタはそのエミッタ及び端子を供給電圧発
生器の両極板間に直列に挿入してそのベース端子により
逆位を目で交互に導通駆動させるようにする。
で作動する一対の相補トランジスタにより構成する。こ
れらトランジスタはそのエミッタ及び端子を供給電圧発
生器の両極板間に直列に挿入してそのベース端子により
逆位を目で交互に導通駆動させるようにする。
かように構成することにより、両トランジスタ間の接続
点により形成される出力端子に接続された負荷に逆電流
が流れるようになる。
点により形成される出力端子に接続された負荷に逆電流
が流れるようになる。
この出力段のトランジスタの各々のスイッチングは同時
に行わないで、トランジスタが飽和導通ずる際に持続時
間を１■視し得ない瞬時に行うため、これらトランジス
タが簡単に逆Ｆ目で制御される際には出力段のスイッチ
ング中両トランジスタが同時に導通状態となるのを防止
することはできない。
に行わないで、トランジスタが飽和導通ずる際に持続時
間を１■視し得ない瞬時に行うため、これらトランジス
タが簡単に逆Ｆ目で制御される際には出力段のスイッチ
ング中両トランジスタが同時に導通状態となるのを防止
することはできない。
一般に２つのトランジスタが同時に導通すると出力段自
体の電力消費が不所望に増大する。
体の電力消費が不所望に増大する。
出力段に接続された負荷が誘導性負荷である場合には、
これに流れる電流により出力段のスイッチング中に誘起
される逆起電力によってカットオフ状態にあるトランジ
スタのコレクターエミッタ電圧を急激に上昇させ、これ
によりトランジスタを再び導通状態にしてその電力消費
をピーク（直とし、成る場合にはこのトランジスタを破
壊するようになる。
これに流れる電流により出力段のスイッチング中に誘起
される逆起電力によってカットオフ状態にあるトランジ
スタのコレクターエミッタ電圧を急激に上昇させ、これ
によりトランジスタを再び導通状態にしてその電力消費
をピーク（直とし、成る場合にはこのトランジスタを破
壊するようになる。
かかる理由で、誘導性負荷のスイッチングを行う制御回
路に含まれるプッシュプル出力段のトランジスタがスイ
ッチング中に同時に導通状態となるのを防止する必要が
ある。かかる問題に対する最も簡単な解決策は、プッシ
ュプル出力段を有する制御回路においてカットオフ状態
にある出力トランジスタの点弧命令を導通状態にある出
力トランジスタのカットオフ命令に対して適当に遅延さ
せることである。
路に含まれるプッシュプル出力段のトランジスタがスイ
ッチング中に同時に導通状態となるのを防止する必要が
ある。かかる問題に対する最も簡単な解決策は、プッシ
ュプル出力段を有する制御回路においてカットオフ状態
にある出力トランジスタの点弧命令を導通状態にある出
力トランジスタのカットオフ命令に対して適当に遅延さ
せることである。
実際上制御回路にかかる解決策を講する場合には比較的
複雑な回路手段を用いる必要があり、従って集積化面積
の観点からすると高価となる。
複雑な回路手段を用いる必要があり、従って集積化面積
の観点からすると高価となる。
産業的見地から一層実現可能な他の動作原理に基づき誘
導性負荷のスイッチングを行う制御回路はイタリア国特
許出願第２０２１３Ａ／８２号に記載されている。
導性負荷のスイッチングを行う制御回路はイタリア国特
許出願第２０２１３Ａ／８２号に記載されている。
この制御回路は、第１図に示すようにｐｎｐ型及びｎｐ
ｎ型の２個々のバイポーラトランジスタＴ１及びＴ２を
夫々有する出力段を具え、これらトランジスタのコレク
タ端子を相互接続して制御回路自体の出力端子を構成す
る。
ｎ型の２個々のバイポーラトランジスタＴ１及びＴ２を
夫々有する出力段を具え、これらトランジスタのコレク
タ端子を相互接続して制御回路自体の出力端子を構成す
る。
トランジスタＴ、及びＴ２のエミッタ端子を供給電圧発
生器の正端子＋ν。。及び負端子−Ｖ。０に夫々接続す
る。トランジスタＴ１のベース端子をｐｎｐ型のバイポ
ーラトランジスタＴ３のコレクタ端子に接続し、トラン
ジスタＴ２のベース端子をｎｐｎ型のバイポーラトラン
ジスタＴ４のコレクタ端子に接続スる。
生器の正端子＋ν。。及び負端子−Ｖ。０に夫々接続す
る。トランジスタＴ１のベース端子をｐｎｐ型のバイポ
ーラトランジスタＴ３のコレクタ端子に接続し、トラン
ジスタＴ２のベース端子をｎｐｎ型のバイポーラトラン
ジスタＴ４のコレクタ端子に接続スる。
トランジスタＴ３及びＴ４のエミッタ端子を電；片圧端
子÷Ｖｃｃ及び電源負端子−Ｖｃｃに夫々接続する。
子÷Ｖｃｃ及び電源負端子−Ｖｃｃに夫々接続する。
トランジスタＴ、及びＴ４のベース端子をｎｐｎ型のバ
イポーラトランジスタＴＩ４のコレクタ端子及びエミッ
タ端子に夫々接続する。
イポーラトランジスタＴＩ４のコレクタ端子及びエミッ
タ端子に夫々接続する。
トランジスタＴ３及びＴ、のベース端子をｎｐｎ型のバ
イポーラトランジスタＴ２３のコレクタ端子及びエミッ
タ端子に夫々接続する。
イポーラトランジスタＴ２３のコレクタ端子及びエミッ
タ端子に夫々接続する。
トランジスタＴ、４及びＴ２３のベース端子を矩形ブロ
ックＣ１例えば上述したイタリア国特許出願明細書に記
載された他の構体による回路制御手段に接続する。
ックＣ１例えば上述したイタリア国特許出願明細書に記
載された他の構体による回路制御手段に接続する。
この回路制御手段ＣをブロックＳＷで示すスイッチング
信号源に接続し、スイッチング時にこの信号源から発生
した信号によってトランジスタＴＩ４及びＴ２３を交互
に導通駆動する。これがため、トランジスタＴ１及びＴ
４が導通状態となると、トランジスタＴ２及びＴ３がカ
ットオフ状態となり、又、その逆の状態となる。出力段
のトランジスタＴ１及びＴ２は導通すると飽和状態とな
る。
信号源に接続し、スイッチング時にこの信号源から発生
した信号によってトランジスタＴＩ４及びＴ２３を交互
に導通駆動する。これがため、トランジスタＴ１及びＴ
４が導通状態となると、トランジスタＴ２及びＴ３がカ
ットオフ状態となり、又、その逆の状態となる。出力段
のトランジスタＴ１及びＴ２は導通すると飽和状態とな
る。
上述したイタリア国特許出願明細書によれば、トランジ
スタＴ３及びＴ４も導通すると飽和状態となる。
スタＴ３及びＴ４も導通すると飽和状態となる。
回路の作動を説明するに当り、スイッチング信号によっ
てトランジスタＴ１．をカットオフ状態にし、トランジ
スタＴ２３を導通状態にするものとする。
てトランジスタＴ１．をカットオフ状態にし、トランジ
スタＴ２３を導通状態にするものとする。
トランジスタＴ３が殆ど遅延なく導通して飽和状態とな
ると、これによりトランジスタＴ、のベースから電荷を
取出してこのトランジスタの飽和からカットオフ状態へ
のスイッチング過渡期間を減少するようになる。しかし
、先ず最初トランジスタＴ４が導通し続け、そのベース
に蓄積された電荷が無くなるまで飽和状態となる。この
過渡中トランジスタＴ４はトランジスタＴ２３のエミッ
タ電流を吸収し続けてトランジスタＴ２が導通するのを
阻止し、従ってトランジスタＴ２はトランジスタＴ４の
飽和状態により決まる遅延でスイッチングされるように
なる。
ると、これによりトランジスタＴ、のベースから電荷を
取出してこのトランジスタの飽和からカットオフ状態へ
のスイッチング過渡期間を減少するようになる。しかし
、先ず最初トランジスタＴ４が導通し続け、そのベース
に蓄積された電荷が無くなるまで飽和状態となる。この
過渡中トランジスタＴ４はトランジスタＴ２３のエミッ
タ電流を吸収し続けてトランジスタＴ２が導通するのを
阻止し、従ってトランジスタＴ２はトランジスタＴ４の
飽和状態により決まる遅延でスイッチングされるように
なる。
トランジスタＴ３及びＴ４は、トランジスタＴ１のカッ
トオフ状態を加速すると共にトランジスタＴ２の点弧を
遅延することによりトランジスタＴ、及びＴ２が同時に
導通するのを防止することができ、又、装置自体の集積
化に害を与えないようにその持続期間をｍ１ｊ限し得る
ようになる。
トオフ状態を加速すると共にトランジスタＴ２の点弧を
遅延することによりトランジスタＴ、及びＴ２が同時に
導通するのを防止することができ、又、装置自体の集積
化に害を与えないようにその持続期間をｍ１ｊ限し得る
ようになる。
回路の作動は、逆のスイッンチングの場合にも同様且つ
対称的となる。即ちトランジスタＴ、によってトランジ
スタＴ２のカットオフ状態を加速すると共にトランジス
タＴ３によってトランジスタＴ１の点弧を遅延し、これ
により同時導通による損傷を防止する。
対称的となる。即ちトランジスタＴ、によってトランジ
スタＴ２のカットオフ状態を加速すると共にトランジス
タＴ３によってトランジスタＴ１の点弧を遅延し、これ
により同時導通による損傷を防止する。
かかる解決策の経済的な実現可能性は、２個の通常のバ
イポーラトランジスタＴ３及びＴ、を追加の素子として
用いることにより同時導通による損傷を簡単に防止し得
ると言う事実から明らかである。
イポーラトランジスタＴ３及びＴ、を追加の素子として
用いることにより同時導通による損傷を簡単に防止し得
ると言う事実から明らかである。
又、トランジスタＴ３及びＴ、は供給電流の吸収を何ら
増大させる必要はない。その理由は、出力トランジスタ
Ｔ１のベース電流を、出力の再使用に際しトランジスタ
Ｔ、４ （このトランジスタＴＩ４ のベース電流が
無視し得る１直以下であるため）を経てトランジスタＴ
４の人力ベース電流として供給すると共に、トランジス
タＴ２のベース電流を、入力の再使用に際しトランジス
タＴ２３（このトランジスタＴ２３のベース電流が無視
しく尋る１直以下であるため）を経てトランジスタＴ３
の出力ベース電流として供給するからである。
増大させる必要はない。その理由は、出力トランジスタ
Ｔ１のベース電流を、出力の再使用に際しトランジスタ
Ｔ、４ （このトランジスタＴＩ４ のベース電流が
無視し得る１直以下であるため）を経てトランジスタＴ
４の人力ベース電流として供給すると共に、トランジス
タＴ２のベース電流を、入力の再使用に際しトランジス
タＴ２３（このトランジスタＴ２３のベース電流が無視
しく尋る１直以下であるため）を経てトランジスタＴ３
の出力ベース電流として供給するからである。
しかし、上述した誘導性負荷のスイッチングを行う制御
回路は、これを実際上モノリシック集積回路として形成
する際、この発明に関する技術的な問題に密接して関連
する欠点を有する。
回路は、これを実際上モノリシック集積回路として形成
する際、この発明に関する技術的な問題に密接して関連
する欠点を有する。
既知のようにカットオフ状態に保持されているも集積回
路のトランジスタから漏洩電流が流れ肖るようになる。
路のトランジスタから漏洩電流が流れ肖るようになる。
上述した回路の場合にはトランジスタＴ、及びＴ２３か
らの漏洩電流によって、トランジスタＴ３及びＴ、を不
所望に再点弧するようになり従って出力トランジスタＴ
、及びＴ２の制御精度に悪影響を与えるようになる。
らの漏洩電流によって、トランジスタＴ３及びＴ、を不
所望に再点弧するようになり従って出力トランジスタＴ
、及びＴ２の制御精度に悪影響を与えるようになる。
本発明の目的は、従来の回路と同程度の費用で、しかも
作動の信頼性を著しく向上し得るようにした誘導性負荷
のスイッチングを行うモノリシック集積化制御回路を提
供せんとするにある。
作動の信頼性を著しく向上し得るようにした誘導性負荷
のスイッチングを行うモノリシック集積化制御回路を提
供せんとするにある。
本発明は各々が第１．第２及び制御端子を有する直列接
続の第１回路手段７．／及び第２回路手段Ｔ２／により
構成されたプッシュプル出力段を具え、各回路手段の第
１及第２端子を供給電圧発生器の第一１端子＋Ｖｃｃ及
び第２端子−ν。０間に接続し、これら第１回路手段Ｔ
、／及び第２回路手段Ｔ２′のの制御電極を、スイッチ
ング信号源ＳＷ’に接続され、これら第１及び第２回路
手段を交互に導通せしめる制御回路手段Ｃ′に夫々接続
し、ほかに各々が第１．第２及び制御端子を有する電荷
抽出用の第１トランジスタＴ３′及び第２トランジスタ
Ｔ４′を具え、第１トランジスタＴ３′はその第１及び
第２端子を、第１回路手段Ｔ１′が接続された供給電圧
発生器の端子＋Ｖｃｃと、第１回路手段の制御端子との
間に接続し、第２トランジスタＴ、／はその第１及び第
２端子を、第２回路手段Ｔ２′が接続された供給電圧発
生器の端子−Ｖｃｃと、第１回路手段の制御端子との間
に接続し、これら第１及び第２トランジスタＴ３′及び
Ｔ、′ を、前記第１及び第２回路手段 Ｔ２′及び
ＴＩ′が夫々導電状態となる際これら第１及び第２トラ
ンジスタ７、／及びＴ、′ の作動を制御する回路制
御手段Ｃ′ に結合し、これら第１及び第２トランジス
タＴ３′及びＴ４′ の各々を、第２及び第１回路手
段が夫々導通可能状態に保持される期間以上の予定期間
に亘り導通せしめられるようにした誘導性負荷のスイッ
チングを行うモノリシック集積化制御回路において、前
記電荷抽出用の第１トランジスタＴ３／ の制御端子
を単一方向に導通する第１回路素子０３′を経て回路制
御手段Ｃ′に結合し、この第１回路素子０３′ は、
その第１端子を前記制御端子に接続し、且つ第２端子を
前記回路制御手段Ｃ′に接続すると共に第１抵抗Ｒ３／
を経て前記第１トランジスタＴ３′ が接続された供
給電圧発生器の端子に接続し、前記電荷抽出用の第２ト
ランジスタＴ４′の制御端子を、単一方向に導通する第
２回路素子 ０４′ を経て回路制御手段（Ｃ′）に
結合し、この第２回路素子り、′ はその第１端子を
前記回路制御手段Ｃ′に接続すると共に第２抵抗Ｒ４′
を経て前記第２トランジスタＴ、／が接続された供給電
圧発生器の端子に接続し、且つ第２端子を第２トランジ
スタＴ４′の制御端子に接続するようにしたことを特徴
とする 図面に付き本発明を説明する。
続の第１回路手段７．／及び第２回路手段Ｔ２／により
構成されたプッシュプル出力段を具え、各回路手段の第
１及第２端子を供給電圧発生器の第一１端子＋Ｖｃｃ及
び第２端子−ν。０間に接続し、これら第１回路手段Ｔ
、／及び第２回路手段Ｔ２′のの制御電極を、スイッチ
ング信号源ＳＷ’に接続され、これら第１及び第２回路
手段を交互に導通せしめる制御回路手段Ｃ′に夫々接続
し、ほかに各々が第１．第２及び制御端子を有する電荷
抽出用の第１トランジスタＴ３′及び第２トランジスタ
Ｔ４′を具え、第１トランジスタＴ３′はその第１及び
第２端子を、第１回路手段Ｔ１′が接続された供給電圧
発生器の端子＋Ｖｃｃと、第１回路手段の制御端子との
間に接続し、第２トランジスタＴ、／はその第１及び第
２端子を、第２回路手段Ｔ２′が接続された供給電圧発
生器の端子−Ｖｃｃと、第１回路手段の制御端子との間
に接続し、これら第１及び第２トランジスタＴ３′及び
Ｔ、′ を、前記第１及び第２回路手段 Ｔ２′及び
ＴＩ′が夫々導電状態となる際これら第１及び第２トラ
ンジスタ７、／及びＴ、′ の作動を制御する回路制
御手段Ｃ′ に結合し、これら第１及び第２トランジス
タＴ３′及びＴ４′ の各々を、第２及び第１回路手
段が夫々導通可能状態に保持される期間以上の予定期間
に亘り導通せしめられるようにした誘導性負荷のスイッ
チングを行うモノリシック集積化制御回路において、前
記電荷抽出用の第１トランジスタＴ３／ の制御端子
を単一方向に導通する第１回路素子０３′を経て回路制
御手段Ｃ′に結合し、この第１回路素子０３′ は、
その第１端子を前記制御端子に接続し、且つ第２端子を
前記回路制御手段Ｃ′に接続すると共に第１抵抗Ｒ３／
を経て前記第１トランジスタＴ３′ が接続された供
給電圧発生器の端子に接続し、前記電荷抽出用の第２ト
ランジスタＴ４′の制御端子を、単一方向に導通する第
２回路素子 ０４′ を経て回路制御手段（Ｃ′）に
結合し、この第２回路素子り、′ はその第１端子を
前記回路制御手段Ｃ′に接続すると共に第２抵抗Ｒ４′
を経て前記第２トランジスタＴ、／が接続された供給電
圧発生器の端子に接続し、且つ第２端子を第２トランジ
スタＴ４′の制御端子に接続するようにしたことを特徴
とする 図面に付き本発明を説明する。
第２図において第１図に示す素子と同一の素子には同一
の符号を附して示す。
の符号を附して示す。
第２図に示す本発明制御回路は夫々ｐｎｐ型及びｎｐｎ
型の２個のバイポーラトランジスタＴ、／及びＴ２′を
有する出力段を具え、そのコレクタ端子をｔ自互接続し
て制御回路自体の出力端子を形成する。
型の２個のバイポーラトランジスタＴ、／及びＴ２′を
有する出力段を具え、そのコレクタ端子をｔ自互接続し
て制御回路自体の出力端子を形成する。
トランジスタＴ、／及びＴ２′のエミッタ端子を供給電
圧発生器の正端子・Ｖｃｃ及び負端子−Ｖｃｃに夫々接
続し、これらトランジスタのベース端子を矩形ブロック
Ｃ′で示す回路制御手段に接続する。
圧発生器の正端子・Ｖｃｃ及び負端子−Ｖｃｃに夫々接
続し、これらトランジスタのベース端子を矩形ブロック
Ｃ′で示す回路制御手段に接続する。
この回路制御手段をブロックＳＷ′で示すスイッチング
信号源に接続し、スイッチング時に、この信号源から発
生したスイッチング信号によってトランジスタＴＩ′及
びＴ２′を交互に導通駆動する。
信号源に接続し、スイッチング時に、この信号源から発
生したスイッチング信号によってトランジスタＴＩ′及
びＴ２′を交互に導通駆動する。
この回路制御手段Ｃ′は第１図に示す回路制御手段Ｃ及
びトランジスタＴ１４及びＴ２３の全体と等価の回路に
より構成することができる。
びトランジスタＴ１４及びＴ２３の全体と等価の回路に
より構成することができる。
ｐｎｐ型のバイポーラトランジスタＴ３′のコレクタ端
子をトランジスタＴ、／のベースに接続し、ｎｐｎ型の
バイポーラトランジスタＴ、′のコレクタ端子をトラン
ジスタＴ２′のベース端子に接続する。
子をトランジスタＴ、／のベースに接続し、ｎｐｎ型の
バイポーラトランジスタＴ、′のコレクタ端子をトラン
ジスタＴ２′のベース端子に接続する。
トランジスタＴ３′及びＴ４′のエミッタ端子を電源正
端子＋Ｖｃｃ及び電源負端子−Ｖｃｃに夫々接続する。
端子＋Ｖｃｃ及び電源負端子−Ｖｃｃに夫々接続する。
トランジスタＴ３／及びＴ４′のベース端子を第１ダイ
オードＤ３′の駆除ψび第２タイオード０４７の陰極に
夫々接続する。
オードＤ３′の駆除ψび第２タイオード０４７の陰極に
夫々接続する。
ダイオード０３′の陰極を回路制御手段Ｃ′に接続する
と共に第１低抗Ｒ３′を経て電源正端子＋Ｖｃｃに１ｉ
続ずろ。
と共に第１低抗Ｒ３′を経て電源正端子＋Ｖｃｃに１ｉ
続ずろ。
ダイオードＤ、′の陽極を回路；ｉ’ｌ仰手段Ｃ′に接
続すると共に第２抵抗Ｒ４／を径て電源負端子−Ｖｃｃ
に１１続する。
続すると共に第２抵抗Ｒ４／を径て電源負端子−Ｖｃｃ
に１１続する。
回路制御手段Ｃ′によりスイコ・チンク信ひ源かあのス
イッチアク１３号に従ってトランジスタＴ１′及びＴ、
／を同時に導通状態にすると共にトランジスタＴ２′及
びＴ３′をカットオフ状態にずろか又はその逆の状態と
する。
イッチアク１３号に従ってトランジスタＴ１′及びＴ、
／を同時に導通状態にすると共にトランジスタＴ２′及
びＴ３′をカットオフ状態にずろか又はその逆の状態と
する。
本発明制御回路の１′［勅は第１図のｌ！！知の回路に
つき説明した所と同様である。特にトランジスタＴ３′
及びＴ、／の機能はトランジスタＴ３及びＴ、のけ能と
完全に同一である。
つき説明した所と同様である。特にトランジスタＴ３′
及びＴ、／の機能はトランジスタＴ３及びＴ、のけ能と
完全に同一である。
抵抗Ｒ３／及びＲ６′によって夫々トランジスタＴ３／
及びＴ、′の点弧に対するベース電流のスレシホルド値
を正確に決めることができる。
及びＴ、′の点弧に対するベース電流のスレシホルド値
を正確に決めることができる。
この場合に：まこれらトランジスタの点弧に必要な最小
ベース電流１直は夫々次式で示すことができる。
ベース電流１直は夫々次式で示すことができる。
ココニＶＤ３′及びＶＤ、 ’ ｉｔタイオー １”Ｄ
３’ ｌヒＤ４’の接合電圧を夫々示し、Ｖ［３Ｅ３’
及びＶＢ８４ ′はトランジスタＴ３′及びＴ４′のベ
ース−エミッタ接合電圧を夫々示す。抵抗Ｌ／及びＲ４
′の値を適当に選定することにより、回路制御手段Ｃ′
がらの漏洩電流のみによるトランジスタＴ、／及びＴ４
′の不所望な点弧を防止するような電流スレンホルト値
を得ることができる。
３’ ｌヒＤ４’の接合電圧を夫々示し、Ｖ［３Ｅ３’
及びＶＢ８４ ′はトランジスタＴ３′及びＴ４′のベ
ース−エミッタ接合電圧を夫々示す。抵抗Ｌ／及びＲ４
′の値を適当に選定することにより、回路制御手段Ｃ′
がらの漏洩電流のみによるトランジスタＴ、／及びＴ４
′の不所望な点弧を防止するような電流スレンホルト値
を得ることができる。
又、導通して飽和状態となるトランジスタＴ３′及びＴ
、′がスイッチング中のカットオフ状態にあ゛る際トラ
ンジスタＴ３′及びＴ、′のベースがら抵抗Ｒ３／及び
Ｒ，／を経て電荷が放電されるのをダイオードＤ３’ｕ
びＤ４′によって防止する。がようにして、出力トラン
ジスタＴ、／及びＴ２′を同時に導通する危険性を生ず
るトランジスタＴ３′及びＴ４′のカットオフ過渡期間
が変動するのを防＋ｈする。
、′がスイッチング中のカットオフ状態にあ゛る際トラ
ンジスタＴ３′及びＴ、′のベースがら抵抗Ｒ３／及び
Ｒ，／を経て電荷が放電されるのをダイオードＤ３’ｕ
びＤ４′によって防止する。がようにして、出力トラン
ジスタＴ、／及びＴ２′を同時に導通する危険性を生ず
るトランジスタＴ３′及びＴ４′のカットオフ過渡期間
が変動するのを防＋ｈする。
これがため、所望の作動１：［１度を、極めて簡単且つ
廉価な回路手段、即ち２個の抵抗及び２個のダイオード
を用いて肖ることができる。
廉価な回路手段、即ち２個の抵抗及び２個のダイオード
を用いて肖ることができる。
本発明は上述した例にのみ限定されるものではなく、発
明の要旨を変更しない・滝囲内で腫々の変更を加えるこ
とができる。
明の要旨を変更しない・滝囲内で腫々の変更を加えるこ
とができる。
例えばダイオードの代わりにｍ方向導通を行う他の回路
諧子を用いることができ、しかも出ツノ段のトランジス
タの代わりに既知の数個のトランジスタを具える等価回
路を用いろこともてきる。
諧子を用いることができ、しかも出ツノ段のトランジス
タの代わりに既知の数個のトランジスタを具える等価回
路を用いろこともてきる。
回路制御手段Ｃ′を既１［１の回路とすることもできる
。
。
第１図は誘導性負荷のスイッチングを行う既知の制御和
回路を示すブロック図、 第２図は本発明による誘導性負荷のスイッチングを行う
制御回路を示すブロック図である。 Ｔ、／〜Ｔ、′・・・トランジスタ ０３′〜０４′・・・ダイオード Ｒ３′〜Ｒ，７・・・抵抗 Ｃ′・・回路制御手段 ＳＷ′・・・スイッチング（言号、原 １、ν許出願人 ニスジーニス・マイクロエレット
ロニカーエス・ピー−ニー 代理人弁理士 杉 村 暁 力 量 弁理士 杉 村 興 作！；−
１ 一
回路を示すブロック図、 第２図は本発明による誘導性負荷のスイッチングを行う
制御回路を示すブロック図である。 Ｔ、／〜Ｔ、′・・・トランジスタ ０３′〜０４′・・・ダイオード Ｒ３′〜Ｒ，７・・・抵抗 Ｃ′・・回路制御手段 ＳＷ′・・・スイッチング（言号、原 １、ν許出願人 ニスジーニス・マイクロエレット
ロニカーエス・ピー−ニー 代理人弁理士 杉 村 暁 力 量 弁理士 杉 村 興 作！；−
１ 一
Claims (1)
- 【特許請求の範囲】 １、各々が第１、第２及び制御端子を有する直列接続の
第１回路手段（Ｔ＿１′）及び第２回路手段（Ｔ＿２′
）により構成されたプッシュプル出力段を具え、各回路
手段の第１及第２端子を供給電圧発生器の第１端子（＋
Ｖ＿ｃ＿ｃ）及び第２端子（−Ｖ＿ｃ＿ｃ）間に接続し
、これら第１回路手段（Ｔ＿１′）及び第２回路手段（
Ｔ＿２′）の制御電極を、スイッチング信号源（ＳＷ′
）に接続され、これら第１及び第２回路手段を交互に導
通せしめる制御回路手段（Ｃ′）に夫々接続し、ほかに
各々が第１、第２及び制御端子を有する電荷抽出用の第
１トランジスタ （Ｔ＿３′）及び第２トランジスタ（Ｔ４′）を具え、
第１トランジスタ（Ｔ＿３′）はその第１及び第２端子
を、第１回路手段（Ｔ＿１′）が接続された供給電圧発
生器の端子（＋Ｖ＿ｃ＿ｃ）と、第１回路手段の制御端
子との間に接続し、第２トランジスタ（Ｔ＿４′）はそ
の第１及び第２端子を、第２回路手段（Ｔ＿２′）が接
続された供給電圧発生器の端子（−Ｖ＿ｃ＿ｃ）と、第
１回路手段の制御端子との間に接続し、これら第１及び
第２トランジスタ（Ｔ＿３′及びＴ＿４′）を、前記第
１及び第２回路手段（Ｔ＿２′及びＴ＿１′）が夫々導
通状態となる際これら第１及び第２トランジスタ（Ｔ＿
３′及びＴ＿４′）の作動を制御する回路制御手段（Ｃ
′）に結合し、これら第１及び第２トランジスタ（Ｔ＿
３′及びＴ＿４′）の各々を、第２及び第１回路手段が
夫々導通可能状態に保持される期間以上の予定期間に亘
り導通せしめられるようにした誘導性負荷のスイッチン
グを行うモノリシック集積化制御回路において、前記電
荷抽出用の第１トランジスタ（Ｔ＿３′）の制御端子を
単一方向に導通する第１回路素子（Ｄ＿３′）を経て回
路制御手段（Ｃ′）に結合し、この第１回路素子（Ｄ＿
３′）は、その第１端子を前記制御端子に接続し、且つ
第２端子を前記回路制御手段（Ｃ′）に接続すると共に
第１抵抗（Ｒ＿３′）を経て前記第１トランジスタ（Ｔ
＿３′）が接続された供給電圧発生器の端子に接続し、
前記電荷抽出用の第２トランジスタ（Ｔ＿４′）の制御
端子を、単一方向に導通する第２回路素子（Ｄ＿４′）
を経て回路制御手段（Ｃ′）に結合し、この第２回路素
子（Ｄ＿４′）はその第１端子を前記回路制御手段（Ｃ
′）に接続すると共に第２抵抗（Ｒ＿４′）を経て前記
第２トランジスタ（Ｔ＿４′）が接続された供給電圧発
生器の端子に接続し、且つ第２端子を第２トランジスタ
（Ｔ＿４′）の制御端子に接続するようにしたことを特
徴とするモノリシック集積化制御回路。 ２、第１回路手段（Ｔ＿１′）及び第２回路手段（Ｔ＿
２′）はその導電型を互いに逆とし、第１回路手段（Ｔ
＿１′）の第１端子及び第２回路手段（Ｔ＿２′）の第
１端子を供給電圧発生器の第１端子（＋Ｖ＿ｃ＿ｃ）及
び第２端子（−Ｖ＿ｃ＿ｃ）に夫々接続し、第１回路手
段（Ｔ＿１′）及び第２回路手段（Ｔ＿２′）の第２端
子を相互接続して制御回路の出力端子を形成し、電荷抽
出用の第１トランジスタ（Ｔ＿３′）及び第２トランジ
スタ（Ｔ＿４′）はその導電型を、前記第１回路手段（
Ｔ＿１′）及び第２回路手段（Ｔ＿２′）の導電型と同
一導電型としたことを特徴とする特許請求の範囲第１項
に記載のモノリシック集積化制御回路。 ３、第１回路手段（Ｔ＿１′）及び第２回路手段（Ｔ＿
２′）をトランジスタとしたことを特徴とする特許請求
の範囲第１項及び第２項の何れかの項に記載のモノリシ
ック集積化制御回路。 ４、第１回路手段（Ｔ＿１′）及び第２回路手段（Ｔ＿
２′）並びに電荷抽出用の第１トランジスタ（Ｔ＿３′
）及び第２トランジスタ（Ｔ＿４′）をバイポーラトラ
ンジスタとし、その各々の第１端子、制御端子及び第２
端子を夫々エミッタ、ベース及びコレクタとしたことを
特徴とする特許請求の範囲第３項に記載のモノリシック
集積化制御回路。 ５、電荷抽出用の第１トランジスタ（Ｔ＿３′）及び第
２トランジスタ（Ｔ＿４′）は導通して飽和状態となる
ようにしたことを特徴とする特許請求の範囲第１項乃至
第４項の何れかの項に記載のモノリシック集積化制御回
路。 ６、単一方向に導通する第１回路素子（Ｄ＿３′）及び
第２回路素子（Ｄ＿４′）をダイオードとし、その各々
の第１及び第２端子を夫々陽極及び陰極としたことを特
徴とする特許請求の範囲第１項乃至第５項の何れかの項
に記載のモノリシック集積化制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT22245A/85 | 1985-09-23 | ||
| IT22245/85A IT1185370B (it) | 1985-09-23 | 1985-09-23 | Circuito di comando per la commutazione di carichi induttivi,integrabile monoliticamente,comprendente uno stadio finale in push-pull |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6269718A true JPS6269718A (ja) | 1987-03-31 |
| JPH0758896B2 JPH0758896B2 (ja) | 1995-06-21 |
Family
ID=11193592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61224047A Expired - Fee Related JPH0758896B2 (ja) | 1985-09-23 | 1986-09-22 | モノリシツク集積化制御回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4700282A (ja) |
| JP (1) | JPH0758896B2 (ja) |
| DE (1) | DE3632119C2 (ja) |
| FR (1) | FR2587858B1 (ja) |
| GB (1) | GB2181915B (ja) |
| IT (1) | IT1185370B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007322030A (ja) * | 2006-05-30 | 2007-12-13 | Chugoku Electric Power Co Inc:The | ポンプ加圧方式による温水熱供給システム |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5781046A (en) * | 1995-03-22 | 1998-07-14 | Vtc, Inc. | Push-and-pull driver circuit for driving an H-bridge coupled to a two-terminal inductive load |
| US5751171A (en) * | 1995-03-22 | 1998-05-12 | Vtc Inc. | Predriver for fast current switching through a two-terminal inductive load |
| US5872477A (en) * | 1997-06-13 | 1999-02-16 | Vtc Inc. | Multiplexer with CMOS break-before-make circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54102859A (en) * | 1978-01-30 | 1979-08-13 | Sony Corp | Pulse amplifier circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55140309A (en) * | 1979-04-19 | 1980-11-01 | Trio Kenwood Corp | Push-pull amplifying circuit |
| IT1218316B (it) * | 1982-03-17 | 1990-04-12 | Ates Componenti Elettron | Circuito di comando in commutazione di carichi induttivi,integrabile monolicamente,comprendente uno stadio finalein push-pull |
| GB8311072D0 (en) * | 1983-04-22 | 1983-05-25 | Sinclair Res Ltd | Amplifiers |
-
1985
- 1985-09-23 IT IT22245/85A patent/IT1185370B/it active
-
1986
- 1986-09-15 US US06/907,680 patent/US4700282A/en not_active Expired - Lifetime
- 1986-09-18 GB GB8622533A patent/GB2181915B/en not_active Expired
- 1986-09-19 FR FR868613116A patent/FR2587858B1/fr not_active Expired - Lifetime
- 1986-09-22 JP JP61224047A patent/JPH0758896B2/ja not_active Expired - Fee Related
- 1986-09-22 DE DE3632119A patent/DE3632119C2/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54102859A (en) * | 1978-01-30 | 1979-08-13 | Sony Corp | Pulse amplifier circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007322030A (ja) * | 2006-05-30 | 2007-12-13 | Chugoku Electric Power Co Inc:The | ポンプ加圧方式による温水熱供給システム |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1185370B (it) | 1987-11-12 |
| GB2181915B (en) | 1989-09-20 |
| IT8522245A0 (it) | 1985-09-23 |
| FR2587858A1 (fr) | 1987-03-27 |
| DE3632119A1 (de) | 1987-04-02 |
| DE3632119C2 (de) | 1998-05-20 |
| FR2587858B1 (fr) | 1990-07-27 |
| US4700282A (en) | 1987-10-13 |
| GB2181915A (en) | 1987-04-29 |
| JPH0758896B2 (ja) | 1995-06-21 |
| GB8622533D0 (en) | 1986-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05218837A (ja) | 負荷電流の反転時におけるクロスオーバー期間に対する保護を有するｈ形状ブリッジ回路 | |
| US4612452A (en) | Control circuit for the switching of inductive loads having a push-pull output stage | |
| JPS60157326A (ja) | モノリシック集積回路 | |
| JPS6269718A (ja) | モノリシツク集積化制御回路 | |
| US4358724A (en) | Solid state servo amplifier for a D.C. motor position control system | |
| JP4204119B2 (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JPS6258709A (ja) | トランジスタ保護回路 | |
| JPS61114615A (ja) | トランジスタのモノリシツク集積化スイツチング制御回路 | |
| JPH0235552B2 (ja) | ||
| JPS62137916A (ja) | 静電リレ− | |
| JPS61294924A (ja) | スイツチング回路 | |
| JP2898140B2 (ja) | トランジスタブリッジ回路 | |
| EP0527641B1 (en) | H-bridge flyback recirculator | |
| JPH0328605Y2 (ja) | ||
| JP2909125B2 (ja) | スイッチ回路 | |
| JP2853278B2 (ja) | 駆動回路 | |
| JPS6340314Y2 (ja) | ||
| JPH0158757B2 (ja) | ||
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| JPH0236792A (ja) | 誘導負荷駆動回路 | |
| JPH06196978A (ja) | 直流再生回路 | |
| JPS59165960A (ja) | 誘導性負荷をスイツチングするための制御回路 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPH0530641A (ja) | 電源電圧の極性切替回路 | |
| JPS63133890A (ja) | 誘導負荷駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |