JP2853278B2 - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JP2853278B2 JP2853278B2 JP2159106A JP15910690A JP2853278B2 JP 2853278 B2 JP2853278 B2 JP 2853278B2 JP 2159106 A JP2159106 A JP 2159106A JP 15910690 A JP15910690 A JP 15910690A JP 2853278 B2 JP2853278 B2 JP 2853278B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output transistor
- base
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は駆動回路に関し、特に半導体集積回路で実現
する出力電流の大きい駆動回路に関する。
する出力電流の大きい駆動回路に関する。
第2図は従来の駆動回路の一例を示す回路図である。
駆動出力端子1に接続される負荷を駆動する出力トラ
ンジスタQ1と、出力トランジスタQ1のオン,オフの閾値
を決定するダイオードD1および抵抗R1と、制御入力電流
を制限する抵抗R2とから構成されている。
ンジスタQ1と、出力トランジスタQ1のオン,オフの閾値
を決定するダイオードD1および抵抗R1と、制御入力電流
を制限する抵抗R2とから構成されている。
制御入力端子2に印加された電圧が出力トランジスタ
Q1のベース・エミッタ間電圧とダイオードD1の順方向電
圧の和の電圧より高くなると出力トランジスタQ1はオン
し、低くなるとオフする。
Q1のベース・エミッタ間電圧とダイオードD1の順方向電
圧の和の電圧より高くなると出力トランジスタQ1はオン
し、低くなるとオフする。
〔発明が解決しようとする課題〕 上述した従来の駆動回路を、この駆動回路よりも低電
位の電源で動作する回路と一緒にPN分離プロセス等で半
導体集積回路化した場合、半導体集積回路の基盤電位は
全回路の最低電位となる。このとき、大電流を駆動する
出力トランジスタQ1がオンすると、出力トランジスタQ1
は過飽和となるため、出力トランジスタQ1のベース電流
の一部は基盤に漏れる(出力トランジスタQ1の電流増幅
率,制御入力電圧の変動を考慮して出力トランジスタQ1
のベース電流を設計するため、通常条件では出力トラン
ジスタQ1のベース電流は大きくなり、基盤への漏れ電流
が大きくなる)ため、出力トランジスタQ1がオン時の消
費電力が大きくなるという問題点があった。
位の電源で動作する回路と一緒にPN分離プロセス等で半
導体集積回路化した場合、半導体集積回路の基盤電位は
全回路の最低電位となる。このとき、大電流を駆動する
出力トランジスタQ1がオンすると、出力トランジスタQ1
は過飽和となるため、出力トランジスタQ1のベース電流
の一部は基盤に漏れる(出力トランジスタQ1の電流増幅
率,制御入力電圧の変動を考慮して出力トランジスタQ1
のベース電流を設計するため、通常条件では出力トラン
ジスタQ1のベース電流は大きくなり、基盤への漏れ電流
が大きくなる)ため、出力トランジスタQ1がオン時の消
費電力が大きくなるという問題点があった。
本発明によれば、半導体集積回路上に実現する出力電
流の大きい駆動回路において、負荷を駆動する出力トラ
ンジスタと、この出力トランジスタのベース電流を供給
するコレクタが電源に接続され,エミッタが前記出力ト
ランジスタのベースに接続された前記出力トランジスタ
と同一極性の第1のトランジスタと、制御入力端子と前
記第1のトランジスタのベースとの間に接続して制御入
力電流を制限する第1の抵抗と、前記第1のトランジス
タのベースと前記出力トランジスタのエミッタ間電圧を
分割する第2,第3の抵抗と、前記分割点と前記出力トラ
ンジスタのコレクタ間の電圧を電流に変換し前記第1の
トランジスタのベースに帰還をかける前記出力トランジ
スタと同一極性の第2のトランジスタとを備えることを
特徴とする駆動回路が得られる。
流の大きい駆動回路において、負荷を駆動する出力トラ
ンジスタと、この出力トランジスタのベース電流を供給
するコレクタが電源に接続され,エミッタが前記出力ト
ランジスタのベースに接続された前記出力トランジスタ
と同一極性の第1のトランジスタと、制御入力端子と前
記第1のトランジスタのベースとの間に接続して制御入
力電流を制限する第1の抵抗と、前記第1のトランジス
タのベースと前記出力トランジスタのエミッタ間電圧を
分割する第2,第3の抵抗と、前記分割点と前記出力トラ
ンジスタのコレクタ間の電圧を電流に変換し前記第1の
トランジスタのベースに帰還をかける前記出力トランジ
スタと同一極性の第2のトランジスタとを備えることを
特徴とする駆動回路が得られる。
次に、本発明について第1図を参照して説明する。
第1図は本発明の駆動回路の一実施例を示す回路図で
あり、本実施例において第2図と同一符号を付した素子
は従来例と同一動作を行う素子である。
あり、本実施例において第2図と同一符号を付した素子
は従来例と同一動作を行う素子である。
本実施例の駆動回路は、負荷を駆動する出力トランジ
スタQ1を駆動するコレクタが電源端子3と接続されたト
ランジスタQ2と、制御入力電流を制限する抵抗R2と、ト
ランジスタQ2のベース電圧を制御して出力トランジスタ
Q1の飽和電圧を制御するトランジスタQ3と、出力トラン
ジスタQ1の飽和電圧を決定する抵抗R3,R4とから構成さ
れる。
スタQ1を駆動するコレクタが電源端子3と接続されたト
ランジスタQ2と、制御入力電流を制限する抵抗R2と、ト
ランジスタQ2のベース電圧を制御して出力トランジスタ
Q1の飽和電圧を制御するトランジスタQ3と、出力トラン
ジスタQ1の飽和電圧を決定する抵抗R3,R4とから構成さ
れる。
制御入力電圧が出力トランジスタQ1,トランジスタQ2
のベース・エミッタ間電圧の和で決まる電圧より高い
と、トランジスタQ2からベース電流が供給され、出力ト
ランジスタQ1はオンし、低くなると出力トランジスタQ1
はオフする。出力トランジスタQ1がオンしてコレクタ電
位がベース電位より下がってくると、トランジスタQ3が
オンし、このコレクタ電流によって抵抗R2の電圧降下が
増え、トランジスタQ2のベース電位が下がり、トランジ
スタQ1のベース電流が減少するように帰還がかかるた
め、出力トランジスタQ1の過飽和は防がれる。なお、出
力トランジスタQ1のコレクタ・エミッタ間のオン電圧は
抵抗R3の抵抗値と抵抗R4の抵抗値との比によって決めら
れる。
のベース・エミッタ間電圧の和で決まる電圧より高い
と、トランジスタQ2からベース電流が供給され、出力ト
ランジスタQ1はオンし、低くなると出力トランジスタQ1
はオフする。出力トランジスタQ1がオンしてコレクタ電
位がベース電位より下がってくると、トランジスタQ3が
オンし、このコレクタ電流によって抵抗R2の電圧降下が
増え、トランジスタQ2のベース電位が下がり、トランジ
スタQ1のベース電流が減少するように帰還がかかるた
め、出力トランジスタQ1の過飽和は防がれる。なお、出
力トランジスタQ1のコレクタ・エミッタ間のオン電圧は
抵抗R3の抵抗値と抵抗R4の抵抗値との比によって決めら
れる。
以上説明したように本発明は、出力トランジスタのコ
レクタ電位を制御入力に帰還することによって、出力ト
ランジスタの過飽和を防ぎ、ベース電流も最適化するこ
とができるので、半導体集積回路の基盤への漏れ電流を
非常に小さくすることができ、出力トランジスタのオン
時の消費電力が小さくなるという効果を有する。
レクタ電位を制御入力に帰還することによって、出力ト
ランジスタの過飽和を防ぎ、ベース電流も最適化するこ
とができるので、半導体集積回路の基盤への漏れ電流を
非常に小さくすることができ、出力トランジスタのオン
時の消費電力が小さくなるという効果を有する。
第1図は本発明の駆動回路の一実施例を示す回路図、第
2図は従来の駆動回路の一例を示す回路図である。 1……駆動出力端子、2……制御入力端子、3……電源
端子、D1……ダイオード、Q1……出力トランジスタ、
Q2,Q3……トランジスタ、R1,R2,R3,R4……抵抗。
2図は従来の駆動回路の一例を示す回路図である。 1……駆動出力端子、2……制御入力端子、3……電源
端子、D1……ダイオード、Q1……出力トランジスタ、
Q2,Q3……トランジスタ、R1,R2,R3,R4……抵抗。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H03K 17/04 H03K 17/60
Claims (1)
- 【請求項1】半導体集積回路上に実現する出力電流の大
きい駆動回路において、負荷を駆動する出力トランジス
タと、この出力トランジスタのベース電流を供給するコ
レクタが電源に接続され,エミッタが前記出力トランジ
スタのベースに接続された前記出力トランジスタと同一
極性の第1のトランジスタと、制御入力端子と前記第1
のトランジスタのベースとの間に接続して制御入力電流
を制限する第1の抵抗と、前記第1のトランジスタのベ
ースと前記出力トランジスタのエミッタ間電圧を分割す
る第2,第3の抵抗と、前記分割点と前記出力トランジス
タのコレクタ間の電圧を電流に変換し前記第1のトラン
ジスタのベースに帰還をかける前記出力トランジスタと
同一極性の第2のトランジスタとを備えることを特徴と
する駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2159106A JP2853278B2 (ja) | 1990-06-18 | 1990-06-18 | 駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2159106A JP2853278B2 (ja) | 1990-06-18 | 1990-06-18 | 駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0449712A JPH0449712A (ja) | 1992-02-19 |
JP2853278B2 true JP2853278B2 (ja) | 1999-02-03 |
Family
ID=15686377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2159106A Expired - Lifetime JP2853278B2 (ja) | 1990-06-18 | 1990-06-18 | 駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2853278B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3110648B2 (ja) * | 1995-03-22 | 2000-11-20 | シャープ株式会社 | 表示装置の駆動方法 |
-
1990
- 1990-06-18 JP JP2159106A patent/JP2853278B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0449712A (ja) | 1992-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5469095A (en) | Bridge circuit for driving an inductive load with a shoot-through prevention circuit | |
EP0189564B1 (en) | High to low transition speed up circuit for TTL-type gates | |
US4603268A (en) | Totem pole output circuit with reduced current spikes | |
JP2853278B2 (ja) | 駆動回路 | |
US4454432A (en) | Power efficient TTL buffer for driving large capacitive loads | |
JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
US4481481A (en) | Buffer inverter circuit with adaptive bias | |
EP0199381A1 (en) | Amplifier arrangement | |
US5684427A (en) | Bipolar driver circuit including primary and pre-driver transistors | |
JP2685285B2 (ja) | トランジスタ回路 | |
US4259599A (en) | Complementary transistor switching circuit | |
JP3239631B2 (ja) | 電流制御形半導体装置 | |
JP3332991B2 (ja) | 駆動回路 | |
JPH0669297B2 (ja) | インバータ用ベース電流ドライブ回路 | |
US4727264A (en) | Fast, low-power, low-drop driver circuit | |
JP2815434B2 (ja) | 出力回路装置 | |
JP3194798B2 (ja) | クランプ機能付きスイッチ回路 | |
JP2824469B2 (ja) | 半導体集積回路装置 | |
JPS58110072A (ja) | 半導体装置 | |
JP3035401B2 (ja) | 半導体集積回路 | |
JPS63231514A (ja) | 半導体集積回路 | |
JP2575092B2 (ja) | 電源安定化回路 | |
JPS6311795Y2 (ja) | ||
JP2570480B2 (ja) | レベル変換回路 | |
JPS58220470A (ja) | 半導体装置 |