JPH0449712A - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JPH0449712A JPH0449712A JP2159106A JP15910690A JPH0449712A JP H0449712 A JPH0449712 A JP H0449712A JP 2159106 A JP2159106 A JP 2159106A JP 15910690 A JP15910690 A JP 15910690A JP H0449712 A JPH0449712 A JP H0449712A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output transistor
- base
- output
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は駆動回路に関し、特に半導体集積回路で実現す
る出力電流の大きい駆動回路に関する。
る出力電流の大きい駆動回路に関する。
第２図は従来の駆動回路の一例を示す回路図である。
出力端子１に接続される負荷を駆動する出力トランジス
タＱ１と、出力トランジスタＱ１のオン、オフの閾値を
決定するダイオードＤ！、抵抗Ｒ，と、制御入力電流を
制限する抵抗Ｒ２とから構成されている。
タＱ１と、出力トランジスタＱ１のオン、オフの閾値を
決定するダイオードＤ！、抵抗Ｒ，と、制御入力電流を
制限する抵抗Ｒ２とから構成されている。
制御入力端子２に印加された電圧が出力トランジスタＱ
１のベース・エミッタ間電圧とダイオードＤ、の順方向
電圧の和の電圧より高くなると出力トランジスタＱ１は
オンし、低くなるとオフする。
１のベース・エミッタ間電圧とダイオードＤ、の順方向
電圧の和の電圧より高くなると出力トランジスタＱ１は
オンし、低くなるとオフする。
上述した従来の駆動回路を、この駆動回路より低電位の
電源で動作する回路と一緒にＰＮ分離プロセス等で半導
体集積回路化した場合、半導体集積回路の基盤電位は全
回路の最低電位となる。この場合、大電流を駆動する出
力トランジスタＱ＋がオンした場合、出力トランジスタ
Ｑ１は過飽和となるため、出力トランジスタＱ！のベー
ス電流の一部は基盤に漏れる（出力トランジスタＱ１の
電流増幅率、制御入力電圧の変動を考慮して出力トラン
ジスタＱＩのベース電流を設計するため、通常東件では
出力トランジスタＱ１のベースを流は大きくなり、基盤
への漏れ電流が大きくなる）ため、出力トランジスタＱ
１がオン時の消費電力が大きくなるという欠点がある。
電源で動作する回路と一緒にＰＮ分離プロセス等で半導
体集積回路化した場合、半導体集積回路の基盤電位は全
回路の最低電位となる。この場合、大電流を駆動する出
力トランジスタＱ＋がオンした場合、出力トランジスタ
Ｑ１は過飽和となるため、出力トランジスタＱ！のベー
ス電流の一部は基盤に漏れる（出力トランジスタＱ１の
電流増幅率、制御入力電圧の変動を考慮して出力トラン
ジスタＱＩのベース電流を設計するため、通常東件では
出力トランジスタＱ１のベースを流は大きくなり、基盤
への漏れ電流が大きくなる）ため、出力トランジスタＱ
１がオン時の消費電力が大きくなるという欠点がある。
本発明の駆動回路は、半導体集積回路上に実現する出力
電流の大きい駆動回路において、負荷を駆動する出力ト
ランジスタと、前記出力トランジスタのベース電流を供
給する第１のトランジスタと、制御入力端子と前記第１
のトランジスタのベース間に接続して制御入力電流を制
限する第１の抵抗と、前記第１のトランジスタのベース
と前記出力トランジスタのエミッタ間電圧を分割する第
２、第３の抵抗と、前記分割点と前記出力ｌ・ランジス
タのコ）／フタ間の電圧を電流に変換し前記第１のトラ
ンジスタのベースに帰還をかける第２のトランジスタと
を備えることを特徴とする。
電流の大きい駆動回路において、負荷を駆動する出力ト
ランジスタと、前記出力トランジスタのベース電流を供
給する第１のトランジスタと、制御入力端子と前記第１
のトランジスタのベース間に接続して制御入力電流を制
限する第１の抵抗と、前記第１のトランジスタのベース
と前記出力トランジスタのエミッタ間電圧を分割する第
２、第３の抵抗と、前記分割点と前記出力ｌ・ランジス
タのコ）／フタ間の電圧を電流に変換し前記第１のトラ
ンジスタのベースに帰還をかける第２のトランジスタと
を備えることを特徴とする。
次に、本発明について第１図を参照して説明する。
第１図１，１本発明の駆動回路の一実施例を示す回路図
であり、本実施例において第２図と同一符号を付した素
子は従来例と同一動作を行う素子である。
であり、本実施例において第２図と同一符号を付した素
子は従来例と同一動作を行う素子である。
本実施例の駆動回路は、負荷を駆動する出力トランジス
タＱ１を駆動するコレクタが電源端子３と接続されたｌ
・ランジスタＱ２と、制御入力電流を制限する抵抗Ｒ２
と、トランジスタＱ２のベース電圧を制御して出力トラ
ンジスタＱ１の飽和電圧を制御するトランジスタＱ３と
、出力）・ランジスタＱ、の飽和電圧を決定する抵抗Ｒ
，，Ｒ，とから構成される。
タＱ１を駆動するコレクタが電源端子３と接続されたｌ
・ランジスタＱ２と、制御入力電流を制限する抵抗Ｒ２
と、トランジスタＱ２のベース電圧を制御して出力トラ
ンジスタＱ１の飽和電圧を制御するトランジスタＱ３と
、出力）・ランジスタＱ、の飽和電圧を決定する抵抗Ｒ
，，Ｒ，とから構成される。
制御入力電圧が出力トランジスタＱ＋、ｂランジスタＱ
２のベース・エミッタ間電圧の和で決まる電圧より高い
と、１〜ランジスタＱ２からベース電流が供給され、出
力トランジスタＱ１はオンし、低くなると出力トランジ
スタＱ＋はオフする。出力トランジスタＱＩがオンして
コレクタ電位がベース電位より下がってくると、トラン
ジスタＱ３がオンし、このコレクタ電流によって抵抗Ｒ
２の電圧降下が増え、トランジスタＱ２のベース電位が
下がり、トランジスタＱ、のベース電流が減少するよう
に帰還がかかるため、出力トランジスタＱ１の過飽和は
防げる。なお、出力トランジスタＱ１のコレクタ・エミ
ッタ間のオン電圧は抵抗Ｒ，とＲ４の抵抗値の比によっ
て決められる。
２のベース・エミッタ間電圧の和で決まる電圧より高い
と、１〜ランジスタＱ２からベース電流が供給され、出
力トランジスタＱ１はオンし、低くなると出力トランジ
スタＱ＋はオフする。出力トランジスタＱＩがオンして
コレクタ電位がベース電位より下がってくると、トラン
ジスタＱ３がオンし、このコレクタ電流によって抵抗Ｒ
２の電圧降下が増え、トランジスタＱ２のベース電位が
下がり、トランジスタＱ、のベース電流が減少するよう
に帰還がかかるため、出力トランジスタＱ１の過飽和は
防げる。なお、出力トランジスタＱ１のコレクタ・エミ
ッタ間のオン電圧は抵抗Ｒ，とＲ４の抵抗値の比によっ
て決められる。
以上説明したように本発明は、出力トランジスタのコレ
クタ電位を制御入力に帰還することによって、出力トラ
ンジスタの過飽和を防ぎ、ベース電流も最適化すること
ができるため、半導体集積回路の基盤への漏れ電流を非
常に小さくすることができ、出力トランジスタのオン時
の消費電力が小さくなるという効果がある。
クタ電位を制御入力に帰還することによって、出力トラ
ンジスタの過飽和を防ぎ、ベース電流も最適化すること
ができるため、半導体集積回路の基盤への漏れ電流を非
常に小さくすることができ、出力トランジスタのオン時
の消費電力が小さくなるという効果がある。
第１図は本発明の駆動回路の一実施例を示す回路図、第
２図は従来の駆動回路の一例を示す回路図である。 １・・・駆動出力端子、２・・・制御入力端子、３・・
・電源端子、［）、・・・ダイオード、Ｑ＋ ・・出
力トランジスタ、Ｑ２．Ｑ３・・・トランジスタ、Ｒ、
、Ｒ，２Ｒ，、Ｒ４・・抵抗。
２図は従来の駆動回路の一例を示す回路図である。 １・・・駆動出力端子、２・・・制御入力端子、３・・
・電源端子、［）、・・・ダイオード、Ｑ＋ ・・出
力トランジスタ、Ｑ２．Ｑ３・・・トランジスタ、Ｒ、
、Ｒ，２Ｒ，、Ｒ４・・抵抗。
Claims (1)
- 半導体集積回路上に実現する出力電流の大きい駆動回路
において、負荷を駆動する出力トランジスタと、前記出
力トランジスタのベース電流を供給する第１のトランジ
スタと、制御入力端子と前記第１のトランジスタのベー
ス間に接続して制御入力電流を制限する第１の抵抗と、
前記第１のトランジスタのベースと前記出力トランジス
タのエミッタ間電圧を分割する第２、第３の抵抗と、前
記分割点と前記出力トランジスタのコレクタ間の電圧を
電流に変換し前記第１のトランジスタのベースに帰還を
かける第２のトランジスタとを備えることを特徴とする
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2159106A JP2853278B2 (ja) | 1990-06-18 | 1990-06-18 | 駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2159106A JP2853278B2 (ja) | 1990-06-18 | 1990-06-18 | 駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0449712A true JPH0449712A (ja) | 1992-02-19 |
| JP2853278B2 JP2853278B2 (ja) | 1999-02-03 |
Family
ID=15686377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2159106A Expired - Lifetime JP2853278B2 (ja) | 1990-06-18 | 1990-06-18 | 駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853278B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663744A (en) * | 1995-03-22 | 1997-09-02 | Sharp Kabushiki Kaisha | Driving method for a liquid crystal display |
-
1990
- 1990-06-18 JP JP2159106A patent/JP2853278B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663744A (en) * | 1995-03-22 | 1997-09-02 | Sharp Kabushiki Kaisha | Driving method for a liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2853278B2 (ja) | 1999-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0449712A (ja) | 駆動回路 | |
| JPS6325710A (ja) | トランジスタ回路 | |
| JPH08237046A (ja) | 増幅器回路とその方法 | |
| JP2685285B2 (ja) | トランジスタ回路 | |
| JPS61114615A (ja) | トランジスタのモノリシツク集積化スイツチング制御回路 | |
| JPH05218799A (ja) | インピーダンス乗算器 | |
| US4259599A (en) | Complementary transistor switching circuit | |
| JP2815434B2 (ja) | 出力回路装置 | |
| JP3194798B2 (ja) | クランプ機能付きスイッチ回路 | |
| JPH06326580A (ja) | 駆動回路 | |
| JP2585098B2 (ja) | バイポーラ論理素子のインターフェース | |
| JPH0786895A (ja) | 出力回路 | |
| JP3713916B2 (ja) | レベルシフト回路 | |
| JP3338274B2 (ja) | 電力増幅回路 | |
| JPS63231514A (ja) | 半導体集積回路 | |
| JPH08237044A (ja) | プッシュプル回路 | |
| JPH06140848A (ja) | 演算増幅器 | |
| JP2909125B2 (ja) | スイッチ回路 | |
| JPS61150524A (ja) | 出力駆動回路 | |
| JPH11112246A (ja) | 出力回路 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPH05152869A (ja) | バイアス回路 | |
| JP2001168657A (ja) | パワードライブ回路 | |
| JPS60173906A (ja) | トランジスタ駆動回路 | |
| JPH06125264A (ja) | 出力回路 |