JPH08237046A - 増幅器回路とその方法 - Google Patents

増幅器回路とその方法

Info

Publication number
JPH08237046A
JPH08237046A JP7346574A JP34657495A JPH08237046A JP H08237046 A JPH08237046 A JP H08237046A JP 7346574 A JP7346574 A JP 7346574A JP 34657495 A JP34657495 A JP 34657495A JP H08237046 A JPH08237046 A JP H08237046A
Authority
JP
Japan
Prior art keywords
current
circuit
transistor
output
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7346574A
Other languages
English (en)
Inventor
Gabriel A Rincon
エイ.リンコン ガブリエル
Nicolas Salamina
サラミナ ニコラス
Marco Corsi
コルシ マルコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH08237046A publication Critical patent/JPH08237046A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3083Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
    • H03F3/3086Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
    • H03F3/3088Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal with asymmetric control, i.e. one control branch containing a supplementary phase inverting transistor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3083Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
    • H03F3/3086Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
    • H03F3/3089Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal comprising field-effect transistors in the control circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】ゼロ入力電流が小さく、バイアス電流に比例し
て大電流レベルを供給したりシンクする効率の高い演算
増幅器回路を提供する。 【解決手段】増幅器10は、供給回路20とシンク回路
22とを含む出力段18と増幅器段14とを含む。シン
ク回路の電流はミラー回路34の低電流にほぼミラーさ
れる。比較的大電流の場合、抵抗器36はミラー回路の
電流をシンク回路の電流以下に維持する。ダイオード3
8は電流の流れをミラー回路に変えて、負荷12から電
流をシンクするシンク回路を支援する。電流源29は供
給回路とミラー回路とに電流を供給する。増幅器段が出
力する制御信号によって、ミラー回路は電流源から電流
を引出すか、引出さない。ミラー回路が電流源から電流
を引き出すと、出力段はシンク回路の電流をシンクし、
ミラー回路が電流源から電流を引き出さないと、出力段
は供給回路を介して電流を供給する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般的に電子デバ
イスの分野に関し、より詳細には、増幅器回路とその方
法に関する。
【0002】
【従来の技術および発明が解決しようとする課題】電子
回路の多くは、回路内部の信号を操作する増幅器を使用
している。増幅器の出力は、負荷回路に出力電圧を供給
するために接続されている。増幅器の各種動作は、出力
段の設計によって影響を受ける。たとえば、ある種の増
幅器は負荷に大出力電流を送ることができる。ある種の
増幅器は、クロスオーバ歪の小さい出力を供給しなけれ
ばならない。さらに別の増幅器は、比較的高周波におい
て利得と安定度の双方を維持することが要求される。こ
れらの要求条件によって、出力段の設計はいろいろな制
約を受けることになる。
【0003】動作中、増幅器回路は電源からの電流を消
費する。この電流の一部は、ゼロ入力電流(quies
cent current)として知られるているが、
増幅器の内部回路をバイアスするために使用される。ゼ
ロ入力電流は小さいことが望ましい。その理由は、増幅
器が軽負荷あるいは無負荷で動作している場合、ゼロ入
力電流が小さいと電力消費が低減するからである。
【0004】以前に開発された増幅器の出力回路も、こ
れらの問題のいくつかに対処している。たとえば、A級
回路と呼ばれる出力回路は出力の歪が小さい。都合の悪
いことに、A級回路は本質的に大量のゼロ入力電流を消
費する。第2の級の出力回路はB級回路と呼ばれる。B
級回路が消費するゼロ入力電流は非常に小さい。しか
し、B級回路はかなりのクロスオーバ歪を示す。A級回
路とB級回路を混合した出力回路は、AB級回路と呼ば
れている。AB級回路は等値なB級回路よりも大きいゼ
ロ入力電流を消費するが、等値なA級回路よりも小さい
ゼロ入力電流を消費する。結果として、AB級回路はB
級回路よりも小さいクロスオーバ歪を示すが、A級回路
よりも大きいクロスオーバ歪を示す。
【0005】ゼロ入力電流が最大許容出力電流の5%か
ら10%で、クロスオーバ歪が適当なレベルになるよう
に、ほとんどの増幅器はAB級回路を使用している。こ
れらの回路は、ゼロ入力電流を十分に小さいレベルにす
るため問題を抱えているのが普通である。さらに、先行
技術による増幅器回路の多くは、出力スイング(out
put swing)あるいは周波数応答を低減させる
回路を使用してゼロ入力電流を小さくしている。
【0006】
【課題を解決する手段】本発明は、先行技術による増幅
器と方法に付随する問題点を取り除くかあるいは軽減さ
せる増幅器とその方法を提供している。より詳細には、
本発明はひとつの実施例の中で、バイアス電流に比例し
て大電流レベルを供給(source)したりシンク
(sink)する増幅器回路を提供している。この増幅
器回路には、出力段を制御する増幅器段が接続されてい
る。出力段には、外部負荷に電流を供給する回路が含ま
れている。さらに、出力段は外部負荷から電流をシンク
する回路を備えている。供給(sourcing)回路
およびシンク(sinking/sink)回路は、共
通出力ノードに接続されたエミッターフォロワ回路で構
成することができる。また出力段には、増幅器段の出力
に接続されるミラー回路(mirror circui
t)が含まれているが、ミラー回路の一例はシンク回路
と共通のベースを持つ接合形バイポーラトランジスタで
ある。最後に、出力段はミラー回路と供給回路の双方に
接続された電流源を含んでいる。ミラー回路はシンク回
路の電流をミラーするために接続されている。ミラー回
路は、出力段の出力に基づいて、供給回路ではなく電流
源から電流を引き出すか、あるいは、電流源から電流を
まったく引き出さないことによって、シンク回路が電流
をシンクすることを防止する。したがって、電流源によ
り、供給回路が外部負荷に出力電流を供給するようにな
るか、あるいはシンクトランジスタが外部負荷から電流
をシンクするようになる。
【0007】本発明の別の側面によれば、出力段には、
供給回路とシンク回路とに共通なノードとミラー回路に
対する出力との間に接続されたダイオードが含まれてい
る。このように、このダイオードは、シンク動作中に電
流をシンクするシンク回路をミラー回路が支援するよう
に、電流の流れをミラー回路に変える。
【0008】本発明のさらに別の側面によれば、出力段
には、電流源とミラー回路との間に接続されたクランプ
回路が含まれている。クランプ回路は、ミラー回路のト
ランジスタが飽和することを防止できるため、ミラー回
路がシンク回路のトランジスタに対するベース電流を妨
害することを防止する。
【0009】本発明の別の側面によれば、ミラー回路の
トランジスタのエミッターと大地電位との間に抵抗器を
含めることができる。この抵抗器は、シンク回路に比例
してミラー回路の電流が増加する速度(rate)を制
御するため、トランジスタがクランプ回路から過剰な電
流を引き出すことを防止して、大電流をシンクしながら
出力段の効率を高めている。
【0010】本発明の技術的な利点は、増幅器による電
力消費を低減させるため小さなゼロ入力電流でバイアス
されていても、大出力電流のシンクあるいは供給ができ
ることである。この利点によって、特に負荷が軽い場合
の増幅器の電力効率が向上し、この増幅器は最新の微小
電力装置の必要条件と両立する。
【0011】本発明の別の技術的な利点は、本発明の教
示に従って作られた出力段は、単一電源で動作できるよ
うに構成できることであり、さらに大地電位のごく近く
にスイングできることである。このため、出力スイング
は従来のB級回路の動作よりも格段に優れている。
【0012】本発明の別の技術的な利点は、本発明の教
示に従って作られた出力段は、信号経路がNPNデバイ
スだけを経由して伝搬され、高周波PNPデバイスの使
用を必要とせずに、帯域幅を広くできるように構成でき
ることである。高周波PNPデバイスは集積回路技術の
多くと互換性がない。
【0013】本発明の別の技術的な利点は、一実施例に
おける本発明の教示に従って作られた増幅器回路の出力
電圧の範囲は、増幅器の出力段の電源に実質的に等しい
値から、およそ大地電位にまで広がっていることであ
る。本増幅器回路は2つの異なる電源を使用することに
よってこの利点を得ることができる。第1の電源は、供
給回路およびシンク回路に対して低レベルの電圧を供給
する。第2の電源は供給回路とミラー回路とにより高い
電圧を供給する。シンク回路と供給回路との出力電圧範
囲は、実質的に第1の電圧源(voltage sup
ply)に等しい。負荷の電流が比較的大きい場合、増
幅器が消費する殆ど全ての電流は第1の電源から引き出
されるのであるから、所与の出力スイングに対する電力
効率は向上する。
【0014】
【発明の実施の形態】本発明とその利点をより完全に理
解するため、添付の図面とともに以下の説明を参照され
たい。なお類似の参照番号は同じ機能を示す。
【0015】図1は、本発明の教示に従って作られ、一
般的に10で示される演算増幅器を示す回路図である。
増幅器10は負荷12に対する出力電流を供給あるいは
シンクするように動作できる。また増幅器10は、供給
あるいはシンクする最大電流に比較して小さいゼロ入力
電流で動作する。増幅器10は負荷12に対する電圧を
出力するが、この電圧は、ほぼ電源電圧の値から大地電
位の範囲内にある。
【0016】増幅器10は増幅器段14を含んでいる。
増幅器段14は多数ある通常の入力段および利得段の1
つで構成されるが、これらの入力段および利得段は適当
に高い利得になっている。入力電圧は増幅器段14の入
力端子16に接続されている。また増幅器10は、増幅
器段14に接続された出力段18も含んでいる。
【0017】出力段18は、負荷12に電流を供給する
とともに負荷12から電流をシンクする。出力段18に
は、供給(sourcing)トランジスタ20とシン
ク(sinking)トランジスタ22とが含まれてい
る。図示の通り、トランジスタ20は1つのNPN接合
バイポーラトランジスタで構成されている。トランジス
タ20は、図2に示すダーリントンペアのかたちに接続
された1対のトランジスタ、あるいは負荷回路12に対
する出力電流を供給する適当な回路で置換できる。トラ
ンジスタ22はNPN接合バイポーラトランジスタで構
成されている。トランジスタ22のコレクタは、出力ノ
ード24でトランジスタ20のエミッターに接続されて
いる。トランジスタ20のコレクタは第1の電源レール
(power supply rail)28に接続さ
れている。トランジスタ22のエミッターは大地電位に
接続されている。トランジスタ20は電流源29によっ
て制御される。電流源29は、ノード32で第2の電源
レール30とトランジスタ20のベースとに接続されて
いる。電流源29は、たとえば、適切にバイアスされた
電流ミラーあるいは他の適切な電流源を含んでいる。
【0018】出力段18は、トランジスタ20、トラン
ジスタ22、電流源29、ミラートランジスタ34によ
り大電流をシンクあるいは供給できる。トランジスタ3
4のコレクタはノード32で電流源29に接続されてい
る。トランジスタ34のベースは増幅器段14の出力と
トランジスタ22のベースに接続されている。トランジ
スタ34のエミッターは、抵抗器36を介して大地電位
に接続されている。抵抗器36は、シンク動作中にトラ
ンジスタ34の電流が増加する速度を調整するように選
ばれている。
【0019】トランジスタ34は、負荷12から電流を
シンクするトランジスタ22を支援することができる。
ダイオード38は、出力ノード24とノード32との間
に接続されている。ノード32における電圧が出力ノー
ド24の電圧より、1ダイオード電圧降下分だけ低い場
合、ダイオード38は、ノード32において出力ノード
24からトランジスタ34に電流を流す。ダイオード3
8は、たとえば、適切なショットキーダイオードで構成
される。またダイオード38には、トランジスタ20の
ベース・エミッター接合が電子雪崩に誘起されてβが劣
化すること(avalanche−induced b
eta degradation)を防止するという付
加的利点がある。
【0020】クランプ回路40はノード32に接続さ
れ、トランジスタ34が飽和して、このためトランジス
タ22のベース電流を小さくなることを防止している。
クランプ40はトランジスタ42を含んでいる。トラン
ジスタ42のコレクタは電源レール28に接続されてい
る。トランジスタ42のエミッターはノード32に接続
されている。トランジスタ42のベースは、ノード46
で電流源44に接続されている。電流源44は電源レー
ル30に接続されている。第1と第2のダイオード4
8、50はノード46と大地の間に接続されている。ダ
イオード48、50はダイオード接続されたトランジス
タ(diode coupled transisto
r)、あるいはノード46の電圧を確定する他の適切な
ダイオードで構成してもよい
【0021】動作する場合、増幅器10は入力端子16
の入力信号を増幅し、ノード24で負荷12に対する出
力信号を発生する。出力段18は、負荷12に電流を供
給するかあるいは負荷12からの電流をシンクする。負
荷12に電流を供給する場合、増幅器段14の出力は低
電位電圧になる。増幅器段14の出力が低くなると、ト
ランジスタ22、34は十分な電流量を流すことができ
なくなる。こうなることを、トランジスタ22、34の
「オフ」状態と呼ぶ。注意されたいことは、トランジス
タ34のエミッター電流は、トランジスタ22にほぼミ
ラーされるか、あるいは低電流レベルで再生される(r
eplicated)ように、トランジスタ22、34
が接続されていることである。トランジスタ34はオフ
になるので、電流源29の出力はトランジスタ20のベ
ースに流される。これによって、出力段18が動作して
ノード24で負荷12に対する出力電流を発生し、ノー
ド24の電圧が上昇する。ノード24の電圧はトランジ
スタ20の飽和電圧で制限を受けるだけなので、電源レ
ール28の電圧にほぼ等しい値に上昇する。全出力のス
イングが使用できるように、電源レール30の電圧は、
トランジスタ20のベース・エミッター間電圧を確定
し、かつ電流源29に適切な余裕を与えて動作させるた
めに十分な量だけ、電源28の電圧より高くなければな
らない。たとえば、電源レール28は3ボルト電源を、
電源レール30は5ボルト電源を含んでいてもよい。2
重電源を使用すると、出力段18による電力消費が減少
し、これによって増幅器10の効率が増加する。これに
代わる方法として、電源レール28、30を共通の電圧
源に接続してもよい。この構成においては、トランジス
タ20のベース・エミッター接合の両端の電圧降下と電
流源29の電圧条件とによって、出力電圧はほぼ1ボル
トの電源電圧の範囲でスイングできることになる。
【0022】また出力段18は、負荷12に対する電流
シンクとしても動作する。シンクとして動作するには、
増幅器段14の出力電圧により、トランジスタ34のコ
レクタとエミッターの間に電流が流れなければならな
い。こうなることを、トランジスタ22、34の「オン
状態」と呼ぶ。トランジスタ34を通る電流は、少なく
とも抵抗器36の両端の電圧降下が無視できるような低
電流レベルで、トランジスタ22にミラーされる。注意
されたいことは、比率を選択することによりトランジス
タ22の電流がトランジスタ34の電流に比例するよう
に、トランジスタ34、22の大きさを拡大縮小(sc
ale)できることである。トランジスタ34は電流源
29からの電流を吸収するから、ノード32の電圧を小
さくしてトランジスタ20をオフにする。ノード32の
電圧が降下を続けると、出力ノード24の電圧が、ダイ
オード38の両端のダイオード電圧降下分だけノード3
2の電圧よりも高い間、ダイオード38は出力ノード2
4からノード32に電流を流す。このように、ダイオー
ド38は、負荷12から電流をシンクするトランジスタ
22をトランジスタ34が支援するように、電流の流れ
をトランジスタ34に変える。こうなると、電流源29
と逆方向である必要がなく、トランジスタ34のコレク
タ電流が無駄になることが防止されて、増幅器10の効
率が改善される。
【0023】クランプ回路40は、ノード32の電圧
が、トランジスタ34が飽和状態になる電圧に降下する
ことを防止する。シンク動作中、出力ノード24の電圧
は低下して大地電位になろうとする。また、ダイオード
38を介して電流が流れている間、ノード32の電圧は
出力ノード24の電圧と共に低下する。クランプ40
は、トランジスタ34が飽和する点まで、ノード32の
電圧が降下することを防止する。ノード46の電圧は、
大地電位よりも2ダイオード電圧降下分だけ高い電圧で
ある。したがって、ノード32の電圧が大地電位よりも
1ダイオード電圧降下分だけ高い電圧になると、トラン
ジスタ42は自身のエミッターに電流を流し始める。こ
れによって、ノード32の電圧に対する下限が確定しト
ランジスタ34が飽和することが防止される。クランプ
回路40が導通になり始めると、ダイオード38の電圧
降下が小さくなり、ダイオード38はオフになり始め
る。
【0024】抵抗器36は、トランジスタ34の電流が
増加する速度を制御する。低電流の場合、トランジスタ
22、34のエミッター領域が1対1の関係で拡大縮小
されると仮定すれば、トランジスタ34のエミッター電
流は、トランジスタ22のエミッター電流にほぼ等し
い。大電流の場合、トランジスタ22のエミッター電流
とともにトランジスタ34のエミッター電流が直線的に
増加することを抵抗器36が防止する。このため、出力
段18が電流をシンク中で出力ノード24の電圧が低い
場合、出力段18は低バイアス電流で動作することがで
き、クランプ回路40は強制的に導通になる。
【0025】増幅器10の出力段18は、少なくとも2
つの利点を提供するように構成される。第1は、出力段
18をその最大出力電流に比例した低ゼロ入力電流でバ
イアスできることである。この利点により、電力消費が
低減し、増幅器10の効率が増加するので、増幅器10
は最新の微小電力装置の必要条件と両立する。その上、
出力段18は信号経路にNPNトランジスタを使用して
帯域幅を広くしている。
【0026】図2は、本発明の教示に従って作られ、一
般的に110で示される演算増幅器を示す回路図であ
る。NPNのβが約30で、50マイクロアンペアのバ
イアス電流がトランジスタ136のベースに流れるとい
う最悪ケースを想定すると、増幅器110は、負荷11
2との間で25ミリアンペアから30ミリアンペアのオ
ーダの電流を供給あるいはシンクできる。また増幅器1
10は、増幅器110がシンクできる最大電流に比較し
て小さいゼロ入力電流で動作する。増幅器110は負荷
112に電圧を出力するが、この電圧は電源146にほ
ぼ等しい値から大地電位までの範囲内にある。
【0027】増幅器110は増幅器段114を含んでい
る。増幅器段114は多数ある通常の入力段および利得
段の1つで構成されるが、これらの入力段と利得段は適
当に高い利得になっている。図示の通り、増幅器段11
4は、BiCMOSを折り返したカスケード増幅器段
(BiCMOS folded cascade am
plifier stage)を含んでいる。入力電圧
は、増幅器段114の入力トランジスタ116、118
に接続される。トランジスタ116、118は通常の差
動ペア構成で接続されたPMOSトランジスタから成っ
ている。また増幅器110は、複数のPMOSトランジ
スタ122から成る電流ミラー120を含んでいる。電
流ミラー120は増幅器110を動作させる電流を供給
する。電流ミラー120は第1の電源124に接続され
ている。増幅器段114には出力トランジスタ126が
含まれている。増幅器段114は、トランジスタ126
の出力をノード128に供給する。ノード128は増幅
器110の出力段130に接続されている。
【0028】出力段130は負荷112に電流を供給す
るとともに負荷112から電流をシンクする。出力段1
30は、供給(sourcing)回路132とシンク
(sinking)トランジスタ134を含んでいる。
図示の通り、供給回路132は、第1と第2のNPN接
合バイポーラトランジスタ136、138をそれぞれ含
んでいる。トランジスタ136、138は、ベースをオ
フにする抵抗器140を使用したダーリントンペアを形
成するように接続されている。抵抗器140を適切な大
きさにすることにより、増幅器のクロスオーバ歪を最小
にすることができる。また供給回路132は飽和防止ト
ランジスタ142を含んでいる。トランジスタ142の
ベースは、トランジスタ138のベースに接続されてい
る。さらにトランジスタ142のエミッターは、トラン
ジスタ136のベースに接続されている。最後にトラン
ジスタ142のコレクタは、トランジスタ138のコレ
クタに接続されている。供給回路132の出力は、ノー
ド144にあるトランジスタ136のエミッターで構成
されている。トランジスタ138のコレクタは、第2の
電源146に接続されている。トランジスタ136のコ
レクタは、第1の電源124に接続されている。シンク
トランジスタ134のコレクタは、出力ノード144に
接続されている。さらにトランジスタ134のエミッタ
ーは大地電位に接続されている。
【0029】トランジスタ136のベースは電流源12
0に接続されている。出力段130は、供給回路13
2、シンク回路134、電流源120、ミラー回路14
8の組合わせにより、25ミリアンペアから30ミリア
ンペアのオーダの電流を供給あるいはシンクできる。ミ
ラー回路148は、ベースをオフにする抵抗器140を
使用したダーリントンペアを形成するように接続された
第1と第2のNPN接合バイポーラトランジスタ15
0、152を含んでいる。トランジスタ150のベース
は、増幅器段114の出力にあるノード128に接続さ
れている。トランジスタ150のコレクタは電源124
に接続されている。トランジスタ150のエミッター
は、トランジスタ152のベースに接続されている。ト
ランジスタ152のエミッターは、抵抗器156を介し
て大地電位に接続されている。トランジスタ152のコ
レクタは、ダイオード接続のトランジスタ158を介し
て電流源120に接続されている。抵抗器156は、シ
ンク動作中にミラー回路148の電流が増加する速度を
調整するように選ばれている。
【0030】ミラー回路148は、負荷112から電流
をシンクするトランジスタ134をを支援する。出力ノ
ード144とノード162の間にダイオード160が接
続されている。ダイオード160は、ノード162の電
圧が出力ノード144の電圧よりもほぼ1ダイオード電
圧降下分だけ低い場合、ノード162で出力ノード14
4からミラー回路148に電流を流す。ダイオード16
0は、たとえば、適切なショットキーダイオードで構成
すればよい。またダイオード160には、トランジスタ
136、138のベース・エミッター接合が電子雪崩に
誘起されてβが劣化することを防止するという付加的利
点がある。
【0031】ミラー回路148のトランジスタ152が
飽和して、トランジスタ134のベース電流が減少する
ことを防止するため、ノード162でクランプ回路16
4が接続されている。クランプ164は、ベースをオフ
にする抵抗器170を使用したダーリントンペアを形成
するように接続された第1と第2のNPN接合バイポー
ラトランジスタ166、168を含んでいる。トランジ
スタ166、168のコレクタは、電源レール146に
接続されている。トランジスタ168のエミッターはノ
ード162に接続されている。トランジスタ166のベ
ースは、ノード172で電流源120に接続されてい
る。第1、第2、第3のダイオード接続されたNPN接
合バイポーラトランジスタ174、176、178はそ
れぞれノード172と大地電位の間に接続されている。
【0032】また増幅器110は特別な補正回路を含ん
でいる。たとえば、ミラー回路148は、トランジスタ
152を含む小ループ(minor loop)のMi
ller効果を補正する(Miller−compen
sate) ため、トランジスタ152のコレクタとベ
ースの間に接続されたコンテンサ180を含んでいる。
同様に、補正するときの支援用にトランジスタ134の
コレクタとベースとの間にコンデンサ182が接続され
ている。最後に、出力ノード144と増幅器段114と
の間に、コンデンサ184が接続されている。動作する
場合、増幅器110は入力トランジスタ116、118
の入力信号を増幅して、負荷112に対する出力信号を
ノード144に発生する。出力段130は、負荷112
に電流を供するかあるいは負荷112から電流をシンク
する。負荷112に電流を供給する場合、増幅器段11
4の出力はノード128で低電位電圧になる。増幅器段
114の出力が低くなると、トランジスタ150、15
2、134は十分な電流量を流すことができなくなる。
こうなることを、トランジスタ150、152、134
の「オフ」状態と呼ぶ。注意されたいことは、トランジ
スタ152のエミッター電流はトランジスタ134にほ
ぼミラーされるか、あるいは低電流レベルで再生される
ように、トランジスタ150、152、134が接続さ
れていることである。トランジスタ150はオフになる
ので、トランジスタ158における電流源120の出力
は、供給回路132のトランジスタ136のベースに流
される。これによって、出力段130が動作してノード
144で負荷112に対する出力電流を発生し、ノード
144の電圧が上昇する。ノード144の電圧はトラン
ジスタ138の飽和電圧で制限を受けるだけなので、ノ
ード144の電圧は、電源レール146の電圧にほぼ等
しい値に上昇する。全出力のスイングが使用できるよう
に、電源レール146の電圧は、トランジスタ136、
138のベース・エミッター間電圧を確定し、かつ電流
源120に適切な余裕を与えて動作させるために十分な
量だけ、電源レール124の電圧より高くなければなら
ない。たとえば、電源レール146は3ボルト電圧源
を、電源レール124は5ボルト電圧源を含んでいても
よい。2重電源を使用すると、出力段130による電力
消費が減少し、これによって増幅器110の効率が増加
する。これに代わる方法として、電源レール146、1
24を共通の電圧源に接続してもよい。この構成におい
ては、トランジスタ136、138のベース・エミッタ
ー接合の両端の電圧降下と電流源120の電圧条件とに
よって、出力電圧はほぼ2ボルトの電源電圧の範囲でス
イングできることになる。
【0033】また出力段130は、負荷112に対する
電流シンクとしても動作する。シンクとして動作するに
は、増幅器段114の出力電圧により、トランジスタ1
52のコレクタとエミッターの間に電流が流れなければ
ならない。こうなることを、トランジスタの「オフ」状
態と呼ぶ。トランジスタ152を通る電流は、少なくと
も抵抗器156の両端の電圧降下が無視できるような低
電流レベルで、トランジスタ134にミラーされる。注
意されたいことは、比率を選択することによりトランジ
スタ134の電流がトランジスタ152の電流に比例す
るように、トランジスタ152、134の大きさを拡大
縮小(scale)できることである。トランジスタ1
52はトランジスタ158を介して電流源120からの
電流を吸収するから、トランジスタ136のベースの電
圧を低くしてトランジスタ136、138をオフにす
る。ノード162の電圧が降下を続けると、出力ノード
144の電圧が、ダイオード160の両端のダイオード
電圧降下分だけノード162の電圧よりも高い間、ダイ
オード160は出力ノード144からノード162に電
流を流す。このように、ダイオード160は、負荷11
2から電流をシンクするトランジスタ134をトランジ
スタ152が支援するように、電流の流れをトランジス
タ152に変える。こうなると、電流源120と逆方向
である必要がなく、トランジスタ152のコレクタ電流
が無駄になることが防止されて、増幅器110の効率が
改善される。
【0034】クランプ回路164は、ノード162の電
圧が、トランジスタ152が飽和状態になる電圧に降下
することを防止する。シンク動作中、出力ノード144
の電圧は低下して大地電位になろうとする。またノード
162の電圧は、ダイオード160を介して電流が流れ
ている間、出力ノード144の電圧と共に低下する。ク
ランプ164は、ノード162の電圧が大地電位より1
ダイオード電圧降下分だけ高い電位に減少することを防
止して、トランジスタ152が飽和することを防止す
る。ノード172の電圧は、大地電位よりもほぼ3ダイ
オード電圧降下分だけ高い電圧である。したがって、ノ
ード162の電圧が大地電位よりも1ダイオード電圧降
下分だけ高い電圧になると、トランジスタ166、16
8は電流を流し始める。これによって、ノード162の
電圧に対する下限が確定しトランジスタ152が飽和す
ることが防止される。クランプ回路164が導通になり
始めると、ダイオード160は順方向バイアスでなくな
り、オフになり始める。
【0035】抵抗器156は、トランジスタ152の電
流が増加する速度を制御する。低電流の場合、トランジ
スタ134、152のエミッター領域が1対1の関係で
拡大縮小されると仮定すれば、トランジスタ152のエ
ミッター電流は、トランジスタ134のエミッター電流
にほぼ等しい。大電流の場合、トランジスタ152のエ
ミッター電流がトランジスタ134のエミッター電流と
同じ速度で増加することを抵抗器156が防止する。ま
たこのため、出力段130が電流をシンク中で出力ノー
ド144の電圧が低い場合、出力段130は低バイアス
電流で動作することができ、クランプ回路164は強制
的に導通になる。
【0036】本発明を詳細に説明してきたが、これらの
説明に対して、添付の請求の範囲に定義しているとおり
の本発明の主旨と範囲を逸脱せずに、各種の変更、代
替、変形を行うことができることを理解されたい。たと
えば、図1、2に示す各種のNPNトランジスタやPM
OSトランジスタを、それぞれPNPトランジスタやN
MOSトランジスタに変更してもよいし、回路10、1
10の極性を変更して、負の電圧を出力する増幅器にし
てもよい。
【0037】以上の説明に関して更に以下の項を開示す
る。 (1)入力増幅器段を備えた増幅器回路の出力段であっ
て、外部負荷に出力電流を供給する回路と、前記供給回
路に接続され、外部負荷から電流をシンクする回路であ
って、前記供給回路およびシンク回路が共通の出力ノー
ドを持っている回路と、前記シンク回路に接続され、前
記シンク回路の電流をミラーする回路であって、前記入
力増幅器段の出力によって制御される前記ミラー(mi
rroring)回路と、前記ミラー回路と前記供給回
路に電流を供給するため接続された電流源と、前記ミラ
ー回路に接続され、前記ミラー回路の所定の下限電圧を
確定して、シンク動作中に、前記ミラー回路が前記シン
ク回路を妨害することを防止する電圧クランプ回路と、
前記入力増幅器段の第1の所定の出力に応答して、前記
シンク回路が外部負荷から電流をシンクする場合、前記
供給回路ではなく前記電流源から電流を引き出す前記ミ
ラー回路と、前記入力増幅器段の第2の所定の出力に応
答して、前記供給回路が外部負荷に電流を供給するよう
に、前記電流源に前記供給回路に対して電流を供給させ
る前記ミラー回路と、を含むことを特徴とする出力段。
【0038】(2)第1項記載の出力段であって、前記
シンク回路および前記供給回路は、それぞれ第1と第2
のNPN接合バイポーラトランジスタを含んでいること
を特徴とする出力段。
【0039】(3)第1項記載の出力段であって、前記
供給回路は、ダーリントンペアを形成するように接続さ
れた第1と第2のNPN接合バイポーラトランジスタを
含んでいることを特徴とする出力段。
【0040】(4)第1項記載の出力段であって、前記
共通ノードと前記ミラー回路との間に接続され、シンク
動作中に、前記シンク回路から前記ミラー回路に電流の
流れを変えるダイオードをさらに含むことを特徴とする
出力段。
【0041】(5)第1項記載の出力段であって、前記
ミラー回路は、エミッターと大地電位との間に接続され
た抵抗器を備えたNPN接合バイポーラトランジスタを
含み、前記抵抗器は、前記出力段がシンク動作を実行す
るのに伴って、前記ミラー回路を通る電流が増加する速
度を制御することを特徴とする出力段。
【0042】(6)第1項記載の出力段であって、前記
共通ノードと前記ミラー回路との間に接続され、シンク
動作中に、前記シンク回路から前記ミラー回路に電流の
流れを変えるダイオードを含むことを特徴とする出力
段。
【0043】(7)第1項記載の出力段であって、前記
ミラー回路はNPN接合バイポーラトランジスタを含
み、前記共通ノードと前記ミラー回路との間に接続さ
れ、シンク動作中に、前記シンク回路から前記ミラー回
路に電流の流れを変えるダイオードと、前記ミラー回路
の前記トランジスタのエミッターと大地電位との間に接
続された抵抗器であって、前記ミラー回路を通る電流が
増加する速度を制御する前記抵抗器と、をさらに含むこ
とを特徴とする出力段。
【0044】(8)第1項記載の出力段であって、前記
電圧クランプ回路は、電流源と大地との間に直列に接続
された第1と第2のダイオードと、前記電流源の出力に
接続されたベースと、前記ミラー回路に接続されたエミ
ッターとを備えたNPN接合バイポーラトランジスタ
と、を含んでいることを特徴とする出力段。
【0045】(9)第1項記載の出力段であって、前記
電圧クランプ回路は、電流源と大地との間に直列に接続
された第1、第2、第3のダイオードと、前記電流源の
出力に接続されたベースと、前記ミラー回路に接続され
たエミッターとを備えたNPN接合バイポーラトランジ
スタのダーリントンペアと、を含んでいることを特徴と
する出力段。
【0046】(10)第1項記載の出力段であって、前
記ミラー回路は、ダーリントンペアを形成するように接
続されたNPN接合バイポーラトランジスタを含んでい
ることを特徴とする出力段。
【0047】(11)第1項記載の出力段であって、前
記供給回路および前記シンク回路に電力を供給する第1
の電圧源と、前記第1の電圧源とは異なる第2の電圧源
であって、出力段の出力電圧スイングが前記第1の電圧
源の電圧にほぼ等しいように、前記電流源と前記ミラー
回路とに電力を供給する第2の電圧源と、をさらに含む
ことを特徴とする出力段。
【0048】(12)出力を備えた入力増幅器段と、外
部負荷に電流を供給する第1の接合形バイポーラトラン
ジスタと、外部負荷から電流をシンクする第2の接合形
バイポーラトランジスタであって、共通ノードを形成す
るように前記第1のトランジスタのエミッターが、第2
のトランジスタのコレクタに接続されている前記第2の
接合形バイポーラトランジスタと、シンク動作中に、前
記第2のトランジスタの電流が第3のトランジスタの電
流をほぼミラーするように、前記第2のトランジスタの
ベースに接続されたベースを有する前記第3の接合形バ
イポーラトランジスタと、前記第1のトランジスタのベ
ースと前記第3のトランジスタのコレクタとに接続され
た電流源と、前記第3のバイポーラトランジスタに接続
され、前記第3のバイポーラトランジスタの所定の下限
電圧を確定し、シンク動作中に、前記第3のバイポーラ
トランジスタが前記シンク回路を妨害することを防止す
る電圧クランプ回路と、前記増幅器段の第1の所定の出
力に応答して、前記第2のトランジスタが外部負荷から
電流をシンクする場合、前記第1のトランジスタではな
く前記電流源から電流を引き出す前記第3のトランジス
タと、前記増幅器段の第2の所定の出力に応答して、前
記第1のトランジスタが外部負荷に電流を供給するよう
に、前記電流源に前記第1のトランジスタに対して電流
を供給させる前記第3のトランジスタと、を含むことを
含むことを特徴とする増幅器回路。
【0049】(13)第12項記載の増幅器回路であっ
て、前記共通出力ノードと前記第3のトランジスタの前
記コレクタとの間に接続され、シンク動作中に、前記第
2のトランジスタから第3のトランジスタに電流の流れ
を変えるダイオードをさらに含むことを含むことを特徴
とする増幅器回路。
【0050】(14)第12項記載の増幅器回路であっ
て、前記共通ノードと前記第3のトランジスタとの間に
接続され、シンク動作中に、前記第2のトランジスタか
ら前記第3のトランジスタに電流の流れを変えるダイオ
ードと、前記第3のトランジスタと大地電位との間に接
続された抵抗器であって、前記第3のトランジスタを流
れる電流が増加する速度を制御する前記抵抗器と、をさ
らに含むことを特徴とする増幅器回路。
【0051】(15)第12項記載の増幅器回路であっ
て、前記電圧クランプ回路は、電流源と大地電位との間
に直列に接続された第1と第2のダイオードと、前記電
流源の出力に接続されたベースと、前記第3のトランジ
スタの前記コレクタとに接続されたエミッターとを備え
たNPN接合バイポーラトランジスタと、を含んでいる
ことを特徴とする増幅器回路。
【0052】(16)第12項記載の増幅器回路であっ
て、前記第1と第3のトランジスタはそれぞれダーリン
トンペアを構成すること特徴とする増幅器回路。
【0053】(17)第12項記載の増幅器回路であっ
て、前記第1と第2のトランジスタに電力を供給する第
1の電圧源と、前記第1の電圧源と異なる第2の電圧源
であって、増幅器回路の出力電圧スイングが前記第1の
電圧源の電圧にほぼ等しくなるように、前記電流源と前
記第3のトランジスタとに電力を供給する第2の電圧源
と、をさらに含むことを特徴とする増幅器回路。
【0054】(18)第12項記載の増幅器回路であっ
て、前記共通出力ノードと前記第3のトランジスタの前
記コレクタとの間に接続され、シンク動作中に、前記第
2のトランジスタから前記第3のトランジスタに電流の
流れを変えるダイオードをさらに含むことを含むことを
特徴とする増幅器回路。
【0055】(19)共通出力ノードと接続された供給
回路とシンク回路とを備えた増幅器回路の出力電流を制
御する方法であって、増幅器に対する入力に応答して、
増幅器回路の増幅器段に制御出力信号を発生させるステ
ップと、シンク回路の電流をミラーするミラー回路に制
御信号を供給するステップと、電圧をクランプして、ミ
ラー回路のトランジスタのコレクタの電圧を確定するス
テップと、第1の所定の制御信号に応答して、増幅器が
外部負荷から電流をシンクするように、ミラー回路に対
する電流源ではなく増幅器回路の電流源から、電流を引
き出すステップと、第2の所定の制御信号に応答して、
増幅器が外部負荷に電流を供給するように、電流源から
供給回路に電流を供給するステップと、を含むことを特
徴とする方法。
【0056】(20) 第19項記載の方法であって、
出力ノードとミラー回路との間に接続されたダイオード
により、シンク動作中に、シンク回路からミラー回路に
電流の流れを変えるステップと、シンク動作中に、トラ
ンジスタが飽和せずかつシンク回路から電流の流れを変
えるように、トランジスタのエミッターに接続された抵
抗器によりミラー回路のトランジスタの大電流範囲を制
限するステップと、をさらに含むことを特徴とする方
法。
【0057】(21)増幅器回路10を提供する。増幅
器10には、出力段18に接続された増幅器段14が含
まれている。出力段18は、供給回路20とシンク回路
22とを含んでいる。シンク回路22の電流はミラー回
路34の低電流でほぼミラーされる。比較的大電流の場
合、抵抗器36は、ミラー回路34の電流をシンク回路
22の電流以下に維持する。ダイオード38は電流の流
れをミラー回路34に変えて、負荷12から電流をシン
クするシンク回路22を支援する。電流源29は供給回
路20とミラー回路34とに電流を供給する。増幅器段
14が出力する制御信号によって、ミラー回路34は電
流源29から電流を引き出したり引き出さなかったりす
る。ミラー回路34が電流源29から電流を引き出す
と、出力段18はシンク回路22の電流をシンクする。
ミラー回路34が電流源29から電流を引き出さない
と、出力段18は供給回路20を介して電流を供給す
る。
【0058】
【関連出願に対する相互参照】本願は、共通譲渡され継
続中の下記出願、即ち、弁理士控え番号、TI−198
28、シリアル番号第08/349,234号、199
4年12月5日出願の「高利得の周波数補正電流出力回
路(FEQUENCY COMPENSATED CU
RRENT OUTPUT CIRCUIT WITH
INCREASED GAIN)」および弁理士控え
番号、TI−20009、シリアル番号第08/34
9,095号、1994年12月1日出願の「増幅器回
路とその方法(AMPLIFIER CIRCUIT
AND METHOD)」に関連している。
【図面の簡単な説明】
【図1】本発明の教示に従って作られた増幅器回路の実
施例を示す模式図。
【図2】本発明の教示に従って作られた増幅器回路の別
の実施例を示す模式図。
【符号の説明】
10 増幅器 12 負荷 14 増幅器段 16 入力端子 18 出力段 20、22、34、42 トランジスタ 24 出力ノード 29、44 電流源 28、30 電源レール 32、46 ノード 36 抵抗器 38、48、50 ダイオード 40 電圧クランプ回路 110 増幅器 112 負荷 114 増幅器段 116、118 入力トランジスタ 120 電流源(電流ミラ
ー) 122 PMOSトランジス
タ 124、146 電源レール 126 出力トランジスタ 130 出力段 132 供給回路 134、136、138、142、150、152、1
58、166、168NPN接合バイポーラトランジス
タ 128、162、172 ノード 140、154、156、170 抵抗器 144 出力ノード 148 ミラー回路 160 ダイオード 164 電圧クランプ回路 174、176、178 ダイオード接続され
たトランジスタ 180、182、184 コンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルコ コルシ アメリカ合衆国テキサス州ダラス,ウエス トグロウブドライブ 4820,アパートメン ト ナンバー 2605

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】入力増幅器段を備えた増幅器回路の出力段
    であって、 外部負荷に出力電流を供給する回路と、 前記供給回路に接続され、外部負荷から電流をシンクす
    る回路であって、前記供給回路およびシンク回路が共通
    の出力ノードを持っている回路と、 前記シンク回路に接続され、前記シンク回路の電流をミ
    ラーする回路であって、前記入力増幅器段の出力によっ
    て制御される前記ミラー(mirroring)回路
    と、 前記ミラー回路と前記供給回路に電流を供給するため接
    続された電流源と、 前記ミラー回路に接続され、前記ミラー回路の所定の下
    限電圧を確定して、シンク動作中に、前記ミラー回路が
    前記シンク回路を妨害することを防止する電圧クランプ
    回路と、 前記入力増幅器段の第1の所定の出力に応答して、前記
    シンク回路が外部負荷から電流をシンクする場合、前記
    供給回路ではなく前記電流源から電流を引き出す前記ミ
    ラー回路と、 前記入力増幅器段の第2の所定の出力に応答して、前記
    供給回路が外部負荷に電流を供給するように、前記電流
    源に前記供給回路に対して電流を供給させる前記ミラー
    回路と、を含むことを特徴とする出力段。
  2. 【請求項2】出力を備えた入力増幅器段と、 外部負荷に電流を供給する第1の接合形バイポーラトラ
    ンジスタと、 外部負荷から電流をシンクする第2の接合形バイポーラ
    トランジスタであって、共通ノードを形成するように前
    記第1のトランジスタのエミッターが、第2のトランジ
    スタのコレクタに接続されている前記第2の接合形バイ
    ポーラトランジスタと、 シンク動作中に、前記第2のトランジスタの電流が第3
    のトランジスタの電流をほぼミラーするように、前記第
    2のトランジスタのベースに接続されたベースを有する
    前記第3の接合形バイポーラトランジスタと、 前記第1のトランジスタのベースと前記第3のトランジ
    スタのコレクタとに接続された電流源と、 前記第3のバイポーラトランジスタに接続され、前記第
    3のバイポーラトランジスタの所定の下限電圧を確定
    し、シンク動作中に、前記第3のバイポーラトランジス
    タが前記シンク回路を妨害することを防止する電圧クラ
    ンプ回路と、 前記増幅器段の第1の所定の出力に応答して、前記第2
    のトランジスタが外部負荷から電流をシンクする場合、
    前記第1のトランジスタではなく前記電流源から電流を
    引き出す前記第3のトランジスタと、 前記増幅器段の第2の所定の出力に応答して、前記第1
    のトランジスタが外部負荷に電流を供給するように、前
    記電流源に前記第1のトランジスタに対して電流を供給
    させる前記第3のトランジスタと、を含むことを含むこ
    とを特徴とする増幅器回路。
  3. 【請求項3】共通出力ノードと接続された供給回路とシ
    ンク回路とを備えた増幅器回路の出力電流を制御する方
    法であって、 増幅器に対する入力に応答して、増幅器回路の増幅器段
    に制御出力信号を発生させるステップと、 シンク回路の電流をミラーするミラー回路に制御信号を
    供給するステップと、 電圧をクランプして、ミラー回路のトランジスタのコレ
    クタの電圧を確定するステップと、 第1の所定の制御信号に応答して、増幅器が外部負荷か
    ら電流をシンクするように、ミラー回路に対する電流源
    ではなく増幅器回路の電流源から、電流を引き出すステ
    ップと、 第2の所定の制御信号に応答して、増幅器が外部負荷に
    電流を供給するように、電流源から供給回路に電流を供
    給するステップと、を含むことを特徴とする方法。
JP7346574A 1994-12-01 1995-12-01 増幅器回路とその方法 Pending JPH08237046A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/348,662 US5500625A (en) 1994-12-01 1994-12-01 Controlled current output stage amplifier circuit and method
US348662 1994-12-01

Publications (1)

Publication Number Publication Date
JPH08237046A true JPH08237046A (ja) 1996-09-13

Family

ID=23368998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7346574A Pending JPH08237046A (ja) 1994-12-01 1995-12-01 増幅器回路とその方法

Country Status (5)

Country Link
US (1) US5500625A (ja)
EP (1) EP0715405B1 (ja)
JP (1) JPH08237046A (ja)
DE (1) DE69532061T2 (ja)
TW (1) TW310499B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007522771A (ja) * 2004-02-13 2007-08-09 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 増幅器用の適応型バイアス電流回路及び方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963093A (en) * 1997-02-04 1999-10-05 Texas Instruments Incorporated Class AB output stage wih reduced distortion
US5939944A (en) * 1997-12-16 1999-08-17 Burr-Brown Corporation NPN push-pull output stage with folded cascode JFETs
US6018267A (en) * 1998-03-10 2000-01-25 Information Storage Devices, Inc. High output swing operational amplifier using low voltage devices
US6292057B1 (en) 1998-12-18 2001-09-18 Texas Instruments Incorporated Output stage of an operational amplifier and method having a latchup-free sourcing current booster for driving low impedance loads
US7053699B2 (en) * 2004-05-11 2006-05-30 Elantec Semiconductor, Inc. Current output stages
US20060067650A1 (en) * 2004-09-27 2006-03-30 Clarence Chui Method of making a reflective display device using thin film transistor production techniques
US11070181B2 (en) * 2018-11-20 2021-07-20 Macronix International Co., Ltd. Push-pull output driver and operational amplifier using same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5245244A (en) * 1975-10-08 1977-04-09 Hitachi Ltd Push-pull amplifier circuit
JPS6022530B2 (ja) * 1976-11-19 1985-06-03 日本電気株式会社 電力増幅器
JPS5394164A (en) * 1977-01-28 1978-08-17 Hitachi Ltd Power amplifier
US4492929A (en) * 1983-05-13 1985-01-08 Motorola, Inc. Operational amplifier having enhanced gain through current feedback
DE3789110D1 (de) * 1987-11-20 1994-03-24 Itt Ind Gmbh Deutsche Monolithisch integrierter Leistungsbreitbandverstärker.
SG30646G (en) * 1988-12-10 1995-09-01 Motorola Inc Amplifier output stage
US5285170A (en) * 1992-11-30 1994-02-08 Motorola, Inc. Operational amplifier with all NPN transistor output stage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007522771A (ja) * 2004-02-13 2007-08-09 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 増幅器用の適応型バイアス電流回路及び方法

Also Published As

Publication number Publication date
DE69532061T2 (de) 2004-08-26
US5500625A (en) 1996-03-19
EP0715405A3 (en) 1998-02-04
TW310499B (ja) 1997-07-11
DE69532061D1 (de) 2003-12-11
EP0715405A2 (en) 1996-06-05
EP0715405B1 (en) 2003-11-05

Similar Documents

Publication Publication Date Title
US5491437A (en) Amplifier circuit and method
US7113041B2 (en) Operational amplifier
JPH11514193A (ja) 温度補償増幅器
JPH08237046A (ja) 増幅器回路とその方法
US5140280A (en) Rail-to-rail output stage of an operational amplifier
US4922208A (en) Output stage for an operational amplifier
US6657496B2 (en) Amplifier circuit with regenerative biasing
US4347531A (en) Circuit converting a pair of differential input signals to single-ended output signals
US6384687B1 (en) Saturation limit circuit for junction isolated PNP transistor and method
JP3273813B2 (ja) 増幅器
US7352235B2 (en) Current mirror
US4764688A (en) Output current darlington transistor driver circuit
US5963093A (en) Class AB output stage wih reduced distortion
US5376900A (en) Push-pull output stage for amplifier in integrated circuit form
US5764105A (en) Push-pull output circuit method
US6154063A (en) Class AB emitter follower buffers
JP2001284969A (ja) 電力増幅器
US5313171A (en) High speed, low distortion amplifier design and method
JP3138187B2 (ja) 基準電圧発生回路
US7091789B2 (en) Output circuit
JPH0629756A (ja) 増幅回路
JPH09260971A (ja) 差動増幅器
JPH0786895A (ja) 出力回路
JPH05327368A (ja) 増幅回路
JPH0786843A (ja) 増幅回路