JPS6022530B2 - 電力増幅器 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体集積回路によって形成するに適した準コ
ンブリメンタリー・シングルェンデツド・プッシプル形
式の電力増幅器に関するものである。

第１図は従来周知のコンブリメンタリー接続プッシュプ
ル増幅器のブリ・ドライバー以降の出力回路を示す回路
図である。

トランジスタ１はプリドライバーであり、このトランジ
スタ１のコレクタには電源線８との間に接続された負荷
抵抗２と、トランジスタ３，４をダーリントン接続した
上側出力部のトランジスタ３のベースと、トランジスタ
５，６，７をダーリントン接続した下側出力部のトラン
ジスタ５のベースとが接続されている。下側出力部のト
ランジスタ５は位相反転トランジスタとして動作し、こ
のトランジスタ５のヱミッタと電源８間に定電流源９が
接続され、その点と上側出力部と下側出力部との交点１
０間にはトランジスタ４，７にクロスオーバー歪を取り
除く為に流すアイドリング電流を決定するバイアス回路
１１を接続している。上側と下側出力部の交０点１０か
らは出力コンデンサー１２、負荷１３が接続されている
。かかる増幅器に於いて、プリドラィバー・トランジス
タ１のベース入力端子１４１こ正の半サイクルの入力が
入った場合は下側出力部が増幅して正夕の半サイクルの
信号を負荷に供Ｖ給する。

同様に負の半サイクルの入力が入った場合は上側出力部
が増幅して負の半サイクルの信号を負荷に供給する。こ
の様に信号の正負によって上下の出力部が交互に導通し
プッシュプル増幅を行う。ところで１つの半導体チップ
に形成される半導体集積回路構造で製作されたＮＰＮト
ランジス外ま単体のシリコンプレーナトランジスタと同
様に一般に数１０瓜 ＭＨＺの遮断周波数ナＴ（以下ナ
Ｔという）を持っている為、利得帯城幅が広く集積回路
構造の電力増幅器の出力雑音は数ＭＨｚ迄延びている。
他方集積回路構造で製作されるＰＮＰトランジスタは横
方向に互いに離間して２つのＰ型領域が拡散され〜これ
らをコレクタならびにェミッタとする横造がとられてお
り〜かかるトランジスタのプＴは数ＭＨ２〜数皿ＭＨＺ
でＮＰＮトランジスタのナＴより低い。集積回路で出力
段を構成する場合、下側出力段の構成は位相反転用ＰＮ
ＰトランジスターとＮＰＮトランジスタ１個又は複数個
をダーリントン接続したものとからなり、上例出力部は
ＮＰＮトランジスタ１個又は複数個のダーリントン接続
とするのが一般的である。こうした場合、ＰＮＰとＮＰ
Ｎの各トランジスタの〆Ｔの違いからくる各トランジス
タの電荷の蓄積時間に差が生じ、ＰＮＰトランジスタの
蓄積時間が長くなる為、上側出力段が導通した後、下側
出力段が導逸する際に遅れが生じ、切り換え部分でスイ
ッチング歪が発生する欠点がある。このスイッチング歪
が発生すると高周波成分を含むので集積回路の出力部か
ら幅射される。この幅射された高周波成分は放送の周波
数帯に近い為、その集積回路がラジオ受信機の一部とし
て使用された時は、この幅射電波が放送電波と干渉しＳ
／Ｎの劣化等好ましくない現象を引き起すことがあった
。本発明は半導体集積回路化に通し、しかもスイッチン
グ歪の発生のない電力増幅器を提供することを目的とす
る。

本発明によれば入力信号を受ける第１の導電形式のトラ
ンジスタからなるプリドラィバ一部と、このプリドラィ
バー部の出力を受け前記第１の導電形式のトランジスタ
からなる上側出力部と、前記プリドラィバー部の出力を
受け前記第１の導電形式とは異なる導電形式のトランジ
スタと第１の導電形式のトランジスタとを組み合せてな
り、前記上側出力部と直列接続される下側出力部と、こ
の下側出力部の前記導電形式の異なるトランジスタのコ
レクタに接続された、このトランジスタのコレクタ電流
設定回路とを含む電力増幅器を得る。

第２図に本発明の実施例を示す。

第１図と共通の部分は同一番号で示している。第２図に
示す回路はＰ型シリコン基板上に気相成長されたＮ型シ
リコン層に拡散形成されており、ＮＰＮ型トランジスタ
はプレーナ型、ＰＮＰトランジスタはコレクタ・ェミッ
タが横方向は離間して形成された横型構造をしている。
ＰＮＰトランジスタ５とＮＰＮトランジスタ６，７が組
合わされた下側出力部のトランジスタ６のベースと接地
間に抵抗１６、ダィオード１６，１７の直列回路を接続
する。このダイオードを流れる電流はトランジスタ６，
７のェミツタ面積とダイオード１６，１７のカソード面
積比とトランジスタ６，Ｔの動作電流と抵抗１５で決定
される。第１図の場合トランジスタ５のコレクタ電流ｌ
ｃｃ５はトランジスタ６，７の電流増幅率を各々ｈＦ８
ｏ６，ｈＦはｏ７としトランジスタ７のコレクタ電流ｌ
ｏｏ７＝１伍ｈＡとすると ＩＣ。

７ ｌｃｏ５コｈＦＥＱ８．ｈＦＥｏ７ で表わされｈＦＥｏ５＝３００ ｈＦ８Ｑ７＝１００と
するとｌｏｏ５＝０．３３山Ａとなる。

さらに抵抗１５、ダイオード翼６，１７を流れる電流を
ＩＦとし、トランジスタ５を流れる電流を重ｃｏ５′を
すると１ＣＱ５＝１ＣＱ５十１Ｆとなり、このＩＦを１
０仏Ａに設定すると革ｃｏ５′＝１０．３３仏Ａとなり
、ｌｃｏ５′はｌｃｏ５の３０倍となる。

トランジスタの〆Ｔは通常ある電流レベル迄は単調増加
し、それ以上のレベルでは減少する傾向にあるのでｌｃ
ｏ５′をナＴの単調増加電流レベルに設定すると第１図
の場合よりも横型構造の位相反転ＰＮＰトランジスタ５
のナＴが増加し、コンブリメンタリー・プッシュプル増
幅器の下側出力段の蓄積時間が短くなり、スイッチング
歪の発生がおさえられ、それと同時に幅射される高周波
雑音が減少する効果がある。またトランジスタ６，７の
ベースエミツタ間の蟹圧の温度依存性はダイオード１６
，１７の順方向電圧の温度依存性で相殺されるので、ト
ランジスタ５のコレクタ電流の変化を少くすることがで
き通常トランジスタ５のェミッタ電流は、出力段トラン
ジスタ４，７の静止電流の変化を少くすることができ、
出力段の動作点が温度変化で大中に変動する事も防げる
幻第３図は別の実施例であり「第２図に於ける実施例と
等しい部分は同一の番号を用いている。

第２図の実施例と異る点は出力段トランジスターがトラ
ンジスタ４，了で構成している為、第２図の抵抗、貴５
ダイオード尊６，亀７から成る直列回路のダイオードの
個数をダイオード１７のみとしてトランジスタ？の日頃
方向電圧の温度依存性と相殺している。第４図は本発明
の別の実施例であり第２図と等しい部分は同一番号を用
いている。

上、下の出力段の有効出力電圧を増す為に上側の出力ト
ランジスタ３のベースには電源ライン８をトランジスタ
３のコレクタ間に抵抗１８、トランジスタ３のベース‘
コレクタ間に抵抗１９を挿入しトランジスタ３のコレク
ターに上、下の出力トランジスタ４，７の交点１０より
ブーツトラツプコンデンサ２０を用いて、上側出力トラ
ンジスタ３，４動作時の有効動作電圧を拡大している。
同じく下側出力トランジスタ６のコレクタは電源ライン
に接続して下側出力トランジスタ６，７の有効動作電圧
を拡大している。この時のスイッチング歪を防止する抵
抗１５とダイオード１６，１７の直列回路は第２図の実
施例と同一である。

【図面の簡単な説明】

第１図は従釆の増幅器の回路図、第２図は本発明の一実
施例を示す回路図、第３図および第４図は、それぞれ本
発明の別の実施例を示す回路図である。 図に於て１，３，４，５，６，７…・・・トランジスタ
、２，１５，１８，１９・・・・・・抵抗、９・・・・
・・定電流源、１０・・…・上側出力段と下側出力段の
交点、１１・・・・・・バイアス回路、１２・・・…出
力コンデンサー、１３・・・・・・負荷、１４・・・・
・・入力端子、８・・・・・・鰭濠ライン、１６，１７
・・・・・・ダイオード、２０……ブーツトラツプ用コ
ンデンサー。 第１図 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. １ 少なくとも一つの一導電型式のトランジスタで構成
   された第１の出力部と、他導電型式のトランジスタおよ
   び少なくとも一つの一導電型式の他のトランジスタで構
   成された第２の出力部とを有し、これら第１および第２
   の出力部をシングルエンデツドプツシユプル形式に接続
   した電力増幅器において、前記第２の出力部における前
   記他等電型式のトランジスタと前記一導電型式の他のト
   ランジスタとの接続点に前記一導電型式の他のトランジ
   スタの数に等しい数のダイオードと抵抗との直列回路が
   前記一導電型式の他のトランジスタのベース・エミツタ
   通路と並列に接続され、この直列回路には前記他導電型
   式のトランジスタを介してのみ電流が供給されることを
   特徴とする電力増幅器。