JPS60173906A - トランジスタ駆動回路 - Google Patents
トランジスタ駆動回路Info
- Publication number
- JPS60173906A JPS60173906A JP2846884A JP2846884A JPS60173906A JP S60173906 A JPS60173906 A JP S60173906A JP 2846884 A JP2846884 A JP 2846884A JP 2846884 A JP2846884 A JP 2846884A JP S60173906 A JPS60173906 A JP S60173906A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- drive
- collector
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は駆動用トランジスタを用いて出力用トランジ
スタを駆動するトランジスタ駆動回路に係り、特に消費
電力の損失を低減するようにしたものに関する。
スタを駆動するトランジスタ駆動回路に係り、特に消費
電力の損失を低減するようにしたものに関する。
［発明の技術的背景とその問題点］
周知のように、出力用トランジスタの直流電流増幅率ｈ
ＦＥが低いとき、特に大電力スイッチング用トランジス
タの場合、ｈＦＥを向上させるためには、駆動用トラン
ジスタをダーリントン接続し、この駆動用トランジスタ
の出力電流を駆動電流として用いればよい。第１図にそ
の駆動回路の構成を示す。
ＦＥが低いとき、特に大電力スイッチング用トランジス
タの場合、ｈＦＥを向上させるためには、駆動用トラン
ジスタをダーリントン接続し、この駆動用トランジスタ
の出力電流を駆動電流として用いればよい。第１図にそ
の駆動回路の構成を示す。
すなわち、図中Ｅ１ 、Ｅ２は電圧源、Ｒ１は抵抗、Ｑ
ｌは駆動用トランジスタ、Ｑ２は出力用トランジスタ、
ＲＬは負荷を示すもので、この駆動回路は、まず上記電
圧源Ｅ１から電流ｉＢ１が抵抗Ｒ１を介して駆動用トラ
ンジスタＱ１のベースに流れると、この駆動用トランジ
スタがオン状態となり、電圧！ｌ１Ｅ２から電流ｉｃ１
が負荷ＲＬ、駆動用トランジスタＱ・１、出−力用トラ
ンジスタＱ２のベース、コレクタを介して電圧ＩＥ２へ
流れるようになる。このとき、電流ｆｃｌはトランジス
タＱ２のベース電流ＩＢＩであるから、出力用トランジ
スタＱ２もオン状態となって電−流ｉｃ２が流れるよう
になるものである。
ｌは駆動用トランジスタ、Ｑ２は出力用トランジスタ、
ＲＬは負荷を示すもので、この駆動回路は、まず上記電
圧源Ｅ１から電流ｉＢ１が抵抗Ｒ１を介して駆動用トラ
ンジスタＱ１のベースに流れると、この駆動用トランジ
スタがオン状態となり、電圧！ｌ１Ｅ２から電流ｉｃ１
が負荷ＲＬ、駆動用トランジスタＱ・１、出−力用トラ
ンジスタＱ２のベース、コレクタを介して電圧ＩＥ２へ
流れるようになる。このとき、電流ｆｃｌはトランジス
タＱ２のベース電流ＩＢＩであるから、出力用トランジ
スタＱ２もオン状態となって電−流ｉｃ２が流れるよう
になるものである。
ところで、トランジスタは、一般にベース電流を十分流
すとコレクタ・エミッタ間電圧が十分に低くなり、０．
３〜０．８ ［Ｖ］程度になる。しかしながら、上記の
ように駆動用トランジスタＱ１をダーリントン接続され
た出力用トランジスタＱ２のコレクタ・エミッタ間電圧
Ｖｃ Ｅ ２は、トランジスタＱ２のベース・エミッタ
間電圧ＶＢＥ２とトランジスタＱ１のコレクタ・エミッ
タ間電圧ＶＣＥ１との和に等しくなるため、単体のとき
よりも高くなる。そして、上記ベース・エミッタ間電圧
ＶＢＥ１はダイオードの順方向特性に等しいものである
から最低でも０．７［Ｖ］程度あり、これによって上記
出力トランジスタＱ２は電圧ＶＣＥ２がコレクタ電流ｉ
ｃ２に依存して高くなる特性を有している。
すとコレクタ・エミッタ間電圧が十分に低くなり、０．
３〜０．８ ［Ｖ］程度になる。しかしながら、上記の
ように駆動用トランジスタＱ１をダーリントン接続され
た出力用トランジスタＱ２のコレクタ・エミッタ間電圧
Ｖｃ Ｅ ２は、トランジスタＱ２のベース・エミッタ
間電圧ＶＢＥ２とトランジスタＱ１のコレクタ・エミッ
タ間電圧ＶＣＥ１との和に等しくなるため、単体のとき
よりも高くなる。そして、上記ベース・エミッタ間電圧
ＶＢＥ１はダイオードの順方向特性に等しいものである
から最低でも０．７［Ｖ］程度あり、これによって上記
出力トランジスタＱ２は電圧ＶＣＥ２がコレクタ電流ｉ
ｃ２に依存して高くなる特性を有している。
ここで、Ｅ２ ＝３０ ［Ｖ］ 、ＲＬ ＝０．３ ［
Ａ］段設定たとき、ＶＢＥ２ ＝１．２ ［Ｖコ、Ｖ
ＣＥｌ ＝０．３５ ［Ｖ］、ＶＣＥ２ ＝１．６５
［Ｖ］、１ｃ２＝９０［’Ａ］となる。このとき、トラ
ンジスタＱ２で消費される無駄な電力損失Ｐ１は、Ｐｌ
＝ＶｃＥ２ ｘ １ｃ２ ＝１．６５ ［Ｖ］ｘ９０ ［Ａコ ニ１４８．５ ［Ｗ］ ・・・（１） となり、電力損失が極めて多い。
Ａ］段設定たとき、ＶＢＥ２ ＝１．２ ［Ｖコ、Ｖ
ＣＥｌ ＝０．３５ ［Ｖ］、ＶＣＥ２ ＝１．６５
［Ｖ］、１ｃ２＝９０［’Ａ］となる。このとき、トラ
ンジスタＱ２で消費される無駄な電力損失Ｐ１は、Ｐｌ
＝ＶｃＥ２ ｘ １ｃ２ ＝１．６５ ［Ｖ］ｘ９０ ［Ａコ ニ１４８．５ ［Ｗ］ ・・・（１） となり、電力損失が極めて多い。
また、第２図に示すような駆動回路も考えられている。
この駆動回路は、第１図に示した駆動回路に、電圧源Ｅ
３及び抵抗Ｒ２を新たに設け、駆動用トランジスタＱ１
のコレクタ電流１ｃ１の供給源を独立させたものである
。すなわち、この駆動回路は、上記電流ｉｃ１が駆動用
トランジスタＱ１のベースに供給されてこのトランジス
タ。１がオン状態になると、電圧源Ｅ３がら電流ｉｃｌ
が抵抗Ｒ２、トランジスタＱ１、出力用トランジスタＱ
２のベース、コレクタを介して電圧１１！Ｅ３へ流れる
ようになる。このとき、Ｎ流１ｃ１はトランジスタＱ２
のベース電流であるから、この出力用トランジスタＱ２
もオン状態となって電流１ｃ２が流れるようになるもの
である。
３及び抵抗Ｒ２を新たに設け、駆動用トランジスタＱ１
のコレクタ電流１ｃ１の供給源を独立させたものである
。すなわち、この駆動回路は、上記電流ｉｃ１が駆動用
トランジスタＱ１のベースに供給されてこのトランジス
タ。１がオン状態になると、電圧源Ｅ３がら電流ｉｃｌ
が抵抗Ｒ２、トランジスタＱ１、出力用トランジスタＱ
２のベース、コレクタを介して電圧１１！Ｅ３へ流れる
ようになる。このとき、Ｎ流１ｃ１はトランジスタＱ２
のベース電流であるから、この出力用トランジスタＱ２
もオン状態となって電流１ｃ２が流れるようになるもの
である。
ところで、上記トランジスタＱ２のベース・エミッタ間
電圧Ｖｅ Ｅ ２は、前述したようにコレクタ電流ｉｃ
２に依存されるので、負荷ＲＬの変動によって変化する
。したがって、トランジスタＱ２のベース電流ｉＢ２を
安定させて流すためには、電圧源Ｅ３をＶＣＥ１＋ＶＢ
Ｅ２より十分高くすると共に、抵抗Ｒ２を介在させて電
流１ｃ１（＝ｉｐ２）を安定化すればよい。
電圧Ｖｅ Ｅ ２は、前述したようにコレクタ電流ｉｃ
２に依存されるので、負荷ＲＬの変動によって変化する
。したがって、トランジスタＱ２のベース電流ｉＢ２を
安定させて流すためには、電圧源Ｅ３をＶＣＥ１＋ＶＢ
Ｅ２より十分高くすると共に、抵抗Ｒ２を介在させて電
流１ｃ１（＝ｉｐ２）を安定化すればよい。
ここで、Ｅ３ ＝１０ ［Ｖ］、Ｒ２−０，８［Ω］、
１８１ ＝１． ２［Ａ］ 、 Ｅ２＝３０［Ｖ コ
、ＲＬ＝０．３［Ω］に設定したとき、ＶＣＥ２＝０．
６５ ［Ｖ］、ＶＯＥｌ ＝０．５ ［Ｖ：ｌ、ＶＢＥ
２ ＝１．５ ［Ｖ］、１ｃ１＝１０［Ａ］、ｉｃ２
＝１００ ［Ａ］となる。このさき、トランジスタＱ２
で消費される無駄な電力損失Ｐ２は、Ｒ２＝ＶＯＥ２
Ｘ １ｃ２ ＝０．６５ ［Ｖ］ ｘ １００ ［Ａ］−６５［Ｗ］
・・・ （２） となって極めて少なくなる。ところが、駆動用トランジ
スタＱ１の電力損失Ｐ３が、１０［Ｖ］ｘ１０［Ａコニ
１００［Ｗ］となって無視できなくなり、この駆動回路
の電力損失は合計で１６５［Ｗ］となる。これは第１図
に示した駆動回路の損失とほとんど変わらないものであ
る。
１８１ ＝１． ２［Ａ］ 、 Ｅ２＝３０［Ｖ コ
、ＲＬ＝０．３［Ω］に設定したとき、ＶＣＥ２＝０．
６５ ［Ｖ］、ＶＯＥｌ ＝０．５ ［Ｖ：ｌ、ＶＢＥ
２ ＝１．５ ［Ｖ］、１ｃ１＝１０［Ａ］、ｉｃ２
＝１００ ［Ａ］となる。このさき、トランジスタＱ２
で消費される無駄な電力損失Ｐ２は、Ｒ２＝ＶＯＥ２
Ｘ １ｃ２ ＝０．６５ ［Ｖ］ ｘ １００ ［Ａ］−６５［Ｗ］
・・・ （２） となって極めて少なくなる。ところが、駆動用トランジ
スタＱ１の電力損失Ｐ３が、１０［Ｖ］ｘ１０［Ａコニ
１００［Ｗ］となって無視できなくなり、この駆動回路
の電力損失は合計で１６５［Ｗ］となる。これは第１図
に示した駆動回路の損失とほとんど変わらないものであ
る。
したがって、トランジスタ駆動回路にあっては、従来よ
り簡単な構成でトランジスタの電力損失を低減し得るよ
うにすることが強く望まれている。
り簡単な構成でトランジスタの電力損失を低減し得るよ
うにすることが強く望まれている。
［発明の目的コ
この発明は上記のような事情を考慮してなされたもので
、簡単な構成でトランジスタの電力損失を低減し得る、
極めて良好なトランジスタ駆動回路を提供することを目
的とする。
、簡単な構成でトランジスタの電力損失を低減し得る、
極めて良好なトランジスタ駆動回路を提供することを目
的とする。
［発明の概要コ
すなわち、この発明によるトランジスタ駆動回路は、制
御電極に入力信号が供給される駆動用トランジスタの一
方の被制御電極を出力用トランジスタの制御電極に接続
して前記駆動用トランジス夕から前記入力信号に応じた
駆動電流を前記出力用トランジスタに供給するようにし
たトランジスタ駆動回路において、前記出力用トランジ
スタの一方の被制御電極及び前記駆動用トランジスタの
他方の被制御電極間に、前記出力トランジスタの制御電
極及び一方の制御電極間の電圧と前記駆動用トランジス
タの各被制御電極間の電圧とを加算した電圧より高く設
定した電圧源を前記駆動電流の方向に対して順方向に接
続してなることを特徴とするものである。
御電極に入力信号が供給される駆動用トランジスタの一
方の被制御電極を出力用トランジスタの制御電極に接続
して前記駆動用トランジス夕から前記入力信号に応じた
駆動電流を前記出力用トランジスタに供給するようにし
たトランジスタ駆動回路において、前記出力用トランジ
スタの一方の被制御電極及び前記駆動用トランジスタの
他方の被制御電極間に、前記出力トランジスタの制御電
極及び一方の制御電極間の電圧と前記駆動用トランジス
タの各被制御電極間の電圧とを加算した電圧より高く設
定した電圧源を前記駆動電流の方向に対して順方向に接
続してなることを特徴とするものである。
［発明の実施例コ
以下、第３図を参照してこの発明の一実施例を詳細に説
明する。但し、第３図において第１図と同一部分には同
一符号を付して示し、ここでは異なる部分についてのみ
述べることにする。
明する。但し、第３図において第１図と同一部分には同
一符号を付して示し、ここでは異なる部分についてのみ
述べることにする。
第３図はその構成を示すもので、このトランジスタ駆動
回路は、前記駆動用トランジスタＱ１のコレクタを電圧
ＩＥ４の正電極に接続し、前記出力用トランジスタＱ２
のコレクタを上記電圧源Ｅ４の負電極に接続したもので
ある。この電圧源Ｅ４は、トしンジスタＱｌ 、Ｑ２に
よる電圧Ｖｎｃ２＋ＶｃＥｌより若干高く設定したもの
である′。
回路は、前記駆動用トランジスタＱ１のコレクタを電圧
ＩＥ４の正電極に接続し、前記出力用トランジスタＱ２
のコレクタを上記電圧源Ｅ４の負電極に接続したもので
ある。この電圧源Ｅ４は、トしンジスタＱｌ 、Ｑ２に
よる電圧Ｖｎｃ２＋ＶｃＥｌより若干高く設定したもの
である′。
すなわち、前記電流ｉＢｌが駆動用トランジスタＱ１の
ベースへ流れると、このトランジスタＱ１はオン状態と
なり、これによって上記電圧源Ｅ４から電流ｆｃｉが流
れて、トランジスタＱ１、トランジスタＱ２のベース、
エミッタを通り、電圧源Ｅ２及び負荷ＲＬを介して電流
源Ｅ４に戻る。
ベースへ流れると、このトランジスタＱ１はオン状態と
なり、これによって上記電圧源Ｅ４から電流ｆｃｉが流
れて、トランジスタＱ１、トランジスタＱ２のベース、
エミッタを通り、電圧源Ｅ２及び負荷ＲＬを介して電流
源Ｅ４に戻る。
このとき、電流１ｃ１＝Ｉ日２であるからトランジスタ
Ｑ２がオン状態となって電流ｉｃ２が流れる。そして、
このトランジスタＱ２のコレクタ・エミッタ間電圧ＶＣ
Ｅ２が十分低くなると、上記電流１ｃ１つまりトランジ
スタＱ２のベース電流ｉａ２はトランジスタＱ２のベー
ス、コレクタを通って電圧源Ｅ４に戻る。
Ｑ２がオン状態となって電流ｉｃ２が流れる。そして、
このトランジスタＱ２のコレクタ・エミッタ間電圧ＶＣ
Ｅ２が十分低くなると、上記電流１ｃ１つまりトランジ
スタＱ２のベース電流ｉａ２はトランジスタＱ２のベー
ス、コレクタを通って電圧源Ｅ４に戻る。
そして、Ｖ日Ｅ２＋ＶＣＥ１は第１図に示した回路と同
じであるが、トランジスタＱ２のコレクタ・エミッタ間
電圧ＶＣＥ２は、電圧源Ｅ４が逆方向に接続されている
ので、ＶｃＥ２”ＶｎＥ２＋ＶＣＥ１−Ｅ４であり、十
分低くなる。このときの電流１ｃｌは、電圧源Ｅ２から
供給され、上記電圧源Ｅ４はトランジスタＱ１のコレク
タ及びトランジスタＱ２のコレクタ間のバイアス電源と
考えることができるので、電圧源Ｅ４の電圧値はＶＢＣ
２＋ＶＣＥ１より若干高く設定することにより、トラン
ジスタＱ２を安定に駆動することができるようになる。
じであるが、トランジスタＱ２のコレクタ・エミッタ間
電圧ＶＣＥ２は、電圧源Ｅ４が逆方向に接続されている
ので、ＶｃＥ２”ＶｎＥ２＋ＶＣＥ１−Ｅ４であり、十
分低くなる。このときの電流１ｃｌは、電圧源Ｅ２から
供給され、上記電圧源Ｅ４はトランジスタＱ１のコレク
タ及びトランジスタＱ２のコレクタ間のバイアス電源と
考えることができるので、電圧源Ｅ４の電圧値はＶＢＣ
２＋ＶＣＥ１より若干高く設定することにより、トラン
ジスタＱ２を安定に駆動することができるようになる。
ここで、Ｅ２ ＝３０ ［Ｖコ、ＲＬ−０，３［Ω］、
ｉＢｌ ＝１．２ ［Ａ］、Ｅ４ ＝２ ［Ｖ］に設定
すると、ＶＣ＋Ｅ２ ＝０．６５ ［Ｖ］、ＶＢＥ２
＝１、 ３５ ［Ｖ］ 、 Ｖｃ Ｅ １ ＝０． ７
５ ［Ｖ コ 、ＶＢＥ２ ＝０．９５ ［Ｖ］、ｉｃ
ｌ ＝１０ ［Ａ］、１ｃ２＝９０［Ａ］となる。この
とき、トランジスタＱ１における電力損失は、２［Ｖ］
Ｘ１０［Ａコニ２０［Ｗ］となり、トランジスタＱ２に
おける電力損失は、０．６５ ［Ｖ］ ｘ９０ ［Ａ］
＝５８．５ ［Ｗ］となり、全体の電力損失は７８゜５
［Ｗコとなる。
ｉＢｌ ＝１．２ ［Ａ］、Ｅ４ ＝２ ［Ｖ］に設定
すると、ＶＣ＋Ｅ２ ＝０．６５ ［Ｖ］、ＶＢＥ２
＝１、 ３５ ［Ｖ］ 、 Ｖｃ Ｅ １ ＝０． ７
５ ［Ｖ コ 、ＶＢＥ２ ＝０．９５ ［Ｖ］、ｉｃ
ｌ ＝１０ ［Ａ］、１ｃ２＝９０［Ａ］となる。この
とき、トランジスタＱ１における電力損失は、２［Ｖ］
Ｘ１０［Ａコニ２０［Ｗ］となり、トランジスタＱ２に
おける電力損失は、０．６５ ［Ｖ］ ｘ９０ ［Ａ］
＝５８．５ ［Ｗ］となり、全体の電力損失は７８゜５
［Ｗコとなる。
したがって、上記のことかられかるように、上記のよう
に構成したトランジスタ駆動回路は、従来のものに比し
て約半分の電力損失で済み、大幅な電力損失の低減を図
ることができるものである。
に構成したトランジスタ駆動回路は、従来のものに比し
て約半分の電力損失で済み、大幅な電力損失の低減を図
ることができるものである。
尚、上記実施例では、トランジスタＱ１ 、 Ｑ２が共
にＮＰＮ型のものを用いて説明したが、これは第４図（
ａ）〜（Ｃ）にそれぞれ示すように、ＰＮＰ−ＮＰＮ、
ＰＮＰ−ＰＮＰ、 Ｎｐｘ−ｐｘＰの組み合わせの場合
でも、同様に実施可能である。また、第４図（ｄ）に示
すように、複数個の駆動用トランジスタＱ１．Ｑ１’、
Ｑ１”、・・・をそれぞれダーリントン接続し、各トラ
ンジスタＱｌ、Ｑｌ’、Ｑ１”、・・・のコレクタ間に
それぞれ電圧源Ｅ４．Ｅ４’、Ｅ４”・・・を介在させ
て出力用トランジスタＱ２の駆動回路を構成すれば、各
駆動用トランジスタＱｌ、Ｑｌ’、Ｑｌ”、・・・が上
記出力用トランジスタＱ２と同様に動作するので、この
場合にも電力損失を低減することができるものである。
にＮＰＮ型のものを用いて説明したが、これは第４図（
ａ）〜（Ｃ）にそれぞれ示すように、ＰＮＰ−ＮＰＮ、
ＰＮＰ−ＰＮＰ、 Ｎｐｘ−ｐｘＰの組み合わせの場合
でも、同様に実施可能である。また、第４図（ｄ）に示
すように、複数個の駆動用トランジスタＱ１．Ｑ１’、
Ｑ１”、・・・をそれぞれダーリントン接続し、各トラ
ンジスタＱｌ、Ｑｌ’、Ｑ１”、・・・のコレクタ間に
それぞれ電圧源Ｅ４．Ｅ４’、Ｅ４”・・・を介在させ
て出力用トランジスタＱ２の駆動回路を構成すれば、各
駆動用トランジスタＱｌ、Ｑｌ’、Ｑｌ”、・・・が上
記出力用トランジスタＱ２と同様に動作するので、この
場合にも電力損失を低減することができるものである。
これにより、回路部品の中で比較的高価なトランジスタ
として許容損失が約１／２のものを使用することができ
て経済的に有利になる。また、放熱器も１／２の大きさ
のもので十分なので、これを使用する装置は非常に小形
化することができるようになる。
として許容損失が約１／２のものを使用することができ
て経済的に有利になる。また、放熱器も１／２の大きさ
のもので十分なので、これを使用する装置は非常に小形
化することができるようになる。
［発明の効果］
以上のようにこの発明によれば、簡単な構成でトランジ
スタの電力損失を低減し得る、極めて良好なトランジス
タ駆動回路を提供することができる。これにより、小形
で低廉、低損失の装置が製作可能となる。
スタの電力損失を低減し得る、極めて良好なトランジス
タ駆動回路を提供することができる。これにより、小形
で低廉、低損失の装置が製作可能となる。
第１図及び第２図はそれぞれ従来のトランジスタ駆動回
路の構成を示す回路図、第３図はこの発明に係るトラン
ジスタ駆動回路の一実施例を示す回路図、第４図Ｍ（ａ
）〜（ｄ）はそれぞれこの発明に係る他の実施例を示す
回路図である。 Ｑｌ・・・駆動用トランジスタ、Ｑ２・・・出力用トラ
ンジスタ、Ｅ１〜Ｅ４・・・電圧源、ＲＬ・・・負荷。 出願人代理人 弁理士 鈴江武彦 第１図 第２図
路の構成を示す回路図、第３図はこの発明に係るトラン
ジスタ駆動回路の一実施例を示す回路図、第４図Ｍ（ａ
）〜（ｄ）はそれぞれこの発明に係る他の実施例を示す
回路図である。 Ｑｌ・・・駆動用トランジスタ、Ｑ２・・・出力用トラ
ンジスタ、Ｅ１〜Ｅ４・・・電圧源、ＲＬ・・・負荷。 出願人代理人 弁理士 鈴江武彦 第１図 第２図
Claims (1)
- 制御電極に入力信号が供給される駆動用トランジスタの
一方の被制御電極を出力用トランジスタの制御電極に接
続して前記駆動用トランジスタから前記入力信号に応じ
た駆動電流を前記出力用トランジスタに供給するように
したトランジスタ駆動回路において、前記出力用トラン
ジスタの一方の被制ｔ［Ｉ電極及び前記駆動用トランジ
スタの他方の被制御電極間に、前記出力トランジスタの
制御電極及び一方の制御電極間の電圧と前記駆動用トラ
ンジスタの各被制御電極間の電圧とを加算した電圧より
高く設定した電圧源を前記駆動電流の方向に対して順方
向に接続してなることを特徴とするトランジスタ駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2846884A JPS60173906A (ja) | 1984-02-20 | 1984-02-20 | トランジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2846884A JPS60173906A (ja) | 1984-02-20 | 1984-02-20 | トランジスタ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60173906A true JPS60173906A (ja) | 1985-09-07 |
Family
ID=12249481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2846884A Pending JPS60173906A (ja) | 1984-02-20 | 1984-02-20 | トランジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60173906A (ja) |
-
1984
- 1984-02-20 JP JP2846884A patent/JPS60173906A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4808907A (en) | Current regulator and method | |
| JPH02179120A (ja) | 負荷制御エミッタ結合論理過渡ドライバ | |
| US4795916A (en) | Low power differential ECL line driver | |
| US4833424A (en) | Linear amplifier with transient current boost | |
| JPH0535350A (ja) | 定電流源 | |
| JP3225514B2 (ja) | 演算増幅器用出力段 | |
| JPS6257319A (ja) | Ｅｃｌ回路用の基準発生器の基準供給電圧レベルを減じるための回路配置 | |
| US4717839A (en) | Transistor comparator circuit having split collector feedback hysteresis | |
| US4165494A (en) | Bi-state linear amplifier | |
| JPS60173906A (ja) | トランジスタ駆動回路 | |
| US6154063A (en) | Class AB emitter follower buffers | |
| JPH0216810A (ja) | トランジスタ回路 | |
| JPH0480406B2 (ja) | ||
| US6037839A (en) | BTL amplifying circuit | |
| JP2854010B2 (ja) | 半導体スイッチ回路 | |
| JP2815434B2 (ja) | 出力回路装置 | |
| JPH02278595A (ja) | 高速センスアンプ | |
| US4727264A (en) | Fast, low-power, low-drop driver circuit | |
| JPH06326580A (ja) | 駆動回路 | |
| JPH02161818A (ja) | 傾斜電流出力を有する論理バッファ回路 | |
| US5012136A (en) | High speed ECL to CMOS translator having reduced power consumption | |
| JP2585098B2 (ja) | バイポーラ論理素子のインターフェース | |
| JPS59140705A (ja) | 増幅回路 | |
| JPH0472410B2 (ja) | ||
| JPH0786895A (ja) | 出力回路 |