JP3239631B2 - 電流制御形半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】誘導性負荷を駆動するための電流
制御形トランジスタが、誘導性負荷の逆起電力によって
破壊しないようにする電流制御形半導体装置に関する。

【０００２】

【従来の技術】図１２は保護回路を備えた電流制御形半
導体装置の従来の内部回路図である。この装置は、例え
ば三相誘導モータなどを制御するチョッパ回路やＨブリ
ッジ回路の一部を示している。図１２において、Ｔ１，
Ｔ２はモータなどから成る誘導性負荷１に駆動電流を供
給する電流制御形スイッチングトランジスタ（以下、単
に駆動用トランジスタと略する場合もある）であり、そ
のベース端子はそれぞれ駆動回路２，３に接続され、ま
た駆動用トランジスタＴ１のコレクタ端子には電源電圧
Ｖccが接続され、駆動用トランジスタＴ２のエミッタ端
子は接地され、駆動用トランジスタＴ１のエミッタ端子
および駆動用トランジスタＴ２のコレクタ端子はともに
誘導性負荷１に接続されている。

【０００３】また、駆動用トランジスタＴ１，Ｔ２のエ
ミッタ−コレクタ間にはそれぞれダイオードＤ１，Ｄ２
が接続されており、誘導性負荷１から発生された逆起電
力による電流をこれらダイオードＤ１，Ｄ２に流すこと
によって、駆動用トランジスタＴ１，Ｔ２の破壊を防止
する。以下、これらダイオードＤ１，Ｄ２を環流ダイオ
ードと呼ぶ。

【０００４】駆動回路２の内部は、図示のようにスイッ
チングトランジスタＴ３および抵抗Ｒ１，Ｒ２から成
り、スイッチングトランジスタＴ３のエミッタ端子電圧
を抵抗Ｒ１，Ｒ２によって分圧した電圧が駆動用トラン
ジスタＴ１のベース端子に印加される。なお、駆動回路
３も同様に構成される。

【０００５】また、駆動用トランジスタＴ１，Ｔ２のス
イッチング速度を上げるために、図示の点線部のよう
に、スピードアップ用コンデンサＣ１，Ｃ２を抵抗Ｒ
１，Ｒ２に並列に接続する場合もある。

【０００６】以下、図１２に示す従来の電流制御形半導
体装置の動作を説明する。まず、駆動回路２がローレベ
ルで駆動回路３がハイレベルの信号をそれぞれ出力する
場合を考える。この場合、駆動用トランジスタＴ１がオ
フして駆動用トランジスタＴ２がオンするため、電流は
誘導性負荷１から駆動用トランジスタＴ２に向かって図
示のＡ方向に流れる。この状態で、駆動回路３の出力が
ローレベルに変化すると、駆動用トランジスタＴ２がタ
ーンオフして誘導性負荷１から逆起電力が発生する。こ
の逆起電力によって図示のＰ点が所定電圧になると、Ｐ
点から環流ダイオードＤ１を介して電源に向かって（図
示のＢ方向）に電流が流れる。これにより、図示のＰ点
の電圧上昇が抑制され、駆動用トランジスタＴ１および
Ｔ２の破壊が防止される。

【０００７】なお、図１２の駆動用トランジスタＴ１，
Ｔ２としては、バイポーラトランジスタの他、静電誘導
形トランジスタやそれらをダーリントン接続したもの等
が用いられる。

【０００８】

【発明が解決しようとする課題】しかしながら、図１２
の環流ダイオードＤ１，Ｄ２には、駆動用トランジスタ
Ｔ１，Ｔ２に流れる電流と同程度の電流が流れるため、
環流ダイオードＤ１，Ｄ２の寸法を駆動用トランジスタ
Ｔ１，Ｔ２の寸法と同程度にしなければならず、電流制
御形半導体装置を小型化できないという問題がある。

【０００９】本発明の目的は、誘導性負荷から逆起電力
が発生されると、電流制御形トランジスタを介して逆起
電力による電流を流すことにより、環流ダイオードを不
要とする電流制御形半導体装置を提供することにある。

【００１０】

【課題を解決するための手段】実施例を示す図１に対応
づけて本発明を説明すると、本発明は、誘導性負荷１に
接続された端子、電源側に接続された端子、および制御
端子を有し、誘導性負荷１に駆動電流を供給する電流制
御形トランジスタＴ１を備えた電流制御形半導体装置に
適用され、誘導性負荷１から発生された逆起電力による
電流を電流制御型トランジスタＴ１を介して電源側に流
すように、電流制御形トランジスタＴ１の制御端子に逆
起電力による電流を供給する保護回路Ｄ３を備えること
により、上記目的は達成される。請求項２に記載の発明
は、請求項１に記載された電流制御形半導体装置におい
て、保護回路Ｄ３の定格電流をｉ、電流制御形トランジ
スタＴ１が電源側に電流を流す場合の定格電流をＩ、電
流制御形トランジスタＴ１が電源側に電流を流す場合の
電流増幅率をｈ’FEとするとき、ｉ＞Ｉ／ｈ’FEの関係
を満たすように保護回路Ｄ３を構成するものである。請
求項３に記載の発明は、請求項１または２に記載された
電流制御形半導体装置において、電流制御形トランジス
タＴ１の制御端子であるベース端子とエミッタ端子との
間に介挿されるダイオードまたはバイポーラトランジス
タを有するように保護回路Ｄ３を構成するものである。
請求項４に記載の発明は、請求項１または２に記載され
た電流制御形半導体装置において、保護回路Ｄ３にＰＮ
ＰトランジスタＴ５を備え、ＰＮＰトランジスタＴ５の
エミッタ端子が電流制御形トランジスタＴ１のエミッタ
端子に接続され、ＰＮＰトランジスタＴ５の制御端子で
あるベース端子が電流制御形トランジスタＴ１のコレク
タ端子に接続され、ＰＮＰトランジスタＴ５のコレクタ
端子が電流制御形トランジスタＴ１のベース端子に接続
するように保護回路Ｄ３を構成するものである。請求項
５に記載の発明は、請求項１〜４のいずれかに記載され
た電流制御形半導体装置において、電流制御形トランジ
スタＴ１のベース−接地間のインピーダンスを調整する
インピーダンス調整回路４を備えるものである。請求項
６に記載の発明は、請求項５に記載された電流制御形半
導体装置において、電流制御形トランジスタＴ１がオン
の場合およびオンからオフに変化してから所定時間はイ
ンピーダンスが低くし、オフに変化してから所定時間以
後はインピーダンスを高くするようにインピーダンス調
整回路４を構成するものである。請求項７に記載の発明
は、請求項５に記載された電流制御形半導体装置におい
て、誘導性負荷１をそれぞれ異なる方向に駆動する２個
の電流制御形トランジスタＴ１，Ｔ２を有し、２個の電
流制御形トランジスタＴ１，Ｔ２にそれぞれ対応して保
護回路Ｄ３およびインピーダンス調整回路４を設け、２
個の電流制御形トランジスタＴ１，Ｔ２のうちいずれか
一方がオンの場合、および２個の電流制御形トランジス
タＴ１，Ｔ２が双方ともオフしてから所定時間はインピ
ーダンスを低くし、電流制御形トランジスタＴ１が双方
ともオフしてから所定時間以後はインピーダンスを高く
するようにインピーダンス調整回路４を構成するもので
ある。請求項８に記載の発明は、請求項５に記載された
電流制御形半導体装置において、誘導性負荷１をそれぞ
れ異なる方向に駆動する２個の電流制御形トランジスタ
Ｔ１，Ｔ２を有し、２個の電流制御形トランジスタＴ
１，Ｔ２にそれぞれ対応して保護回路Ｄ３およびインピ
ーダンス調整回路４を設け、他方の電流制御形トランジ
スタがオンの場合、および他方の電流制御形トランジス
タがオンからオフに変化してから所定時間はインピーダ
ンスを高くし、他方の電流制御形トランジスタがオンか
らオフに変化してから所定時間以後はインピーダンスを
低くするようにインピーダンス調整回路４を構成するも
のである。

【００１１】

【作用】請求項１に記載の発明では、誘導性負荷１から
発生された逆起電力による電流を保護回路Ｄ３を介して
電流制御形トランジスタＴ１の制御端子に供給するよう
にしたため、誘導性負荷１を駆動する方向とは逆方向に
電流制御形トランジスタＴ１をオンさせることができ
る。請求項２に記載の発明の保護回路Ｄ３は、電流制御
形トランジスタＴ１を逆方向にターンオンさせたときの
定格電流Ｉを、電流制御形トランジスタＴ１を逆方向に
ターンオンさせたときの電流増幅率ｈ’_FEで割った値よ
りも、保護回路Ｄ３の定格電流ｉが大きくなるようにす
る。これにより、電流制御形トランジスタＴ１に通常と
は逆方向に大量の電流を流せるようになる。請求項３に
記載の発明の保護回路Ｄ３は、電流制御形トランジスタ
Ｔ１のベース端子とエミッタ端子との間にダイオードま
たはバイポーラトランジスタを接続するため、誘導性負
荷１の逆起電力による電流を電流制御形トランジスタＴ
１のベース端子に効率よく流せるようになる。請求項４
に記載の発明の保護回路Ｄ３は、ＰＮＰトランジスタＴ
５のエミッタ端子を電流制御形トランジスタＴ１のエミ
ッタ端子に接続し、ＰＮＰトランジスタＴ５のベース端
子を電流制御形トランジスタＴ１のコレクタ端子に接続
し、ＰＮＰトランジスタＴ５のコレクタ端子を電流制御
形トランジスタＴ１のベース端子に接続するＰＮＰトラ
ンジスタＴ５を有するため、駆動用トランジスタのター
ンオフ時に電流制御形トランジスタＴ１のベース端子電
圧を低くできる。請求項５に記載の発明では、インピー
ダンス調整回路４によって電流制御形トランジスタＴ１
のベース−接地間のインピーダンスが調整される。請求
項６に記載の発明のインピーダンス調整回路４は、電流
制御形トランジスタＴ１がオンの場合およびオンからオ
フに変化してから所定時間はインピーダンスを低くする
ため、電流制御形トランジスタＴ１のターンオフ時間を
短くできる。また、電流制御形トランジスタＴ１がオフ
に変化してから所定時間以後はインピーダンスを高くす
るため、電流制御形トランジスタＴ１を逆方向にオンさ
せやすくなる。請求項７に記載の発明では、２個の電流
制御形トランジスタＴ１，Ｔ２のうちいずれか一方がオ
ンの場合、および２個の電流制御形トランジスタＴ１，
Ｔ２が双方ともオフしてから所定時間はインピーダンス
を低くするため、電流制御形トランジスタＴ１，Ｔ２の
ターンオフ時間を短くできる。また、電流制御形トラン
ジスタＴ１，Ｔ２が双方ともオフしてから所定時間以後
はインピーダンスを高くするため、電流制御形トランジ
スタＴ１，Ｔ２を逆方向にオンさせやすくなる。請求項
８に記載の発明では、他方の電流制御形トランジスタが
オンの場合、および他方の電流制御形トランジスタがオ
ンからオフに変化してから所定時間はインピーダンスを
高くするため、電流制御形トランジスタをオンさせやす
くなる。また、他方の電流制御形トランジスタがオンか
らオフに変化してから所定時間以後はインピーダンスを
低くするため、電流制御形トランジスタのターンオフ時
間を短くできる。

【００１２】なお、本発明の構成を説明する上記課題を
解決するための手段と作用の項では、本発明を分かり易
くするために実施例の図を用いたが、これにより本発明
が実施例に限定されるものではない。

【００１３】

【実施例】

−第１の実施例− 図１は本発明による電流制御形半導体装置の第１の実施
例の回路図であり、図１２と共通する構成部分には同一
符号を付している。また図１では、駆動回路２によって
駆動される部分のみを示しており、図１２の駆動回路３
および駆動用トランジスタＴ２は省略している。図１に
おいて、電流制御形スイッチングトランジスタ（駆動用
トランジスタ）Ｔ１のベース端子とエミッタ端子とは、
図１２の環流ダイオードＤ１，Ｄ２よりも寸法の小さい
ダイオードＤ３を介して接続されている。一方、駆動用
トランジスタＴ１のエミッタ−コレクタ間には図１２と
異なり環流ダイオードＤ１は接続されていない。また、
駆動回路２は図１１と同様にスイッチングトランジスタ
Ｔ３と抵抗Ｒ１，Ｒ２から成る。

【００１４】以下、図１のように構成された第１の実施
例の動作を説明する。駆動回路２の出力がハイレベルに
なると、駆動用トランジスタＴ１がオンして図示のＡ方
向に電流が流れる。一方、駆動回路２の出力がローレベ
ルになると駆動用トランジスタＴ１はターンオフする。
この状態で、駆動用トランジスタＴ１のエミッタ端子に
接続されている他方の駆動用トランジスタ（不図示）が
ターンオフすると、誘導性負荷１から逆起電力が発生さ
れ、この逆起電力によって図示のＰ点の電圧が上昇す
る。このＰ点の電圧が駆動用トランジスタＴ１のベース
電圧よりも高くなると、ダイオードＤ３が順バイアスさ
れて図示のＣ方向に電流が流れる。この結果、駆動用ト
ランジスタＴ１が逆方向にターンオンし、逆起電力によ
る環流電流は図示のＢ方向に流れる。すなわち、図示の
Ｃ方向に電流が流れることによって駆動用トランジスタ
Ｔ１のエミッタ端子とコレクタ端子の機能が逆になり、
エミッタ端子からコレクタ端子に向けて電流が流れる。

【００１５】なお、ダイオードＤ３には、駆動用トラン
ジスタＴ１をオンするのに必要な電流だけを流せばよい
ため、図１１の環流ダイオードＤ１，Ｄ２よりも寸法の
小さいダイオードを用いることができる。

【００１６】図２は、駆動用トランジスタＴ１のベース
端子を流れる電流（波形Ｑ）と、エミッタ・コレクタ間
を流れる電流（波形Ｒ）が時間によってどのように変化
するかを示す図である。なお、図２の点線波形Ｓは、駆
動用トランジスタＴ２がオン状態のときに図１のＰ点を
流れる電流波形を示す。図２では、時間Ｔに誘導性負荷
１から逆起電力が発生されたことを示している。逆起電
力が発生すると、まず図１に示すダイオードＤ３に電流
が流れて駆動用トランジスタＴ１をターンオンし、その
後はＰ点を流れる電流の大半は駆動用トランジスタＴ１
のエミッタ−コレクタ間を流れる（図２の波形Ｒ）。

【００１７】このように、第１の実施例によれば、誘導
性負荷１から逆起電力が発生されると、駆動用トランジ
スタＴ１またはＴ２を逆方向にオンさせて逆起電力によ
る電流をエミッタ−コレクタ間に流すようにしたため、
寸法の大きな環流ダイオードを用いる必要がなくなり、
電流制御形半導体装置全体を小型化できる。また、駆動
用トランジスタＴ１のベース端子とエミッタ端子の間に
小型のダイオードを接続するだけで済むため、従来の装
置からの設計変更を容易に行なえる。

【００１８】上記第１の実施例では、駆動用トランジス
タＴ１のエミッタ端子からコレクタ端子に向けて大量の
電流を流す必要があるため、駆動用トランジスタＴ１の
逆方向電流増幅率ｈ’_FEが十分に大きくなければならな
い。この点、例えばバイポーラ形静電誘導トランジスタ
や特願平５−３３４１９号に開示されている半導体装置
は、逆方向電流増幅率ｈ’_FEが順方向の電流増幅率ｈ_FE
と同程度であるため、本発明の駆動用トランジスタとし
て特に有効である。

【００１９】−第２の実施例− 第２の実施例は、図１のダイオードＤ３の代わりにバイ
ポーラトランジスタを接続した例を示す。図３は電流制
御形半導体装置の第２の実施例の回路図であり、図１と
共通する構成部分には同一符号を付している。図示のよ
うに、駆動用トランジスタＴ１のベース端子とエミッタ
端子の間には、エミッタ端子とコレクタ端子とを直結し
たバイポーラトランジスタＴ４（以下、単にトランジス
タと略することもある）とダイオードＤ４が直列に接続
されている。

【００２０】第２の実施例が、ダイオードの代わりにバ
イポーラダイオードＴ４を用いるのは以下の理由によ
る。第１の実施例では、駆動用トランジスタＴ１を逆方
向にターンオンさせているが、前述したように、駆動用
トランジスタＴ１の種類によっては順方向の電流増幅率
ｈ_FEに比べて逆方向電流増幅率ｈ’_FEが小さいものがあ
る。このような駆動用トランジスタＴ１では、そのベー
ス端子に流す電流の量を増やさなければエミッタ−コレ
クタ端子間に十分な量の電流を流せない。すなわち、駆
動用トランジスタの種類によっては、図１のようにダイ
オードＤ３を接続するだけでは図示のＢ方向に十分な量
の電流を流せない場合があり、このような場合には、従
来と同様に環流ダイオードＤ１，Ｄ２を接続する必要が
ある。したがって、第２の実施例では、ダイオードＤ３
の代わりにバイポーラトランジスタＴ４を接続すること
によって、駆動用トランジスタＴ１のベース端子に流れ
る電流の量を増やし、駆動用トランジスタＴ１の逆方向
電流増幅率ｈ’_FEが小さくても、図４のＢ方向に十分な
電流を流せるようにする。

【００２１】以下、第２の実施例の動作を説明する。不
図示の駆動用トランジスタがオンからオフに切り替わる
と、誘導性負荷１から逆起電力が発生させ、トランジス
タＴ４のベース端子に電流が流れる。この電流はトラン
ジスタＴ４によって増幅され、ダイオードＤ４を介して
駆動用トランジスタＴ１のベース端子に供給されて駆動
用トランジスタＴ１を逆方向にターンオンする。

【００２２】このように、第２の実施例では、駆動用ト
ランジスタＴ１のベース−エミッタ間に電流増幅用のバ
イポーラトランジスタＴ４を接続するため、駆動用トラ
ンジスタＴ１の逆方向電流増幅率ｈ’_FEが小さくても、
図４のＢ方向に十分な量の電流を流すことができる。

【００２３】−第３の実施例− 図４に示すように、第３の実施例は駆動用トランジスタ
Ｔ１のベース−エミッタ端子間にＰＮＰバイポーラトラ
ンジスタＴ５（以下、単にトランジスタと呼ぶこともあ
る）を接続したものである。図４において、駆動用トラ
ンジスタＴ１のベース端子にはトランジスタＴ５のコレ
クタ端子が、駆動用トランジスタＴ１のエミッタ端子に
はトランジスタＴ５のエミッタ端子が接続されている。
また、トランジスタＴ５のベース端子はダイオードＤ５
を介して駆動用トランジスタＴ１のコレクタ端子に接続
されている。

【００２４】以下、第３の実施例の動作を説明する。誘
導性負荷１から逆起電力が発生されると、図４のＰ点の
電圧が上昇し、トランジスタＴ５のエミッタ端子からコ
レクタ端子に向けて電流が流れる。この電流は駆動用ト
ランジスタＴ１のベース端子に供給され、駆動用トラン
ジスタＴ１は逆方向にターンオンする。

【００２５】この第３の実施例は、第２の実施例よりも
低い電圧で駆動用トランジスタＴ１を逆方向にターンオ
ンできるという特徴を有する。すなわち、第３の実施例
の駆動用トランジスタＴ１のコレクタ−エミッタ間に
は、ダイオードＤ５の順方向電圧とトランジスタＴ５の
ベース−エミッタ間電圧とを加算した電圧がかかるのに
対し、図３に示す第２の実施例の場合、これに加えて駆
動用トランジスタＴ１のベース−コレクタ間電圧もかか
るため、図示のＰ点の電圧が第３の実施例よりも高くな
ければ駆動用トランジスタＴ１をターンオンできない。
したがって、第３の実施例の方が、逆起電力による図示
のＰ点の電圧上昇をより抑えることができる。

【００２６】−第４の実施例− 第４の実施例は、第１の実施例の駆動回路２の構成を変
更したものである。図５は電流制御形半導体装置の第４
の実施例の内部回路図である。図５に示すように、第４
の実施例の駆動回路２内部の抵抗Ｒ２は駆動用トランジ
スタＴ１のエミッタ端子に接続されており、それ以外は
第１の実施例と共通する。このように、抵抗Ｒ２の接続
箇所は図１，５のように複数考えられ、また、これら以
外の箇所に接続してもよい。

【００２７】−第５の実施例− 第５の実施例は、駆動用トランジスタＴ１のターンオフ
時間の短縮を図ったものである。図６は電流制御形半導
体装置の第５の実施例の内部回路図である。第５の実施
例は第３の実施例の変形例であり、第３の実施例とは駆
動回路２，３内部の構成だけが異なる。図６に示すよう
に、第５の実施例の駆動回路２の内部にはＮＰＮトラン
ジスタＴ３とＰＮＰトランジスタＴ６が設けられ、ＮＰ
ＮトランジスタＴ３のエミッタ端子とＰＮＰトランジス
タＴ６のエミッタ端子と駆動用トランジスタＴ１のベー
ス端子とは互いに接続されており、またトランジスタＴ
３，Ｔ６のベース端子は互いに接続されている。さら
に、ＮＰＮトランジスタＴ３のコレクタ端子は抵抗Ｒ３
を介して正電源ＶBBに、ＰＮＰトランジスタＴ６のコレ
クタ端子は負電源−Ｖに接続されている。

【００２８】図６において、トランジスタＴ３，Ｔ６の
ベース端子がハイレベルになると、ＮＰＮトランジスタ
Ｔ３はオンしてＰＮＰトランジスタＴ６はオフし、駆動
用トランジスタＴ１のベース端子はハイレベルになり、
駆動用トランジスタＴ１がオンする。一方、トランジス
タＴ３，Ｔ６のベース端子がローレベルになると、ＮＰ
ＮトランジスタＴ３はオフしてＰＮＰトランジスタＴ６
はオンする。これにより、駆動用トランジスタＴ１のベ
ース端子は負電圧になるため、駆動用トランジスタＴ１
のコレクタ領域内の少数キャリアをすばやくベース領域
に引き出すことができ、駆動用トランジスタＴ１のター
ンオフ時間を短くできる。

【００２９】図６では、駆動用トランジスタＴ１のベー
ス−エミッタ間にＰＮＰトランジスタＴ５を接続してい
るが、仮に第１の実施例と同様にダイオードＤ３を接続
すると、以下のような不都合が起こる。すなわち、駆動
回路２内のＰＮＰトランジスタＴ６がオンすると、本来
なら駆動用トランジスタＴ１のベース端子は負電圧にな
るはずであるが、駆動用トランジスタＴ１のベース−エ
ミッタ間に接続されているダイオードＤ３が順バイアス
されるため、駆動用トランジスタＴ１のベース端子はエ
ミッタ端子電圧とほぼ同電圧すなわち負電圧にならず、
駆動用トランジスタＴ１をターンオフするのに時間がか
かってしまう。一方、図６のように駆動用トランジスタ
Ｔ１のベース−エミッタ間にＰＮＰトランジスタＴ５を
接続すれば、駆動用トランジスタＴ１のベース端子電圧
を確実に負電圧にできるため、駆動用トランジスタＴ１
のターンオフ時間を短くできる。

【００３０】−第６の実施例− 図１に示す第１の実施例の構成では、ダイオードＤ３の
順方向電流が図１のＣ方向に流れずに図１のＤ方向に流
れるおそれがある。電流がＤ方向に流れると、駆動用ト
ランジスタＴ１を逆方向にオンできなくなるため、結局
従来と同様に環流ダイオードを接続しなければならなく
なる。したがって、ダイオードＤ３の順方向電流は図示
のＣ方向に流す必要があり、そのための手段として、例
えば抵抗Ｒ２の抵抗値を大きくすることが考えられる。
ところが、抵抗Ｒ２の抵抗値を大きくすると、駆動用ト
ランジスタＴ１をターンオフする際に、コレクタ領域に
蓄積している少数キャリアをベース領域に引き出すのに
時間がかかってしまう。すなわち、駆動用トランジスタ
Ｔ１のターンオフ時間を短くするためには図１の抵抗Ｒ
２の抵抗値は小さい方が望ましい。そこで、以下に説明
する第６の実施例は、駆動用トランジスタＴ１のベース
−接地間インピーダンスを場合によって変更できるよう
にしたものである。

【００３１】図７は電流制御形半導体装置の第６の実施
例のブロック図である。図７では、図１と共通する構成
部分には同一符号を付しており、以下では相違点を中心
に説明する。図７に示す４は駆動用トランジスタＴ１の
ベース−接地間インピーダンスを制御するためのインピ
ーダンス制御部であり、トランジスタＴ７、コンデンサ
Ｃ３、抵抗Ｒ２およびダイオードＤ６から成る。

【００３２】図７の装置において、駆動回路２からハイ
レベルの信号が出力されると、ダイオードＤ６を介して
駆動用トランジスタＴ１に電流が流れ、駆動用トランジ
スタＴ１はターンオンする。このとき、コンデンサＣ３
には電荷が充電され、ある程度充電されるとトランジス
タＴ７はターンオンする。トランジスタＴ７がターンオ
ンすると、駆動用トランジスタＴ１のベース−接地間イ
ンピーダンスは低下する。

【００３３】次に、駆動回路２の出力がハイレベルから
ローレベルに変化すると、駆動用トランジスタＴ１のベ
ース端子には電流が流れなくなる。このとき、コンデン
サＣ３に蓄積されている電荷はトランジスタＴ７および
抵抗Ｒ２を介して放電され、ローレベルに変化してから
しばらくはトランジスタＴ７はオン状態を保持する。す
なわち、駆動用トランジスタＴ１がターンオフしてから
しばらくは駆動用トランジスタＴ１のベース−接地間イ
ンピーダンスは低いままであり、この期間を利用して駆
動用トランジスタＴ１のコレクタ領域に蓄積されている
電荷をベース領域にすばやく引き出すことができるた
め、駆動用トランジスタ１のターンオフ時間は短くな
る。

【００３４】コンデンサＣ３の放電が終了するとトラン
ジスタＴ７のベース端子には電流が流れなくなり、トラ
ンジスタＴ７はターンオフする。これにより、駆動用ト
ランジスタＴ１のベース−接地間インピーダンスは高く
なる。

【００３５】一方、駆動用トランジスタＴ１がオフ状態
で、かつ不図示の駆動用トランジスタがオン状態からオ
フ状態に変化すると、誘導性負荷１から発生された逆起
電力によって図示のＰ点の電圧が上昇し、ついにはダイ
オードＤ３が順バイアスされる。この時点ではコンデン
サＣ３の放電はすでに終了しており、駆動用トランジス
タＴ１のベース−接地間インピーダンスは高い状態にあ
る。このため、ダイオードＤ３を流れる電流は図示のＣ
方向に流れ、駆動用トランジスタＴ１は逆方向にターン
オンする。

【００３６】このように、第６の実施例では、インピー
ダンス制御部４を設けて駆動用トランジスタＴ１のベー
ス−接地間インピーダンスを変更できるようにし、駆動
用トランジスタＴ１のベース端子をローレベルにしてか
らしばらくはベース−接地間インピーダンスを低くする
ようにしたため、駆動用トランジスタＴ１のターンオフ
時間を短くできる。逆に、駆動用トランジスタＴ１が完
全にターンオフすると、駆動用トランジスタＴ１のベー
ス−接地間インピーダンスを高くするようにしたため、
誘導性負荷１から発生された逆起電力による電流を駆動
用トランジスタＴ１のエミッタ−コレクタ間に流すこと
ができる。

【００３７】なお、図７のコンデンサＣ３の放電時定数
を決定する場合、コンデンサＣ３の容量を変更する、
図示の点線のようにコンデンサＣ３に並列に抵抗Ｒ４
を接続する、コンデンサＣ３に直列に抵抗を接続する
等のいずれの手段によって行なってもよい。

【００３８】一方、トランジスタは一般的に、ベース−
エミッタ間インピーダンスが高いほどコレクタ耐圧が低
下するという特徴を有する。図７の回路では、駆動用ト
ランジスタＴ１が完全にターンオフすると、ベース−エ
ミッタ間インピーダンスは高くなるため、駆動用トラン
ジスタＴ１がオフの期間の大部分においてコレクタ耐圧
が低下してしまう。そこで、例えば図７の点線で示す抵
抗Ｒ５を挿入することによって、駆動用トランジスタＴ
１のオフ時のベース−エミッタ間インピーダンスを調整
することができる。

【００３９】−第７の実施例− 図８に示す第７の実施例は第６の実施例の変形例であ
り、図７のトランジスタＴ７をＭＯＳＦＥＴ５に置き換
えたものである。ＭＯＳＦＥＴ５はゲート容量を有する
ため、このゲート容量を利用すれば、図７のコンデンサ
を取り付けずに済む。したがって、第７の実施例によれ
ば第６の実施例よりも装置全体を小型化できる。

【００４０】−第８の実施例− 図９に示す第８の実施例も基本的な構成は図７に示す第
６の実施例と共通し、図７の配線を一部変更したもので
ある。図９に示すように、トランジスタＴ７のベース端
子とコンデンサＣ３はともに、駆動回路２内のトランジ
スタＴ３のエミッタ端子に接続されている。この他の点
は図７と共通する。図９のように配線すると、図７より
も短時間にコンデンサＣ３を充電できるため、トランジ
スタＴ７を短時間でターンオンできる。

【００４１】−第９の実施例− 第９の実施例は、駆動用トランジスタＴ１がオフ状態の
ときのベース−エミッタ間インピーダンスを低くするも
のである。図１０は第９の実施例の内部回路図である。
図示のように、駆動回路２内のトランジスタＴ３のベー
ス端子、駆動回路３内のトランジスタＴ８のベース端子
およびインピーダンス制御部４内のトランジスタＴ７の
ベース端子は、ダイオードＤ７，Ｄ８を介して互いに接
続されている。したがって、トランジスタＴ３，Ｔ８の
ベース端子のいずれかがハイレベルであれば、トランジ
スタＴ７はオン状態になり、駆動用トランジスタＴ１の
ベース−エミッタ間インピーダンスが低下する。

【００４２】図１０において、トランジスタＴ３のベー
ス端子がハイレベル、トランジスタＴ８のベース端子が
ローレベルの場合、駆動用トランジスタＴ１はオンし、
他方の駆動用トランジスタ（不図示）はオフし、誘導性
負荷１には図示のＡ方向に電流が流れる。このとき、ト
ランジスタＴ７のベース端子もハイレベルになるため、
コンデンサＣ３に電荷が蓄積されてトランジスタＴ７は
オンする。したがって、駆動用トランジスタＴ１のベー
ス−エミッタ間インピーダンスは低下し、駆動用トラン
ジスタＴ１のコレクタ耐圧は高くなる。オフ状態にある
駆動用トランジスタＴ２にも同様のインピーダンス制御
回路を有しているために、駆動用トランジスタＴ２のベ
ース−エミッタ間インピーダンスも駆動用トランジスタ
Ｔ１のそれと同様に低下し、駆動用トランジスタＴ２の
コレクタ耐圧が高くなる。

【００４３】この状態でトランジスタＴ３のベース端子
がローレベルになると、コンデンサＣ３に蓄積されてい
る電荷が放電し終わるまではトランジスタＴ７はオン状
態を保持するため、駆動用トランジスタＴ１のターンオ
フ時間を短くできる。一方、駆動用トランジスタＴ１が
完全にターンオフすると、図７と同様にトランジスタＴ
７はオフして駆動用トランジスタＴ１のベース−接地間
インピーダンスは高くなるため、ダイオードＤ３を流れ
る逆起電力による電流は駆動用トランジスタＴ１のベー
ス端子に流れ、駆動用トランジスタＴ１を逆方向にター
ンオンする。

【００４４】前述した第６の実施例は、駆動用トランジ
スタＴ１がオフしている期間のほとんどで駆動用トラン
ジスタＴ１のベース−エミッタ間インピーダンスが高い
のに対し、第９の実施例は、駆動用トランジスタＴ１が
オフしていても他方の駆動用トランジスタがオンであれ
ばベース−エミッタ間インピーダンスを低くするため、
第６の実施例よりも第１の実施例の方が駆動用トランジ
スタＴ１のコレクタ耐圧が高い期間が長くなる。

【００４５】−第１０の実施例− 第１０の実施例は第９の実施例の変形例であり、第９の
実施例と同様に駆動用トランジスタＴ１のベース−エミ
ッタ間インピーダンスを低くするものである。図１１は
電流制御形半導体装置の第１０の実施例の内部回路図で
ある。図示のように、第１０の実施例のインピーダンス
制御回路４は、トランジスタＴ７，Ｔ９と、抵抗Ｒ２，
Ｒ６と、コンデンサＣ４とから成る。トランジスタＴ９
のベース端子には駆動回路３内部のトランジスタＴ８の
ベース端子がダイオードＤ９を介して接続され、トラン
ジスタＴ９のコレクタ端子にはトランジスタＴ７のベー
ス端子と抵抗Ｒ６とが接続され、トランジスタＴ７のエ
ミッタ端子には抵抗Ｒ２が接続されている。

【００４６】図１１において、駆動回路２の出力がハイ
レベル、駆動回路３の出力がローレベルとする。このと
き、駆動用トランジスタＴ１はターンオンして図１１の
Ａ方向に電流が流れる。また、トランジスタＴ９のベー
ス端子はローレベルになるため、コンデンサＣ４が充電
されてトランジスタＴ７はターンオンする。すなわち、
駆動回路３の出力がローレベルになると、駆動用トラン
ジスタＴ１のベース−接地間インピーダンスは常に低い
状態を保持する。

【００４７】この状態で、駆動回路２の出力がローレベ
ル、駆動回路３の出力がハイレベルに変化すると、トラ
ンジスタＴ９はオンし、コンデンサＣ４に蓄積されてい
る電荷はトランジスタＴ９を介して放電される。この放
電が終了するまではトランジスタＴ７はオン状態を保持
する。このため、駆動用トランジスタＴ１のコレクタ領
域に蓄積されている少数キャリアをすばやくベース領域
に引き出すことができ、駆動用トランジスタＴ１を短時
間でターンオフできる。駆動用トランジスタＴ１のター
ンオフ後はトランジスタＴ７はオフするため、駆動用ト
ランジスタＴ１のベース−接地間インピーダンスは高い
状態を保持する。

【００４８】その後、駆動回路３の出力がローレベルに
なると、誘導性負荷１から逆起電力が発生され、ダイオ
ードＤ３に順方向電流が流れる。このとき、トランジス
タＴ９はオフし、コンデンサＣ４への電荷の充電が開始
される。ただし、電荷が蓄積されるまでの間はトランジ
スタＴ７はオフ状態を保持し、駆動用トランジスタＴ１
のベース−接地間インピーダンスは高い状態を保持す
る。誘導性負荷１の逆起電力による電流はベース−接地
間インピーダンスが高い間にダイオードＤ３に流れるた
め、この電流は駆動用トランジスタＴ１のベース端子に
供給され、駆動用トランジスタＴ１は逆方向にターンオ
ンする。

【００４９】このように、第１０の実施例は、他方の駆
動用トランジスタがオンしている場合、および他方の駆
動用トランジスタがオンからオフに変化してから所定時
間は、駆動用トランジスタＴ１のベース−接地間インピ
ーダンスを高くするため、誘導性負荷１から逆起電力が
発生した場合に、確実に駆動用トランジスタＴ１を逆方
向にターンオンさせることができる。一方、他方の駆動
用トランジスタがオンからオフに変化してから所定時間
以後は、駆動用トランジスタＴ１のベース−エミッタ間
インピーダンスを低くするため、駆動用トランジスタＴ
１のコレクタ耐圧を高くできる。

【００５０】なお、トランジスタＴ９のベース端子を駆
動回路３内部のトランジスタＴ８のベース端子と接続す
る代わりに、図１１の点線部のように、トランジスタＴ
８のエミッタ端子をダイオードＤ９を介してトランジス
タＴ９のベース端子と接続してもよい。

【００５１】図１１では、駆動回路２，３内部のトラン
ジスタＴ３，Ｔ８をダイオードを介して接続している
が、図示の点線部分のように、各トランジスタのエミッ
タ端子をダイオードを介して接続してもよく、あるいは
各駆動用トランジスタのベース端子を接続してもよい。
なお、上記第１〜第１０の実施例を組み合わせて実施し
てもよい。例えば、第４，５の実施例の駆動回路を第６
〜第１０の実施例に適用してもよく、あるいは第２，３
の実施例を第６〜第１０の実施例に適用してもよい。

【００５２】このように構成した実施例にあっては、ダ
イオードＤ３が保護回路に対応する。

【００５３】

【発明の効果】以上詳細に説明したように、本発明によ
れば、誘導性負荷から発生された逆起電力による電流を
電流制御形トランジスタの制御端子に流して電流制御形
トランジスタを介して上記逆起電力による電流を電源側
に流すようにしたため、環流ダイオードを用いることな
く電流制御形トランジスタを保護できる。請求項２に記
載の発明によれば、電流制御形トランジスタの制御端子
に供給する電流量を、電流制御形トランジスタの電源側
方向への電流増幅率を考慮に入れて設定するようにした
ため、誘導性負荷から発生された逆起電力による大量の
電流を電流制御形トランジスタを介して電源側に流せる
ようになる。請求項３に記載の発明によれば、電流制御
形トランジスタの制御端子とエミッタ端子との間にダイ
オードまたはバイポーラトランジスタを接続するため、
逆起電力による電流を電流制御形トランジスタの制御端
子に効率よく供給できる。また、バイポーラトランジス
タを接続するようにすれば、いったん電流を増幅して電
流制御形トランジスタの制御端子に供給できるため、電
流制御形トランジスタに大量の逆電流を流せるようにな
る。請求項４に記載の発明によれば、逆起電力による電
流をＰＮＰトランジスタを介して電流制御形トランジス
タの制御端子に供給するため、電流制御形トランジスタ
をオフさせる場合に、その制御端子の電圧を低く設定で
き、電流制御形トランジスタのターンオフ時間を短くで
きる。請求項５に記載の発明によれば、電流制御形トラ
ンジスタのベース−接地間にインピーダンス調整用のイ
ンピーダンス調整回路を設けたため、電流制御形トラン
ジスタのターンオフ時間を短縮できるとともに、電流制
御形トランジスタを確実に逆方向にオンさせることがで
きる。請求項６に記載の発明によれば、電流制御形トラ
ンジスタがオンの場合とオンからオフに変化してから所
定時間はインピーダンスを低くするため、電流制御形ト
ランジスタの耐圧を上げるとともに、そのターンオフ時
間を短くできる。また、オフに変化してから所定時間以
後はインピーダンスを高くするため、電流制御形トラン
ジスタを逆方向にオンさせやすくなる。請求項７に記載
の発明によれば、２個の電流制御形トランジスタのいず
れか一方がオンの場合、および双方ともオフしてから所
定時間はインピーダンスを低くするため、電流制御形ト
ランジスタの耐圧を上げることができる。また、双方と
もオフしてから所定時間以後はインピーダンスを高くす
るため、電流制御形トランジスタを逆方向にオンさせや
すくなる。請求項８に記載の発明によれば、他方の電流
制御形トランジスタがオンの場合、および他方の電流制
御形トランジスタがオンからオフに変化してから所定時
間はインピーダンスを高くするため、電流制御形トラン
ジスタを逆方向にオンさせやすくなる。また、他方の電
流制御形トランジスタがオンからオフに変化してから所
定時間以後はインピーダンスを低くするため、電流制御
形トランジスタの耐圧を上げることができる。

【図面の簡単な説明】

【図１】本発明による電流制御形半導体装置の第１の実
施例の回路図。

【図２】図１の各部の電流が時間とともにどのように変
化するかを示す図。

【図３】本発明による電流制御形半導体装置の第２の実
施例の回路図。

【図４】本発明による電流制御形半導体装置の第３の実
施例の回路図。

【図５】本発明による電流制御形半導体装置の第４の実
施例の回路図。

【図６】本発明による電流制御形半導体装置の第５の実
施例の回路図。

【図７】本発明による電流制御形半導体装置の第６の実
施例の回路図。

【図８】本発明による電流制御形半導体装置の第７の実
施例の回路図。

【図９】本発明による電流制御形半導体装置の第８の実
施例の回路図。

【図１０】本発明による電流制御形半導体装置の第９の
実施例の回路図。

【図１１】本発明による電流制御形半導体装置の第１０
の実施例の回路図。

【図１２】従来の電流制御形半導体装置の回路図。

【符号の説明】

１ 誘導性負荷 ２，３ 駆動回路 ４ インピーダンス制御回路 Ｔ１ 電流制御形トランジスタ Ｄ３〜Ｄ ダイオード Ｒ１〜Ｒ 抵抗

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−239813（ＪＰ，Ａ) 特開 平２−218218（ＪＰ，Ａ) 特開 昭60−139018（ＪＰ，Ａ) 特開 平７−297367（ＪＰ，Ａ) 実開 昭56−43943（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03K 17/00 - 17/70

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】誘導性負荷に接続された端子、電源側に接
   続された端子、および制御端子を有し、誘導性負荷に駆
   動電流を供給する電流制御形トランジスタを備えた電流
   制御形半導体装置において、前記誘導性負荷から発生された逆起電力による電流を前
   記電流制御型トランジスタを介して前記電源側に流すよ
   うに、前記電流制御形トランジスタの制御端子に前記逆
   起電力による電流を供給する 保護回路を備えることを特
   徴とする電流制御形半導体装置。
2. 【請求項２】請求項１に記載された電流制御形半導体装
   置において、 前記保護回路の定格電流をｉ、前記電流制御形トランジ
   スタが前記電源側に電流を流す場合の定格電流をＩ、前
   記電流制御形トランジスタが前記電源側に電流を流す場
   合の電流増幅率をｈ’FEとするとき、 前記保護回路は、ｉ＞Ｉ／ｈ’FEの関係を満たすように
   構成されることを特徴とする電流制御形半導体装置。
3. 【請求項３】 請求項１または２に記載された電流制御
   形半導体装置において、 前記保護回路は、前記電流制御形トランジスタの制御端
   子であるベース端子とエミッタ端子との間に介挿される
   ダイオードまたはバイポーラトランジスタを有すること
   を特徴とする電流制御形半導体装置。
4. 【請求項４】 請求項１または２に記載された電流制御
   形半導体装置において、 前記保護回路はＰＮＰトランジスタを有し、前記ＰＮＰ
   トランジスタのエミッタ端子が前記電流制御形トランジ
   スタのエミッタ端子に接続され、前記ＰＮＰトランジス
   タの制御端子であるベース端子が前記電流制御形トラン
   ジスタのコレクタ端子に接続され、前記ＰＮＰトランジ
   スタのコレクタ端子が前記電流制御形トランジスタのベ
   ース端子に接続されることを特徴とする電流制御形半導
   体装置。
5. 【請求項５】 請求項１〜４のいずれかに記載された電
   流制御形半導体装置において、 前記電流制御形トランジスタのベース−接地間のインピ
   ーダンスを調整するインピーダンス調整回路を備えるこ
   とを特徴とする電流制御形半導体装置。
6. 【請求項６】 請求項５に記載された電流制御形半導体
   装置において、 前記インピーダンス調整回路は、前記電流制御形トラン
   ジスタがオンの場合およびオンからオフに変化してから
   所定時間は前記インピーダンスが低くし、オフに変化し
   てから前記所定時間以後は前記インピーダンスを高くす
   ることを特徴とする電流制御形半導体装置。
7. 【請求項７】 請求項５に記載された電流制御形半導体
   装置において、 前記誘導性負荷をそれぞれ異なる方向に駆動する２個の
   前記電流制御形トランジスタを有し、 前記保護回路および前記インピーダンス調整回路は、前
   記２個の電流制御形トランジスタにそれぞれ対応して設
   けられ、 前記インピーダンス調整回路は、前記２個の電流制御形
   トランジスタのうちいずれか一方がオンの場合、および
   前記２個の電流制御形トランジスタが双方ともオフして
   から所定時間は前記インピーダンスを低くし、前記電流
   制御形トランジスタが双方ともオフしてから前記所定時
   間以後は前記インピーダンスを高くすることを特徴とす
   る電流制御形半導体装置。
8. 【請求項８】 請求項５に記載された電流制御形半導体
   装置において、 前記誘導性負荷をそれぞれ異なる方向に駆動する２個の
   前記電流制御形トランジスタを有し、 前記保護回路および前記インピーダンス調整回路は、前
   記２個の電流制御形トランジスタにそれぞれ対応して設
   けられ、 前記インピーダンス調整回路は、他方の前記電流制御形
   トランジスタがオンの場合、および前記他方の電流制御
   形トランジスタがオンからオフに変化してから所定時間
   は前記インピーダンスを高くし、前記他方の電流制御形
   トランジスタがオンからオフに変化してから前記所定時
   間以後は前記インピーダンスを低くすることを特徴とす
   る電流制御形半導体装置。