JP3671796B2 - 電流制御型素子用駆動装置 - Google Patents
電流制御型素子用駆動装置 Download PDFInfo
- Publication number
- JP3671796B2 JP3671796B2 JP2000022032A JP2000022032A JP3671796B2 JP 3671796 B2 JP3671796 B2 JP 3671796B2 JP 2000022032 A JP2000022032 A JP 2000022032A JP 2000022032 A JP2000022032 A JP 2000022032A JP 3671796 B2 JP3671796 B2 JP 3671796B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- driving transistor
- current control
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、誘導性負荷に駆動電流を供給するための電流制御形素子の駆動装置に関する。
【０００２】
【従来の技術】
誘導性負荷を駆動する電流制御型素子用の駆動装置は、たとえば、誘導モータを制御するチョッパ回路およびＨブリッジ回路などに用いられる。これらの回路では、誘導性負荷で発生される逆起電力から電流制御型素子を保護するために保護回路が設けられる。図９は、保護回路が設けられたＨブリッジ回路の一部を表した図であり、たとえば、特開平８−８４０６０号公報に記載されている。図９において、上アームを形成するトランジスタＴ101、および下アームを形成するトランジスタＴ102は、モータなどから成る誘導性負荷Ｌ１に駆動電流を供給する電流制御形スイッチングトランジスタ（以下、単に駆動用トランジスタと略する）であり、それぞれベース端子に接続された駆動回路103，133で駆動される。駆動用トランジスタＴ101のコレクタ端子に電源電圧Ｖccが接続され、駆動用トランジスタＴ102のエミッタ端子は接地されている。駆動用トランジスタＴ101のエミッタ端子と駆動用トランジスタＴ102のコレクタ端子との間に誘導性負荷Ｌ１が接続されている。
【０００３】
駆動用トランジスタＴ101，Ｔ102のエミッタ端子−ベース端子間には、それぞれダイオード102，122が接続されている。誘導性負荷Ｌ１から発生された逆起電力による電流をこれらダイオード102，122に流すことにより、駆動用トランジスタＴ101，Ｔ102の破壊が防止される。たとえば、駆動用トランジスタＴ102が駆動回路133によりオンされると、電流が図中Ａで示す方向に流れる。その後、駆動用トランジスタＴ102が駆動回路133によりターンオフされると、誘導性負荷Ｌ１から逆起電力が発生され、この逆起電力により図中Ｐ点の電位が上昇する。Ｐ点の電位が駆動用トランジスタＴ101のベース端子の電位より高くなると、ダイオード102が順バイアスされて図中Ｃで示す方向に電流が流れる。そして、駆動用トランジスタＴ101が逆方向にターンオンして、上記逆起電力による環流電流が図中Ｂで示す方向に流れる。
【０００４】
【発明が解決しようとする課題】
駆動用トランジスタＴ101を逆方向にターンオンさせる図中Ｃ方向の電流は、ダイオード102を介した低インピーダンスの状態で駆動用トランジスタＴ101のベース端子に流れ込む。したがって、駆動用トランジスタＴ101の内部は電荷が過剰な状態となっている。駆動用トランジスタＴ101が逆方向にオンしている間に、再び駆動用トランジスタＴ102がターンオンするように駆動されると、駆動用トランジスタＴ101が逆回復動作に入り、Ｐ点には再びＡ方向に電流が流れる。このとき、駆動用トランジスタＴ101内に蓄積されている電荷がそのまま滞留されるので、駆動用トランジスタＴ101は逆回復動作に時間がかかり、オフ状態でありながらコレクタ→エミッタ方向、すなわち順方向に電流が流れる状態にされる。この結果、駆動用トランジスタＴ102がターンオンされると、駆動用トランジスタＴ101および駆動用トランジスタＴ102を貫通する大きな貫通電流が流れてしまうという問題がある。
【０００５】
本発明の目的は、上下アームを形成する電流制御形トランジスタの一方が逆方向にオンしている状態で他方の駆動用トランジスタをターンオンさせる場合に、他方の駆動用トランジスタのターンオン速度を遅くするようにした電流制御形素子用駆動装置を提供することにある。
【０００６】
【課題を解決するための手段】
一実施の形態を示す図１、図４〜図８に対応づけて本発明を説明する。
（１）請求項１に記載の発明による電流制御型素子用駆動装置は、誘導性負荷Ｌ１に対して上アーム側に位置して第１の方向(Ｚ方向)に駆動電流を供給する第１の電流制御型トランジスタＴ１と、第１の電流制御型トランジスタＴ１と直列に接続され、誘導性負荷Ｌ１に対して下アーム側に位置して第１の方向(Ｚ方向)と異なる第２の方向(Ａ方向)に駆動電流を供給する第２の電流制御型トランジスタＴ２と、第１の電流制御型トランジスタＴ１の制御端子(ベース端子)に駆動電流を供給する第１の駆動手段１０２(５１，５２)と、第２の電流制御型トランジスタＴ２の制御端子(ベース端子)に駆動電流を供給する第２の駆動手段１０７(６１，６２，６７)と、第１の電流制御型トランジスタＴ１および第２の電流制御型トランジスタＴ２の少なくとも一方に対して、電流制御型トランジスタＴ１が誘導性負荷Ｌ１を駆動する向き(Ｚ方向)と逆方向(Ｂ方向)にオンするように誘導性負荷Ｌ１から生じる逆起電力による電流を、電流制御型トランジスタＴ１の基準用端子（エミッタ端子）から制御端子(ベース端子)に供給する保護手段１１(５２ａ)と、保護手段１１(５２ａ)により一方の電流制御型トランジスタＴ１が逆方向(Ｂ方向)にオンされている状態で他方の電流制御型トランジスタＴ２をターンオンさせるとき、他方の電流制御型トランジスタＴ２の制御端子(ベース端子)に供給する駆動電流を、供給開始後に供給開始時に比べて少なくするように変化させる電流変化手段１１１(６３)とを備えることにより、上述した目的を達成する。
（２）請求項２に記載の発明は、請求項１に記載の電流制御型素子用駆動装置において、電流変化手段１１１(６３)は、一方の電流制御型トランジスタＴ１が逆方向(Ｂ方向)にオンされている状態で他方の電流制御型トランジスタＴ２の制御端子(ベース端子)に駆動電流を供給するとき、あらかじめ定められた電流制御型トランジスタＴ２のターンオン遅れ時間ｔＤ２を用いて、駆動電流の供給を開始してターンオン遅れ時間ｔＤ２を経過するまでは所定の駆動電流を供給するとともに、ターンオン遅れ時間ｔＤ２経過後は駆動電流を減じることを特徴とする。
（３）請求項３に記載の発明は、請求項１に記載の電流制御型素子用駆動装置において、電流変化手段６３，２１０〜２１２(６３，３１０，２１２)は、第１の電流制御型トランジスタＴ１または第２の電流制御型トランジスタＴ２のいずれかに流れる電流を検出する電流検出手段２１０(３１０)を備え、一方の電流制御型トランジスタＴ１が逆方向(Ｂ方向)にオンされている状態で他方の電流制御型トランジスタＴ２の制御端子(ベース端子)に駆動電流を供給するとき、逆方向(Ｂ方向)にオンされている電流制御型トランジスタＴ１が誘導性負荷Ｌ１を駆動する向き(Ｅ方向)の電流が電流検出手段２１０(３１０)により検出されるまでは所定の駆動電流を供給するとともに、誘導性負荷Ｌ１を駆動する向き(Ｅ方向)の電流が検出された後は駆動電流を減じることを特徴とする。
（４）請求項４に記載の発明は、請求項１に記載の電流制御型素子用駆動装置において、電流変化手段６３，４１０，２１２(６３，５１０，２１１，２１２)は、第１の電流制御型トランジスタＴ１および第２の電流制御型トランジスタＴ２の接続点Ｐの電位Ｖpを検出する電位検出手段４１０(５１０)を備え、一方の電流制御型トランジスタＴ１が逆方向(Ｂ方向)にオンされている状態で他方の電流制御型トランジスタＴ２の制御端子(ベース端子)に駆動電流を供給するとき、接続点Ｐの電位Ｖpの変化が電位検出手段４１０(５１０)により検出されるまでは所定の駆動電流を供給するとともに、接続点Ｐの電位Ｖpの変化が検出された後は駆動電流を減じることを特徴とする。
【０００７】
なお、上記課題を解決するための手段の項では、本発明をわかりやすく説明するために実施の形態の図と対応づけたが、これにより本発明が実施の形態に限定されるものではない。
【０００８】
【発明の効果】
以上詳細に説明したように本発明によれば、次のような効果を奏する。
（１）請求項１〜４に記載の発明では、誘導性負荷に対して上下アームを構成し、一方の電流制御型トランジスタを逆方向にオンさせることにより誘導性負荷で生じる逆起電力から電流制御型トランジスタを保護する電流制御型素子用駆動装置において、電流制御型トランジスタの一方が逆方向にオンされている状態で他方の電流制御型トランジスタをターンオンさせるとき、他方の電流制御型トランジスタの駆動端子に供給する駆動電流を、供給開始後に供給開始時に比べて少なく変化させるようにした。したがって、他方の電流制御型トランジスタのターンオンが開始されることにより逆方向にオンされている電流制御型トランジスタが順方向の電流を流しやすい状態にされるとき、他方の電流制御型トランジスタのターンオン速度を遅くすることができる。この結果、電流制御型トランジスタを貫通するような大きな電流が流れにくくなり、このような貫通電流による損失を抑えることができる上に、貫通電流により電流制御型トランジスタが損傷を受けることが防止される。
（２）とくに、請求項２〜４に記載の発明では、他方の電流制御型トランジスタの制御端子に駆動電流を供給するとき、所定の駆動電流を供給してから駆動電流を減じるようにしたので、他方の電流制御型トランジスタが素早くターンオンを始め、その後のターンオン速度が遅くなる。この結果、ターンオンさせる駆動電流の供給を開始してからターンオンされるまでの時間が長くなるのを抑えつつ、貫通電流が流れることを防止できる。
（３）請求項３に記載の発明では、逆方向にオンされている電流制御型トランジスタが誘導性負荷を駆動する向きの電流が検出された後から、他方の電流制御型トランジスタの制御端子に供給される駆動電流を減じるようにしたので、装置の動作に応じて他方の電流制御型トランジスタのターンオン速度を遅くすることができる。この結果、たとえば、装置の周囲温度などの動作環境が変化して貫通電流が流れるタイミングが変動する場合でも、実際に貫通電流が流れ出すタイミングに応じてターンオン速度が遅くされるから、貫通電流を抑えることが可能になる。
（４）請求項４に記載の発明では、第１および第２の電流制御型トランジスタの接続点の電位の変化が検出された後から、逆方向にオンされていない方の電流制御型トランジスタの制御端子に供給される駆動電流を減じるようにしたので、上記(３)と同様の効果を得ることができる。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
−第一の実施の形態−
図１は、たとえば、誘導モータを制御するＨブリッジ回路の一部であり、本発明の第一の実施の形態による電流制御形半導体装置の回路図である。図１において、電流制御形スイッチングトランジスタ（以下、単に駆動用トランジスタと略する）Ｔ１，Ｔ２は、モータなどの誘導性負荷Ｌ１に駆動電流を供給するスイッチングデバイスであり、それぞれベース端子に接続された駆動回路１０４，１０９で駆動される。駆動用トランジスタＴ１のコレクタ端子に電源電圧Ｖ１が接続され、駆動用トランジスタＴ２のエミッタ端子は接地されている。駆動用トランジスタＴ１のエミッタ端子と駆動用トランジスタＴ２のコレクタ端子との間に誘導性負荷Ｌ１が接続されている。
【００１０】
駆動用トランジスタＴ１のエミッタ端子−ベース端子間には、環流用のダイオード１１が接続されている。ダイオード１１は、駆動用トランジスタＴ１のエミッタ端子側にアノード端子、駆動用トランジスタＴ１のベース端子側にカソード端子が接続される。
【００１１】
駆動回路１０４は、スイッチングトランジスタ２１および抵抗器２２を有するスイッチング回路１０２と、トランジスタ２４，コンデンサ２３，抵抗器２５およびダイオード２６を有するインピーダンス調整回路１０３とで構成される。スイッチング回路１０２は、入力端子２０から入力される電圧信号のレベルに応じて、駆動用トランジスタＴ１のベース端子へ駆動電流を出力する。インピーダンス調整回路１０３は、スイッチング回路１０２の入力端子２０から入力される電圧信号のレベルに基づいて、駆動用トランジスタＴ１のベース端子と接地間のインピーダンスを変える。
【００１２】
駆動回路１０４の動作について説明する。スイッチング回路１０２の入力端子２０にハイレベルの電圧信号が入力されると、スイッチングトランジスタ２１がオンすることにより、抵抗器２２を介してインピーダンス調整回路１０３のダイオード２６に向けて駆動電流が流れる。この駆動電流はダイオード２６を介して駆動用トランジスタＴ１のベース端子に供給されて、駆動用トランジスタＴ１を駆動する。このとき、インピーダンス調整回路１０３のコンデンサ２３が充電されることにより、スイッチング回路１０２のスイッチングトランジスタ２１がオンしてから所定時間が経過するとインピーダンス調整回路１０３のトランジスタ２４がターンオンする。トランジスタ２４がターンオンすると、ダイオード２６のカソード端子と接地間、すなわち、駆動用トランジスタＴ１のベース端子と接地間のインピーダンスが低下する。
【００１３】
次に、スイッチング回路１０２の入力端子２０にローレベルの電圧信号が入力されると、スイッチングトランジスタ２１がオフすることにより、駆動用トランジスタＴ１のベース端子への駆動電流が流れなくなる。このとき、インピーダンス調整回路１０３のコンデンサ２３に蓄積されている電荷がトランジスタ２４および抵抗器２５を介して放電されるので、スイッチング回路１０２のスイッチングトランジスタ２１がオフしてからしばらくの間はトランジスタ２４のオン状態が保持される。すなわち、駆動用トランジスタＴ１がターンオフしてからしばらくの間は、駆動用トランジスタＴ１のベース端子−接地間インピーダンスは低い状態が保持される。そこで、この期間を利用して駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷をベース領域に素早く引き出すことが可能になる。この結果、駆動用トランジスタＴ１のターンオフ時間が短縮される。
【００１４】
コンデンサ２３の放電が終了すると、トランジスタ２４のベース端子に電流が流れなくなり、トランジスタ２４がターンオフする。これにより、駆動用トランジスタＴ１のベース端子−接地間インピーダンスが高くなる。
【００１５】
駆動用トランジスタＴ２の駆動回路１０９は、駆動回路１０４と同様に、スイッチングトランジスタ３１および抵抗器３２を有するスイッチング回路１０７と、トランジスタ３４，コンデンサ３３，抵抗器３５およびダイオード３６を有するインピーダンス調整回路１０８とを備えている。スイッチング回路１０７は、入力端子３０から入力される電圧信号のレベルに応じて、駆動用トランジスタＴ２のベース端子へ駆動電流を出力する。インピーダンス調整回路１０８は、スイッチング回路１０７の入力端子３０から入力される電圧信号のレベルに基づいて、駆動用トランジスタＴ２のベース端子と接地間のインピーダンスを変える。
【００１６】
駆動回路１０９はさらに、スイッチング回路１０７と並列に接続された第２スイッチング回路１１１を備えている。第２スイッチング回路１１１は、スイッチングトランジスタ４１を有し、入力端子４０から入力される電圧信号のレベルに応じて、駆動用トランジスタＴ２のベース端子へ駆動電流を出力する。すなわち、駆動用トランジスタＴ２のベース端子は、スイッチング回路１０７および第２スイッチング回路１１１により駆動電流が供給される。入力端子４０に入力される電圧信号は、上述した入力端子３０に入力される電圧信号と同時にハイレベルに変化し、その後、後述するように入力端子４０に入力される電圧信号がローレベルに変化する。
【００１７】
以上の電流制御形半導体装置の動作について詳細に説明する。図２は、図１の上側アーム部分、すなわち、駆動回路１０４のスイッチング回路１０２から出力される信号Sig１０２、および下側アーム部分、すなわち、駆動回路１０９のスイッチング回路１０７から出力される信号Sig１０７のタイムチャートである。スイッチング回路１０２の出力信号Sig１０２がハイレベルになると(図２のｔ１)、駆動用トランジスタＴ１のベース端子に駆動電流が流れ、駆動用トランジスタＴ１が順方向にオンして図１のＺに示す方向に電流が流れる。このとき、上述した駆動回路１０４のインピーダンス調整回路１０３の作用により、駆動用トランジスタＴ１のベース端子−接地間インピーダンスが低下する。
【００１８】
スイッチング回路１０２の出力信号Sig１０２がローレベルになると(図２のｔ２)、駆動用トランジスタＴ１のベース端子に駆動電流が流れなくなり、駆動用トランジスタＴ１はターンオフする。スイッチング回路１０２の出力信号Sig１０２がローレベルに変化してしばらくの間、つまり、駆動用トランジスタＴ１がターンオフしてしばらくの間は、上述したインピーダンス調整回路１０３の作用により、駆動用トランジスタＴ１のベース端子−接地間インピーダンスの低い状態が保持される。この期間に、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷が、駆動用トランジスタＴ１のベース端子を経て図１のＤに示す方向へ引き出される。インピーダンス調整回路１０３のコンデンサ２３の放電が終了すると、駆動用トランジスタＴ１のベース端子−接地間インピーダンスが高くなる。
【００１９】
一方、図１において、下側アーム部分の動作も合わせて考えると、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷を引き出して駆動用トランジスタＴ１をオフしようとしている状態の間に、駆動回路１０９により駆動用トランジスタＴ２がオフ状態からターンオンされると(図２のｔ１１)、図１のＡに示す方向に電流が流れる。その後、駆動回路１０９により駆動用トランジスタＴ２がターンオフされると(図２のｔ３)、誘導性負荷Ｌ１から逆起電力が発生され、この逆起電力によって図１のＰ点の電位が上昇する。Ｐ点の電位が、｛(駆動用トランジスタＴ１のベース端子の電位)＋(ダイオード１１の順方向のドロップ電圧)｝より高くなると、ダイオード１１が順バイアスされて図１のＣで示す方向に電流が流れる。
【００２０】
このとき、駆動用トランジスタＴ１が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて逆方向に、すなわち、図１のＢに示す方向に電流が流れる。定常状態になると、主としてＢに示す方向に電流が流れ、エミッタ端子からベース端子、すなわちＣで示す方向に流れる電流はわずかである。
【００２１】
上記ＢおよびＣで示される方向に流れる電流、すなわち、環流電流が流れている状態で、駆動回路１０９により駆動用トランジスタＴ２を再びターンオンさせる信号が出力されると(図２のｔ４)、駆動用トランジスタＴ２がターンオンする。タイミングｔ４についてさらに詳細に説明する。図３は上述したｔ４の時点における駆動用トランジスタＴ２のターンオンを説明するタイムチャートであり、駆動回路１０９のスイッチング回路１０７から出力される信号Sig１０７、第２スイッチング回路１１１から出力される信号Sig１１１、Ｐ点の電位Ｖpおよび駆動用トランジスタＴ２を流れる電流ＩT2を表す。
【００２２】
図３のｔ４の時点において、スイッチング回路１０７の出力信号Sig１０７および第２スイッチング回路１１１の出力信号Sig１１１が同時にハイレベルになると、駆動用トランジスタＴ２のベース端子に所定の大きな電流が供給される。駆動用トランジスタＴ２は、大きな駆動電流が供給されたことにより素早くターンオンしようとする。ｔ４の時点から所定の遅れ時間ｔD2が経過したｔ４５において、第２スイッチング回路１１１の出力信号Sig１１１がローレベルに変化され、駆動用トランジスタＴ２のベース端子に供給される電流が減少する。ｔ４の時点からｔ４５までの間は、駆動用トランジスタＴ２がオフ状態にあるので、Ｐ点の電位Ｖpは高い状態が維持される。なお、所定の遅れ時間ｔD2は、駆動用トランジスタＴ２のベース端子に所定の大きな電流を供給してからオンするまでの時間をあらかじめ実測して得られる時間である。
【００２３】
ｔ４５以降は、ベース端子に大きな電流が供給される場合に比べて、駆動用トランジスタＴ２のターンオンがゆるやかに行われ、駆動用トランジスタＴ２に電流ＩT2が流れ始めるとともにＰ点の電位Ｖpが低下を始める。この結果、駆動用トランジスタＴ１のベース端子に供給される電流が減少して駆動用トランジスタＴ１が逆回復動作に移行し、駆動用トランジスタＴ１に流れていた図１のＢ方向の電流がＡ方向に転流する。このとき、ダイオード１１を経て駆動用トランジスタＴ１のベース端子から注入されていた電荷が駆動用トランジスタＴ１内に滞留されることから、コレクタ端子−エミッタ端子間が低インピーダンス状態におかれる。
【００２４】
上述したようにｔ４５以降は、第２スイッチング回路１１１がオフされることにより駆動用トランジスタＴ２のベース端子に供給される電流が絞られているので、駆動用トランジスタＴ２のターンオン速度が遅くなる。そして、駆動用トランジスタＴ１に流れていたＢ方向の電流が徐々に減少してＡ方向に転流するようになることから、上述した駆動用トランジスタＴ１に多量の電荷が滞留されることがない。この結果、駆動用トランジスタＴ１のコレクタ端子−エミッタ端子間が滞留電荷により低インピーダンス状態におかれる時間はわずかな時間となる。
【００２５】
一方、駆動用トランジスタＴ１のコレクタ端子−エミッタ端子間が低インピーダンス状態におかれているｔ４５の直後において、駆動用トランジスタＴ２はターンオンの途中であるので、駆動用トランジスタＴ２のコレクタ端子−エミッタ端子間のインピーダンスは高い状態にされている。したがって、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて図１のＥ方向に電流が流れる場合でも、高インピーダンス状態の駆動用トランジスタＴ２で制限されるから、図３の破線で示されるような大きな貫通電流が流れることが防止される。この結果、貫通電流による無駄な損失を抑えるとともに、貫通電流による駆動用トランジスタＴ２の破損を防止することが可能になる。
【００２６】
ｔ４５以降は、駆動用トランジスタＴ２が徐々にターンオンを始め、駆動用トランジスタＴ２を流れる電流ＩT2が増加するとともにＰ点の電位Ｖpが低下する。この時点において、駆動用トランジスタＴ１に滞留された電荷は再結合により消滅しているので、駆動用トランジスタＴ１はオフ状態にされている。したがって、駆動用トランジスタＴ２がターンオンされて駆動用トランジスタＴ２のコレクタ端子−エミッタ端子間のインピーダンスが低い状態になっても、駆動用トランジスタＴ１が既にオフしているので上述した貫通電流は流れない。
【００２７】
その後、図１のスイッチング回路１０７がオフされて駆動用トランジスタＴ２が再びターンオフされると(図２のｔ５)、上述したｔ３の場合と同様に、駆動用トランジスタＴ１が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて、環流電流が流れる。さらにその後、スイッチング回路１０２の出力信号Sig１０２がハイレベルになると(図２のｔ６)、駆動用トランジスタＴ１のベース端子に駆動電流が流れる。この結果、駆動用トランジスタＴ１が順方向にオンすることにより、上述したｔ１と同様の動作が繰り返される。
【００２８】
上記の説明では、上側アームの駆動用トランジスタＴ１が逆方向にオンされているとき、下側アームの駆動用トランジスタＴ２がオフ／オンされることに起因して生じる貫通電流を抑えるために、駆動用トランジスタＴ２のターンオンを遅らせる場合について説明を行った。上述した説明と反対に、下側アームの駆動用トランジスタＴ２が逆方向にオンされているとき、上側アームの駆動用トランジスタＴ１がオフ／オンされることに起因して生じる貫通電流を抑える場合にも本発明を適用できる。この場合には、駆動用トランジスタＴ２のベース端子−エミッタ端子間にダイオードを接続して駆動用トランジスタＴ２が逆方向にオンするようにするとともに、駆動用トランジスタＴ１のベース端子に駆動電流を供給するスイッチング回路１０２と並列に第２のスイッチング回路を設け、駆動用トランジスタＴ１をターンオンさせるとき、始めは素早く、その後はゆるやかにオンするようにすればよい。
【００２９】
以上説明した第一の実施の形態によれば、以下の作用効果が得られる。
（１）駆動用トランジスタＴ２のベース端子に駆動電流を供給するスイッチング回路１０７と並列に第２のスイッチング回路１１１を設け、駆動用トランジスタＴ１が逆方向にオンされている状態で駆動用トランジスタＴ２をターンオンさせる場合に、駆動用トランジスタＴ２のベース端子に供給される電流を始め(図３のｔ４)は大きく、駆動用トランジスタＴ２のターンオフ遅れ時間ｔD2が経過すると(図３のｔ４５)、第２のスイッチング回路１１１をオフして減じるようにした。したがって、駆動用トランジスタＴ２が素早くターンオンを始め、その後ターンオン速度が遅くなるので、駆動用トランジスタＴ１の逆回復時の駆動用トランジスタＴ２のインピーダンスを大きくできるから、駆動用トランジスタＴ１が順方向(Ｅ方向)に電流を流しやすい状態にされても、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる。この結果、貫通電流による無駄な損失をなくして駆動用トランジスタＴ２を保護する効果も得られる。
【００３０】
（２）インピーダンス調整回路１０３により、スイッチング回路１０２のスイッチングトランジスタ２１がオフしてからしばらくの間は、トランジスタ２４のオン状態が保持されるようにしたので、駆動用トランジスタＴ１のベース端子−接地間インピーダンスが低い状態に保持される。この結果、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷をベース領域に逃がせるので、駆動用トランジスタＴ１のターンオフ時間が短縮される。
【００３１】
−第二の実施の形態−
第一の実施の形態の駆動用トランジスタの駆動回路がバイポーラトランジスタで構成されていたのに対して、第二の実施の形態ではＭＯＳトランジスタで構成される。図４は、第二の実施の形態による電流制御形半導体装置の回路図である。図４において、電流制御型半導体装置は、上側アームの駆動用トランジスタＴ１、および下側アームの駆動用トランジスタＴ２、駆動用トランジスタＴ１を駆動する駆動回路２０４、駆動用トランジスタＴ２を駆動する駆動回路２０９とを有し、誘導性負荷Ｌ１を駆動する。駆動用トランジスタＴ１のコレクタ端子に電源電圧Ｖ１が接続され、駆動用トランジスタＴ１のエミッタ端子に誘導性負荷Ｌ１および駆動用トランジスタＴ２のコレクタ端子が接続されている。
【００３２】
駆動回路２０４は、第一の実施の形態における駆動回路１０４に代わる回路であり、駆動用トランジスタＴ１を駆動してオン／オフさせる。駆動回路２０４は、接地電位に対してフローティングされ、駆動用トランジスタＴ１のエミッタ端子の電位を基準にする正の電圧源Ｖ５と、スイッチング用のＰ型ＭＯＳトランジスタ５１と、Ｎ型ＭＯＳトランジスタ５２とを含む。Ｐ型ＭＯＳトランジスタ５１およびＮ型ＭＯＳトランジスタ５２には、デバイスの構造上トランジスタと並列に寄生ダイオード５１ａおよび５２ａがそれぞれ存在する。駆動回路２０４の電圧が高い側の出力端子５３が駆動用トランジスタＴ１のベース端子に接続され、駆動回路２０４の電圧が低い側の出力端子５４が駆動用トランジスタＴ１のエミッタ端子に接続される。
【００３３】
駆動回路２０４において、入力端子５０がローレベルになると、Ｐ型ＭＯＳトランジスタ５１がオン、Ｎ型ＭＯＳトランジスタ５２がオフされて駆動用トランジスタＴ１がオンされる。一方、入力端子５０がハイレベルになると、Ｐ型ＭＯＳトランジスタ５１がオフ、Ｎ型ＭＯＳトランジスタ５２がオンされて駆動用トランジスタＴ１がオフされる。
【００３４】
駆動回路２０９は、第一の実施の形態における駆動回路１０９に代わる回路であり、駆動用トランジスタＴ２を駆動してオン／オフさせる。駆動回路２０９は、接地電位を基準にする正の電圧源Ｖ３およびＶ４と、スイッチング用のＰ型ＭＯＳトランジスタ６１および６３と、Ｎ型ＭＯＳトランジスタ６２と、抵抗器６７とを含む。Ｐ型ＭＯＳトランジスタ６１，６３およびＮ型ＭＯＳトランジスタ６２には、デバイスの構造上トランジスタと並列に寄生ダイオード６１ａ〜６３ａがそれぞれ存在する。駆動回路２０４の出力端子６４が駆動用トランジスタＴ２のベース端子に接続される。
【００３５】
駆動回路２０９において、入力端子６０がローレベルになると、Ｐ型ＭＯＳトランジスタ６１がオン、Ｎ型ＭＯＳトランジスタ６２がオフされて駆動用トランジスタＴ２がオンされる。さらに、入力端子７０がローレベルになると、Ｐ型ＭＯＳトランジスタ６３がオンされて、Ｐ型ＭＯＳトランジスタ６１による駆動電流に加えてＰ型ＭＯＳトランジスタ６３による駆動電流が駆動用トランジスタＴ２のベース端子に入力される。一方、入力端子６０および７０がハイレベルになると、Ｐ型ＭＯＳトランジスタ６１および６３がオフ、Ｎ型ＭＯＳトランジスタ６２がオンされて駆動用トランジスタＴ２がオフされる。
【００３６】
以上の電流制御形半導体装置の動作について、上述した図２および図３のタイムチャートを参照して説明する。第二の実施の形態では、図２におけるスイッチング回路１０２の出力信号Sig１０２を駆動回路２０４の出力端子５３から出力される出力信号Sig２０４に置き換え、スイッチング回路１０７の出力信号Sig１０７を駆動回路２０９の出力信号sig２０９に置き換えればよい。駆動回路２０４の出力信号Sig２０４がハイレベルになると(図２のｔ１)、駆動用トランジスタＴ１のベース端子に駆動電流が流れ、駆動用トランジスタＴ１が順方向にオンして図４のＺに示す方向に電流が流れる。
【００３７】
駆動回路２０４の出力信号Sig２０４がローレベルになると(図２のｔ２)、駆動用トランジスタＴ１のベース端子に駆動電流が流れなくなり、駆動用トランジスタＴ１はターンオフする。一方、図４において、下側アーム部分の動作も合わせて考えると、駆動用トランジスタＴ１をオフしようとしている状態の間に、駆動回路２０９により駆動用トランジスタＴ２がオフ状態からターンオンされると(図２のｔ１１)、図４のＡに示す方向に電流が流れる。その後、駆動回路２０９により駆動用トランジスタＴ２がターンオフされると(図２のｔ３)、誘導性負荷Ｌ１から逆起電力が発生され、この逆起電力によって図４のＰ点の電位が上昇する。Ｐ点の電位が、｛(駆動用トランジスタＴ１のベース端子の電位)＋(ダイオード５２ａの順方向のドロップ電圧)｝より高くなると、ダイオード５２ａが順バイアスされて図４のＣで示す方向に電流が流れる。
【００３８】
このとき、駆動用トランジスタＴ１が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて逆方向に、すなわち、図４のＢに示す方向に電流が流れる。定常状態になると、主としてＢに示す方向に電流が流れ、エミッタ端子からベース端子、すなわちＣで示す方向に流れる電流はわずかである。
【００３９】
上記ＢおよびＣで示される方向に流れる電流、すなわち、環流電流が流れている状態で、駆動回路２０９により駆動用トランジスタＴ２を再びターンオンさせる信号が出力されると(図２のｔ４)、駆動用トランジスタＴ２がターンオンする。タイミングｔ４についてさらに詳細に説明する。ここでは、図３のタイムチャートにおけるスイッチング回路１０７の出力信号Sig１０７を駆動回路２０９内のポイント６５における信号Sig６５に置き換え、第２スイッチング回路１１１の出力信号Sig１１１を駆動回路２０９内のポイント６６における信号Sig６６に置き換えればよい。
【００４０】
図３のｔ４の時点において、図４の入力端子６０および７０がともにローレベルになると、ポイント６５の出力信号Sig６５およびポイント６６の出力信号Sig６６が同時にハイレベルになり、駆動用トランジスタＴ２のベース端子に所定の大きな電流が供給される。駆動用トランジスタＴ２は、大きな駆動電流が供給されたことにより素早くターンオンしようとする。ｔ４の時点から所定の遅れ時間ｔD2が経過したｔ４５において、図４の入力端子７０がハイレベルにされると、ポイント６６の出力信号Sig６６がローレベルに変化して駆動用トランジスタＴ２のベース端子に供給される電流が減少する。ｔ４の時点からｔ４５までの間は、駆動用トランジスタＴ２がオフ状態にあるので、Ｐ点の電位Ｖpは高い状態が維持される。なお、所定の遅れ時間ｔD2は、駆動用トランジスタＴ２のベース端子に所定の大きな電流を供給してからオンするまでの時間をあらかじめ実測して得られる時間である。
【００４１】
ｔ４５以降は、ベース端子に大きな電流が供給される場合に比べて、駆動用トランジスタＴ２のターンオンがゆるやかに行われ、駆動用トランジスタＴ２に電流ＩT2が流れ始めるとともにＰ点の電位Ｖpが低下を始める。この結果、駆動用トランジスタＴ１のベース端子に供給される電流が減少して駆動用トランジスタＴ１が逆回復動作に移行し、駆動用トランジスタＴ１に流れていた図４のＢ方向の電流がＡ方向に転流する。このとき、寄生ダイオード５２ａを経て駆動用トランジスタＴ１のベース端子から注入されていた電荷が駆動用トランジスタＴ１内に滞留されることから、駆動用トランジスタＴ１のコレクタ端子−エミッタ端子間が低インピーダンス状態におかれる。
【００４２】
ところが、駆動用トランジスタＴ２がターンオンを始めるｔ４５以降は、Ｐ型ＭＯＳトランジスタ６３がオフされることにより駆動用トランジスタＴ２のベース端子に供給される電流が絞られているので、駆動用トランジスタＴ２のターンオン速度が遅くなる。そして、駆動用トランジスタＴ１に流れていたＢ方向の電流は徐々に減少してＡ方向に転流するようになることから、上述した駆動用トランジスタＴ１に多量の電荷が滞留されることがない。この結果、駆動用トランジスタＴ１のコレクタ端子−エミッタ端子間が滞留電荷により低インピーダンス状態におかれる時間はわずかな時間となる。
【００４３】
一方、駆動用トランジスタＴ１のコレクタ端子−エミッタ端子間が低インピーダンス状態におかれているｔ４５の直後において、駆動用トランジスタＴ２はターンオンの途中であるので、駆動用トランジスタＴ２のコレクタ端子−エミッタ端子間のインピーダンスは高い状態にされている。したがって、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて図４のＥ方向に電流が流れる場合でも、高インピーダンス状態の駆動用トランジスタＴ２で制限されるから、図３の破線で示されるような大きな貫通電流が流れることが防止される。この結果、貫通電流による無駄な損失を抑えるとともに、貫通電流による駆動用トランジスタＴ２の破損を防止することが可能になる。
【００４４】
ｔ４５以降は、駆動用トランジスタＴ２が徐々にターンオンを始め、駆動用トランジスタＴ２を流れる電流ＩT2が増加するとともにＰ点の電位Ｖpが低下する。この時点において、駆動用トランジスタＴ１に滞留された電荷は再結合により消滅しているので、駆動用トランジスタＴ１はオフ状態にされている。したがって、駆動用トランジスタＴ２がターンオンされて駆動用トランジスタＴ２のコレクタ端子−エミッタ端子間のインピーダンスが低い状態になっても、駆動用トランジスタＴ１が既にオフしているので上述した貫通電流は流れない。
【００４５】
その後、図４のＰ型ＭＯＳトランジスタ６１がオフ、Ｎ型ＭＯＳトランジスタ６２がオンされて駆動用トランジスタＴ２が再びターンオフされると(図２のｔ５)、上述したｔ３の場合と同様に、駆動用トランジスタＴ１が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて、環流電流が流れる。さらにその後、駆動回路２０４の出力信号Sig２０４がハイレベルになると(図２のｔ６)、駆動用トランジスタＴ１のベース端子に駆動電流が流れる。この結果、駆動用トランジスタＴ１が順方向にオンすることにより、上述したｔ１と同様の動作が繰り返される。
【００４６】
以上説明した第二の実施の形態によれば、以下の作用効果が得られる。
（１）ＭＯＳトランジスタを用いた駆動回路２０４および２０９により駆動用トランジスタＴ１およびＴ２を駆動する場合でも、第一の実施の形態と同様に駆動用トランジスタＴ２のターンオン速度を遅くするようにした。すなわち、駆動用トランジスタＴ２のベース端子に駆動電流を供給するＰ型ＭＯＳトランジスタ６１およびＮ型ＭＯＳトランジスタ６２と並列にＰ型ＭＯＳトランジスタ６３を設け、駆動用トランジスタＴ１が逆方向にオンされている状態で駆動用トランジスタＴ２をターンオンさせる場合に、駆動用トランジスタＴ２のベース端子に供給される電流を始め(図３のｔ４)は大きく、駆動用トランジスタＴ２のターンオフ遅れ時間ｔD2が経過すると(図３のｔ４５)、Ｐ型ＭＯＳトランジスタ６３をオフして減じるようにした。したがって、駆動用トランジスタＴ２が素早くターンオンを始め、その後ターンオン速度が遅くなるので、駆動用トランジスタＴ１の逆回復時の駆動用トランジスタＴ２のインピーダンスを大きくできるから、駆動用トランジスタＴ１が順方向(Ｅ方向)に電流を流しやすい状態にされても、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる。この結果、貫通電流による無駄な損失をなくして駆動用トランジスタＴ２を保護する効果も得られる。
【００４７】
（２）Ｎ型ＭＯＳトランジスタ５２の寄生ダイオード５２ａを介して、駆動用トランジスタＴ１を逆方向にオンさせる電流を駆動用トランジスタＴ１のベース端子に流すようにしたので、駆動用トランジスタＴ１のベース端子−エミッタ端子間に接続するダイオードを省略することができる。
【００４８】
−第三の実施の形態−
上述した第一および第二の実施の形態では、駆動用トランジスタＴ２のベース端子に所定の大きな電流を供給してからオンするまでの時間ｔD2をあらかじめ実測しておき、ｔ４の時点からこの遅れ時間ｔD2が経過したｔ４５においてＰ型ＭＯＳトランジスタ６３をオフするようにした。第三の実施の形態では、カレントミラー回路による電流センサの検出出力を用いて、Ｐ型ＭＯＳトランジスタ６３をオフさせる。図５は、第三の実施の形態による電流制御形半導体装置の回路図であり、第二の実施の形態と同一の構成については同一の記号で表す。
【００４９】
図５において、カレントミラー回路２１０は、トランジスタ８１および抵抗器８２とを有する。トランジスタ８１のコレクタ端子およびベース端子は、それぞれ駆動用トランジスタＴ１のコレクタ端子、ベース端子に接続されている。トランジスタ８１のエミッタ端子は抵抗器８２の一端に接続され、抵抗器８２の他端が駆動用トランジスタＴ１のエミッタ端子に接続されている。トランジスタ８１のエミッタ端子はさらに、レベル変換器２１１に入力端子に接続され、レベル変換器２１１の出力端子がＯＲゲート２１２の一方の入力端子２１２ａに接続される。ＯＲゲート２１２の他方の入力端子２１２ｂは、駆動回路２０９の入力端子６０と接続されている。
【００５０】
カレントミラー回路２１０は、駆動用トランジスタＴ１に対して図５のＢに示す方向に電流が流れているときにローレベルの検出信号を出力するとともに、図５のＥの方向に電流の向きが変わるとハイレベルの検出信号を出力する。レベル変換器２１１は、たとえば、フォトカプラを用いて、カレントミラー回路２１０から出力される検出信号レベルを駆動回路２０９の入力端子６０および７０に入力される信号のレベルに整合させる。
【００５１】
第三の実施の形態による電流制御形半導体装置の動作の特徴的な部分について、上述した図２のタイムチャートに対応づけて説明する。図２のｔ４の時点において、図５の入力端子６０がローレベルになると、ＯＲゲートの入力端子２１２ｂがローレベルになる。この時点において、駆動用トランジスタＴ１は逆方向にオンされているので、カレントミラー回路２１０の検出出力はローレベルである。ローレベルの検出信号がレベル変換器２１１を介してＯＲゲート２１２の入力端子２１２ａに入力されるので、ＯＲゲート２１２の出力はローレベルとなり、ローレベルの信号が入力端子７０に入力される。
【００５２】
この結果、Ｐ型ＭＯＳトランジスタ６１と６３の両方がオンして駆動用トランジスタＴ２のベース端子に所定の大きな電流が供給される。駆動用トランジスタＴ２は、大きな駆動電流が供給されたことにより素早くターンオンしようとする。駆動用トランジスタＴ２がターンオンを始めると、駆動用トランジスタＴ２に電流ＩT2が流れ始めるとともにＰ点の電位Ｖpが低下を始める。この結果、駆動用トランジスタＴ１のベース端子に供給される電流が減少して駆動用トランジスタＴ１が逆回復動作に移行し、駆動用トランジスタＴ１に流れていた図５のＢ方向の電流がＥ方向に転流する。このとき、カレントミラー回路２１０の検出出力がハイレベルとなるので、ＯＲゲート２１２の出力もハイレベルに変化することにより、駆動回路２０９のＰ型ＭＯＳトランジスタ６３がオフされる。
【００５３】
Ｐ型ＭＯＳトランジスタ６３がオフされることにより駆動用トランジスタＴ２のベース端子に供給される電流が絞られるので、駆動用トランジスタＴ２のターンオン速度が遅くなる。ターンオンの途中では、駆動用トランジスタＴ２のコレクタ端子−エミッタ端子間のインピーダンスは高い状態にされている。したがって、駆動用トランジスタＴ１に流れる電流がＢ方向からＥ方向に転流する際に、寄生ダイオード５２ａを経て駆動用トランジスタＴ１のベース端子から注入されていた電荷が駆動用トランジスタＴ１内に滞留されることに起因して、駆動用トランジスタＴ１のコレクタ端子−エミッタ端子間が低インピーダンス状態にされる場合でも、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて図５のＥ方向に流れる電流は、高インピーダンス状態の駆動用トランジスタＴ２で制限される。この結果、Ｅ方向の大きな貫通電流が流れることが防止される。
【００５４】
駆動用トランジスタＴ２は徐々にターンオンを始め、駆動用トランジスタＴ２を流れる電流ＩT2が増加するとともにＰ点の電位Ｖpが低下する。この時点において、駆動用トランジスタＴ１に滞留された電荷は再結合により消滅しているので、駆動用トランジスタＴ１はオフ状態にされている。したがって、駆動用トランジスタＴ２がターンオンして駆動用トランジスタＴ２のコレクタ端子−エミッタ端子間のインピーダンスが低い状態になっても、駆動用トランジスタＴ１が既にオフしているので上述した貫通電流は流れない。
【００５５】
以上説明した第三の実施の形態によれば、以下の作用効果が得られる。カレントミラー回路２１０により駆動用トランジスタＴ１に流れる電流の向きを検出する電流センサを構成して、駆動用トランジスタＴ１に流れる電流が逆方向(Ｂ方向)から順方向(Ｅ方向)に転じたときにＰ型ＭＯＳトランジスタ６３をオフするようにした。したがって、駆動用トランジスタＴ２のターンオンさせる場合に、始めはターンオン速度を早くし、駆動用トランジスタＴ１に流れる電流の向きが転流してからは遅くすることができる。この結果、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる上に、無駄な損失をなくして駆動用トランジスタＴ２を保護する効果が得られる。さらに、カレントミラー回路２１０で実際に流れる電流を検出してＰ型ＭＯＳトランジスタ６３をオフさせるので、たとえば、装置の動作環境が変化することにより駆動用トランジスタＴ２がターンオンを始めてから貫通電流が流れ始めるまでの時間が変動する場合でも、精度良く制御を行うことが可能になる。
【００５６】
−第四の実施の形態−
第四の実施の形態では、第三の実施の形態に比べて、カレントミラー回路が駆動用トランジスタＴ２側に設けられている点、レベル変換器が省略されている点が異なる。図６は、第四の実施の形態による電流制御形半導体装置の回路図であり、第三の実施の形態と同一の構成については同一の記号で表す。図６において、カレントミラー回路３１０は、トランジスタ９１および抵抗器９２とを有する。トランジスタ９１のコレクタ端子およびベース端子は、それぞれ駆動用トランジスタＴ２のコレクタ端子、ベース端子に接続されている。トランジスタ９１のエミッタ端子は抵抗器９２の一端に接続され、抵抗器９２の他端が駆動用トランジスタＴ２のエミッタ端子と同様に接地されている。トランジスタ９１のエミッタ端子はさらに、ＯＲゲート２１２の一方の入力端子２１２ａに接続される。ＯＲゲート２１２の他方の入力端子２１２ｂは、駆動回路２０９の入力端子６０と接続されている。
【００５７】
カレントミラー回路３１０は、駆動用トランジスタＴ２に対して順方向に電流が流れているときにハイレベルの検出信号を出力するとともに、順方向に電流が流れていないときはローレベルの検出信号を出力する。
【００５８】
第四の実施の形態による電流制御形半導体装置の動作の特徴的な部分について、上述した図２のタイムチャートに対応づけて説明する。図２のｔ４の時点において、図６の入力端子６０がローレベルになると、ＯＲゲートの入力端子２１２ｂがローレベルになる。この時点において、駆動用トランジスタＴ２はオフされているので、カレントミラー回路３１０の検出出力はローレベルである。ローレベルの検出信号がＯＲゲート２１２の入力端子２１２ａに入力されるので、ＯＲゲート２１２の出力はローレベルとなり、ローレベルの信号が入力端子７０に入力される。
【００５９】
この結果、Ｐ型ＭＯＳトランジスタ６１と６３の両方がオンして駆動用トランジスタＴ２のベース端子に所定の大きな電流が供給される。駆動用トランジスタＴ２は、大きな駆動電流が供給されたことにより素早くターンオンしようとする。駆動用トランジスタＴ２がターンオンを開始すると、駆動用トランジスタＴ２に電流ＩT2が流れ始める。このとき、カレントミラー回路３１０の検出出力がハイレベルとなるので、ＯＲゲート２１２の出力もハイレベルに変化することにより、駆動回路２０９のＰ型ＭＯＳトランジスタ６３がオフされる。したがって、上述した第三の実施の形態と同様の効果が得られる。
【００６０】
以上説明した第四の実施の形態によれば、以下の作用効果が得られる。カレントミラー回路３１０を用いて駆動用トランジスタＴ２に流れる電流の向きを検出する電流センサを構成して、駆動用トランジスタＴ２に電流が流れ始めたときにＰ型ＭＯＳトランジスタ６３をオフするようにした。したがって、駆動用トランジスタＴ２をターンオンさせる場合に、始めのターンオン速度を早く、駆動用トランジスタＴ２に電流が流れ始めてからは遅くすることができる。この結果、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる上に、無駄な損失をなくして駆動用トランジスタＴ２を保護する効果が得られる。さらに、カレントミラー回路３１０で実際に流れる電流を検出してＰ型ＭＯＳトランジスタ６３をオフさせるので、たとえば、装置の動作環境が変化することにより駆動用トランジスタＴ２がターンオンを始めてから貫通電流が流れ始めるまでの時間が変動する場合でも、精度良く制御を行うことが可能になる。さらに、第三の実施の形態に比べるとレベル変換器を省略できるのでコストを低減する効果が得られる。
【００６１】
−第五の実施の形態−
第五の実施の形態では、上述した第三の実施の形態に比べて、カレントミラー回路の代わりに駆動用トランジスタＴ１のコレクタ端子に接続されている正の電圧源Ｖ１の電位とＰ点の電位Ｖpとを比較する比較回路４１０が設けられている点、レベル変換器が省略されている点が異なる。図７は、第五の実施の形態による電流制御形半導体装置の回路図であり、第三の実施の形態と同一の構成については同一の記号で表す。図７において、比較回路４１０は、コンパレータ４１１を有する。コンパレータ４１１の非反転入力端子４１１ａが電圧源Ｖ１に、反転入力端子４１１ｂがＰ点にそれぞれ接続されている。比較回路４１０の出力は、ＯＲゲート２１２の一方の入力端子２１２ａに、ＯＲゲート２１２の他方の入力端子２１２ｂは、駆動回路２０９の入力端子６０にそれぞれ接続されている。
【００６２】
比較回路４１０は、Ｐ点の電位Ｖpが電圧源Ｖ１の電位に比べて所定値より低くなるとハイレベルの検出信号を出力し、上記以外の場合はローレベルの検出信号を出力するように構成されている。したがって、駆動用トランジスタＴ２がターンオンを開始してＰ点の電位Ｖpが下がり、駆動用トランジスタＴ１に対して貫通電流が流れ始めるときにハイレベルの検出信号を出力するとともに、Ｐ点の電位Ｖpが高くて貫通電流が流れていないときはローレベルの検出信号を出力する。
【００６３】
第五の実施の形態による電流制御形半導体装置の動作の特徴的な部分について、上述した図２のタイムチャートに対応づけて説明する。図２のｔ４の時点において、図７の入力端子６０がローレベルになると、ＯＲゲートの入力端子２１２ｂがローレベルになる。この時点において、Ｐ点の電位Ｖpは高い状態にあるので、比較回路４１０の検出出力はローレベルである。ローレベルの検出信号がＯＲゲート２１２の入力端子２１２ａに入力されるので、ＯＲゲート２１２の出力はローレベルとなり、ローレベルの信号が入力端子７０に入力される。
【００６４】
この結果、Ｐ型ＭＯＳトランジスタ６１と６３の両方がオンして駆動用トランジスタＴ２のベース端子に所定の大きな電流が供給される。駆動用トランジスタＴ２は、大きな駆動電流が供給されたことにより素早くターンオンしようとする。駆動用トランジスタＴ２がターンオンを開始すると、駆動用トランジスタＴ２に電流ＩT2が流れ始めてＰ点の電位が降下を始める。Ｐ点の電位Ｖpが電圧源Ｖ１の電位から所定値より低下すると比較回路４１０の検出出力がハイレベルとなるので、ＯＲゲート２１２の出力もハイレベルに変化することにより、駆動回路２０９のＰ型ＭＯＳトランジスタ６３がオフされる。したがって、上述した第三の実施の形態と同様の効果が得られる。
【００６５】
以上説明した第五の実施の形態によれば、以下の作用効果が得られる。比較回路４１０を用いてＰ点の電位Ｖpと電圧源Ｖ１の電位とを比較する電位センサを構成して、Ｐ点の電位Ｖpが電圧源Ｖ１の電位に比べて所定値より低くなったときにＰ型ＭＯＳトランジスタ６３をオフするようにした。したがって、駆動用トランジスタＴ２をターンオンさせる場合に、始めのターンオン速度を早く、Ｐ点の電位Ｖpが電圧源Ｖ１の電位から所定値より低下してからは遅くすることができる。この結果、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる上に、無駄な損失をなくして駆動用トランジスタＴ２を保護する効果が得られる。さらに、比較回路４１０で実際にＰ点の電位Ｖpの降下を検出してＰ型ＭＯＳトランジスタ６３をオフさせるので、たとえば、装置の動作環境が変化することにより駆動用トランジスタＴ２がターンオンを始めてからＰ点の電位Ｖpの降下が始まるまでの時間が変動する場合でも、精度良く制御を行うことが可能になる。さらに、図５のカレントミラー回路２１０を用いる場合のように、駆動用トランジスタＴ１にきわめて特性が類似した対称性のよいトランジスタ８１を必要としないから、回路を構成しやすくコストを低減できる。
【００６６】
−第六の実施の形態−
第六の実施の形態では、上述した第五の実施の形態に比べて、コンパレータを用いない検出回路で電位センサを構成する点、レベル変換器が設けられる点が異なる。図８は、第六の実施の形態による電流制御形半導体装置の回路図であり、第五の実施の形態と同一の構成については同一の記号で表す。図８において、検出回路５１０は、正の電圧源Ｖ６、ダイオード５１１および抵抗器５１２を有する。検出回路５１０の出力は、レベル変換器２１１に入力端子に接続され、レベル変換器２１１の出力端子がＯＲゲート２１２の一方の入力端子２１２ａに、ＯＲゲート２１２の他方の入力端子２１２ｂが、駆動回路２０９の入力端子６０にそれぞれ接続されている。
【００６７】
検出回路５１０は、Ｐ点の電位Ｖpが電圧源Ｖ１の電位に比べて、｛(電圧源Ｖ６の電圧値)＋(ダイオード５１１の順方向のドロップ電圧)｝より低くなるとハイレベルの検出信号を出力し、上記以外の場合はダイオード５１１が順バイアスされて抵抗器５１２による電圧降下が生じるのでローレベルの検出信号を出力するように構成されている。したがって、駆動用トランジスタＴ２がターンオンを開始してＰ点の電位Ｖpが下がり、駆動用トランジスタＴ１に対して貫通電流が流れ始めるときにハイレベルの検出信号を出力するとともに、Ｐ点の電位Ｖpが高くて貫通電流が流れていないときはローレベルの検出信号を出力する。レベル変換器２１１は、上述した第三の実施の形態と同様にフォトカプラを用いて、検出回路５１０から出力される検出信号レベルを駆動回路２０９の入力端子６０および７０に入力される信号のレベルに整合させる。
【００６８】
以上説明した第六の実施の形態によっても、上述した第五の実施の形態と同様の作用効果が得られる。すなわち、検出回路５１０を用いてＰ点の電位Ｖpを検出する電位センサを構成して、Ｐ点の電位Ｖpが電圧源Ｖ１の電位に比べて所定値より低くなったときにＰ型ＭＯＳトランジスタ６３をオフするようにした。したがって、駆動用トランジスタＴ２をターンオンさせる場合に、駆動用トランジスタＴ２のターンオン速度を始めは早く、Ｐ点の電位Ｖpが電圧源Ｖ１の電位に比べて所定値より低くなってからは遅くすることができるから、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる上に、無駄な損失をなくして駆動用トランジスタＴ２を保護する効果が得られる。さらに、検出回路５１０で実際にＰ点の電位Ｖpの降下を検出してＰ型ＭＯＳトランジスタ６３をオフさせるので、たとえば、装置の動作環境が変化することにより駆動用トランジスタＴ２がターンオンを始めてからＰ点の電位Ｖpの降下が始まるまでの時間が変動する場合でも、精度良く制御を行うことが可能になる。
【００６９】
以上の第一〜第六の実施の形態の説明では、上側アームの駆動用トランジスタＴ１が逆方向にオンされているとき、下側アームの駆動用トランジスタＴ２がオフ／オンされることに起因して生じる貫通電流を抑えるために、駆動用トランジスタＴ２をターンオンさせる場合の駆動用トランジスタＴ２のターンオン速度を始めは早く、途中から遅くする説明を行った。上述した説明と反対に、下側アームの駆動用トランジスタＴ２が逆方向にオンされているとき、上側アームの駆動用トランジスタＴ１がオフ／オンされることに起因して生じる貫通電流を抑える場合にも本発明を適用できる。この場合には、駆動用トランジスタＴ１のベース端子に駆動電流を供給する駆動回路２０４に対して、駆動用トランジスタＴ２の駆動回路２０９と同様に第２のスイッチング回路を並列に設け、駆動用トランジスタＴ１をターンオンさせる場合の駆動用トランジスタＴ１のターンオン速度を始めは早く、途中から遅くするように駆動すればよい。
【００７０】
また、上下アームの両方の駆動用トランジスタＴ１およびＴ２のそれぞれに対して、上述したようにターンオン時の速度を変化させるように上下アームの回路を対称に構成すれば、駆動用トランジスタＴ１およびＴ２のどちらの駆動用トランジスタに対しても貫通電流を抑えることが可能になる。
【００７１】
さらにまた、以上の第一〜第六の実施の形態の説明では、駆動用トランジスタＴ１およびＴ２のエミッタ端子からコレクタ端子に向けて逆方向に大きな環流電流を流す必要があるため、駆動用トランジスタＴ１およびＴ２の逆方向電流増幅率ｈ’FEが十分に大きいことが望まれる。この点、上述した駆動用トランジスタＴ１およびＴ２は、たとえば、一般的なパワーバイポーラ形トランジスタが考えられるが、とくに、特開平６−２５２４０８号公報に開示されている半導体装置(電流制御型トランジスタであり、いわゆるGTBTと呼ばれる)は、逆方向電流増幅率ｈ’FEが順方向の電流増幅率ｈFEと同程度であるため、本発明の駆動用トランジスタとして特に有効である。
【００７２】
特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明すると、Ｚ方向が第１の方向および誘導性負荷を駆動する向きに、Ａ方向が第２の方向に、駆動用トランジスタＴ１が第１の電流制御型トランジスタに、駆動用トランジスタＴ２が第２の電流制御型トランジスタに、エミッタ端子が基準用端子に、ベース端子が制御端子に、スイッチング回路１０２(Ｐ型ＭＯＳトランジスタ５１およびＮ型ＭＯＳトランジスタ５２)が第１の駆動手段に、スイッチング回路１０７(Ｐ型ＭＯＳトランジスタ６１、Ｎ型ＭＯＳトランジスタ６２および抵抗器６７)が第２の駆動手段に、Ｂ方向が逆方向に、ダイオード１１(寄生ダイオード５２ａ)が保護手段に、第２スイッチング回路１０２(Ｐ型ＭＯＳトランジスタ６３)、および｛Ｐ型ＭＯＳトランジスタ６３、カレントミラー回路２１０、レベル変換器２１１、ＯＲゲート２１２(Ｐ型ＭＯＳトランジスタ６３、カレントミラー回路３１０、ＯＲゲート２１２)｝が電流変化手段に、カレントミラー回路２１０および３１０が電流検出手段に、比較回路４１０および検出回路５１０が電位検出手段に、それぞれ対応する。
【図面の簡単な説明】
【図１】第一の実施の形態による電流制御形半導体装置の回路図である。
【図２】図１の上側アーム部分の信号のタイムチャートである。
【図３】図２のｔ４のタイミングを説明するタイムチャートである。
【図４】第二の実施の形態による電流制御形半導体装置の回路図である。
【図５】第三の実施の形態による電流制御形半導体装置の回路図である。
【図６】第四の実施の形態による電流制御形半導体装置の回路図である。
【図７】第五の実施の形態による電流制御形半導体装置の回路図である。
【図８】第六の実施の形態による電流制御形半導体装置の回路図である。
【図９】従来の技術による保護回路が設けられたＨブリッジ回路の一部を表した回路図である。
【符号の説明】
１１,２６,３６,５１１…ダイオード、
５１,６１,６３…Ｐ型ＭＯＳトランジスタ、
５２,６２…Ｎ型ＭＯＳトランジスタ、
５１ａ,５２ａ,６１ａ,６２ａ,６３ａ…寄生ダイオード、
８１,９１…トランジスタ、 ８２,９２,５１２…抵抗器、
１０２,１０７…スイッチング回路、 １０３,１０８…インピーダンス調整回路、
１０４,１０９,２０４,２０９…駆動用トランジスタの駆動回路、
１１１…第２スイッチング回路、 ２１０,３１０…カレントミラー回路、
２１１…レベル変換器、 ２１２…ＯＲゲート、
４１０…比較回路、 ４１１…コンパレータ、
５１０…検出回路、 ５１２…抵抗器、
Ｌ１…誘導性負荷、 Ｔ１，Ｔ２…駆動用トランジスタ、
Ｖ１〜Ｖ６…電圧源
【発明の属する技術分野】
本発明は、誘導性負荷に駆動電流を供給するための電流制御形素子の駆動装置に関する。
【０００２】
【従来の技術】
誘導性負荷を駆動する電流制御型素子用の駆動装置は、たとえば、誘導モータを制御するチョッパ回路およびＨブリッジ回路などに用いられる。これらの回路では、誘導性負荷で発生される逆起電力から電流制御型素子を保護するために保護回路が設けられる。図９は、保護回路が設けられたＨブリッジ回路の一部を表した図であり、たとえば、特開平８−８４０６０号公報に記載されている。図９において、上アームを形成するトランジスタＴ101、および下アームを形成するトランジスタＴ102は、モータなどから成る誘導性負荷Ｌ１に駆動電流を供給する電流制御形スイッチングトランジスタ（以下、単に駆動用トランジスタと略する）であり、それぞれベース端子に接続された駆動回路103，133で駆動される。駆動用トランジスタＴ101のコレクタ端子に電源電圧Ｖccが接続され、駆動用トランジスタＴ102のエミッタ端子は接地されている。駆動用トランジスタＴ101のエミッタ端子と駆動用トランジスタＴ102のコレクタ端子との間に誘導性負荷Ｌ１が接続されている。
【０００３】
駆動用トランジスタＴ101，Ｔ102のエミッタ端子−ベース端子間には、それぞれダイオード102，122が接続されている。誘導性負荷Ｌ１から発生された逆起電力による電流をこれらダイオード102，122に流すことにより、駆動用トランジスタＴ101，Ｔ102の破壊が防止される。たとえば、駆動用トランジスタＴ102が駆動回路133によりオンされると、電流が図中Ａで示す方向に流れる。その後、駆動用トランジスタＴ102が駆動回路133によりターンオフされると、誘導性負荷Ｌ１から逆起電力が発生され、この逆起電力により図中Ｐ点の電位が上昇する。Ｐ点の電位が駆動用トランジスタＴ101のベース端子の電位より高くなると、ダイオード102が順バイアスされて図中Ｃで示す方向に電流が流れる。そして、駆動用トランジスタＴ101が逆方向にターンオンして、上記逆起電力による環流電流が図中Ｂで示す方向に流れる。
【０００４】
【発明が解決しようとする課題】
駆動用トランジスタＴ101を逆方向にターンオンさせる図中Ｃ方向の電流は、ダイオード102を介した低インピーダンスの状態で駆動用トランジスタＴ101のベース端子に流れ込む。したがって、駆動用トランジスタＴ101の内部は電荷が過剰な状態となっている。駆動用トランジスタＴ101が逆方向にオンしている間に、再び駆動用トランジスタＴ102がターンオンするように駆動されると、駆動用トランジスタＴ101が逆回復動作に入り、Ｐ点には再びＡ方向に電流が流れる。このとき、駆動用トランジスタＴ101内に蓄積されている電荷がそのまま滞留されるので、駆動用トランジスタＴ101は逆回復動作に時間がかかり、オフ状態でありながらコレクタ→エミッタ方向、すなわち順方向に電流が流れる状態にされる。この結果、駆動用トランジスタＴ102がターンオンされると、駆動用トランジスタＴ101および駆動用トランジスタＴ102を貫通する大きな貫通電流が流れてしまうという問題がある。
【０００５】
本発明の目的は、上下アームを形成する電流制御形トランジスタの一方が逆方向にオンしている状態で他方の駆動用トランジスタをターンオンさせる場合に、他方の駆動用トランジスタのターンオン速度を遅くするようにした電流制御形素子用駆動装置を提供することにある。
【０００６】
【課題を解決するための手段】
一実施の形態を示す図１、図４〜図８に対応づけて本発明を説明する。
（１）請求項１に記載の発明による電流制御型素子用駆動装置は、誘導性負荷Ｌ１に対して上アーム側に位置して第１の方向(Ｚ方向)に駆動電流を供給する第１の電流制御型トランジスタＴ１と、第１の電流制御型トランジスタＴ１と直列に接続され、誘導性負荷Ｌ１に対して下アーム側に位置して第１の方向(Ｚ方向)と異なる第２の方向(Ａ方向)に駆動電流を供給する第２の電流制御型トランジスタＴ２と、第１の電流制御型トランジスタＴ１の制御端子(ベース端子)に駆動電流を供給する第１の駆動手段１０２(５１，５２)と、第２の電流制御型トランジスタＴ２の制御端子(ベース端子)に駆動電流を供給する第２の駆動手段１０７(６１，６２，６７)と、第１の電流制御型トランジスタＴ１および第２の電流制御型トランジスタＴ２の少なくとも一方に対して、電流制御型トランジスタＴ１が誘導性負荷Ｌ１を駆動する向き(Ｚ方向)と逆方向(Ｂ方向)にオンするように誘導性負荷Ｌ１から生じる逆起電力による電流を、電流制御型トランジスタＴ１の基準用端子（エミッタ端子）から制御端子(ベース端子)に供給する保護手段１１(５２ａ)と、保護手段１１(５２ａ)により一方の電流制御型トランジスタＴ１が逆方向(Ｂ方向)にオンされている状態で他方の電流制御型トランジスタＴ２をターンオンさせるとき、他方の電流制御型トランジスタＴ２の制御端子(ベース端子)に供給する駆動電流を、供給開始後に供給開始時に比べて少なくするように変化させる電流変化手段１１１(６３)とを備えることにより、上述した目的を達成する。
（２）請求項２に記載の発明は、請求項１に記載の電流制御型素子用駆動装置において、電流変化手段１１１(６３)は、一方の電流制御型トランジスタＴ１が逆方向(Ｂ方向)にオンされている状態で他方の電流制御型トランジスタＴ２の制御端子(ベース端子)に駆動電流を供給するとき、あらかじめ定められた電流制御型トランジスタＴ２のターンオン遅れ時間ｔＤ２を用いて、駆動電流の供給を開始してターンオン遅れ時間ｔＤ２を経過するまでは所定の駆動電流を供給するとともに、ターンオン遅れ時間ｔＤ２経過後は駆動電流を減じることを特徴とする。
（３）請求項３に記載の発明は、請求項１に記載の電流制御型素子用駆動装置において、電流変化手段６３，２１０〜２１２(６３，３１０，２１２)は、第１の電流制御型トランジスタＴ１または第２の電流制御型トランジスタＴ２のいずれかに流れる電流を検出する電流検出手段２１０(３１０)を備え、一方の電流制御型トランジスタＴ１が逆方向(Ｂ方向)にオンされている状態で他方の電流制御型トランジスタＴ２の制御端子(ベース端子)に駆動電流を供給するとき、逆方向(Ｂ方向)にオンされている電流制御型トランジスタＴ１が誘導性負荷Ｌ１を駆動する向き(Ｅ方向)の電流が電流検出手段２１０(３１０)により検出されるまでは所定の駆動電流を供給するとともに、誘導性負荷Ｌ１を駆動する向き(Ｅ方向)の電流が検出された後は駆動電流を減じることを特徴とする。
（４）請求項４に記載の発明は、請求項１に記載の電流制御型素子用駆動装置において、電流変化手段６３，４１０，２１２(６３，５１０，２１１，２１２)は、第１の電流制御型トランジスタＴ１および第２の電流制御型トランジスタＴ２の接続点Ｐの電位Ｖpを検出する電位検出手段４１０(５１０)を備え、一方の電流制御型トランジスタＴ１が逆方向(Ｂ方向)にオンされている状態で他方の電流制御型トランジスタＴ２の制御端子(ベース端子)に駆動電流を供給するとき、接続点Ｐの電位Ｖpの変化が電位検出手段４１０(５１０)により検出されるまでは所定の駆動電流を供給するとともに、接続点Ｐの電位Ｖpの変化が検出された後は駆動電流を減じることを特徴とする。
【０００７】
なお、上記課題を解決するための手段の項では、本発明をわかりやすく説明するために実施の形態の図と対応づけたが、これにより本発明が実施の形態に限定されるものではない。
【０００８】
【発明の効果】
以上詳細に説明したように本発明によれば、次のような効果を奏する。
（１）請求項１〜４に記載の発明では、誘導性負荷に対して上下アームを構成し、一方の電流制御型トランジスタを逆方向にオンさせることにより誘導性負荷で生じる逆起電力から電流制御型トランジスタを保護する電流制御型素子用駆動装置において、電流制御型トランジスタの一方が逆方向にオンされている状態で他方の電流制御型トランジスタをターンオンさせるとき、他方の電流制御型トランジスタの駆動端子に供給する駆動電流を、供給開始後に供給開始時に比べて少なく変化させるようにした。したがって、他方の電流制御型トランジスタのターンオンが開始されることにより逆方向にオンされている電流制御型トランジスタが順方向の電流を流しやすい状態にされるとき、他方の電流制御型トランジスタのターンオン速度を遅くすることができる。この結果、電流制御型トランジスタを貫通するような大きな電流が流れにくくなり、このような貫通電流による損失を抑えることができる上に、貫通電流により電流制御型トランジスタが損傷を受けることが防止される。
（２）とくに、請求項２〜４に記載の発明では、他方の電流制御型トランジスタの制御端子に駆動電流を供給するとき、所定の駆動電流を供給してから駆動電流を減じるようにしたので、他方の電流制御型トランジスタが素早くターンオンを始め、その後のターンオン速度が遅くなる。この結果、ターンオンさせる駆動電流の供給を開始してからターンオンされるまでの時間が長くなるのを抑えつつ、貫通電流が流れることを防止できる。
（３）請求項３に記載の発明では、逆方向にオンされている電流制御型トランジスタが誘導性負荷を駆動する向きの電流が検出された後から、他方の電流制御型トランジスタの制御端子に供給される駆動電流を減じるようにしたので、装置の動作に応じて他方の電流制御型トランジスタのターンオン速度を遅くすることができる。この結果、たとえば、装置の周囲温度などの動作環境が変化して貫通電流が流れるタイミングが変動する場合でも、実際に貫通電流が流れ出すタイミングに応じてターンオン速度が遅くされるから、貫通電流を抑えることが可能になる。
（４）請求項４に記載の発明では、第１および第２の電流制御型トランジスタの接続点の電位の変化が検出された後から、逆方向にオンされていない方の電流制御型トランジスタの制御端子に供給される駆動電流を減じるようにしたので、上記(３)と同様の効果を得ることができる。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
−第一の実施の形態−
図１は、たとえば、誘導モータを制御するＨブリッジ回路の一部であり、本発明の第一の実施の形態による電流制御形半導体装置の回路図である。図１において、電流制御形スイッチングトランジスタ（以下、単に駆動用トランジスタと略する）Ｔ１，Ｔ２は、モータなどの誘導性負荷Ｌ１に駆動電流を供給するスイッチングデバイスであり、それぞれベース端子に接続された駆動回路１０４，１０９で駆動される。駆動用トランジスタＴ１のコレクタ端子に電源電圧Ｖ１が接続され、駆動用トランジスタＴ２のエミッタ端子は接地されている。駆動用トランジスタＴ１のエミッタ端子と駆動用トランジスタＴ２のコレクタ端子との間に誘導性負荷Ｌ１が接続されている。
【００１０】
駆動用トランジスタＴ１のエミッタ端子−ベース端子間には、環流用のダイオード１１が接続されている。ダイオード１１は、駆動用トランジスタＴ１のエミッタ端子側にアノード端子、駆動用トランジスタＴ１のベース端子側にカソード端子が接続される。
【００１１】
駆動回路１０４は、スイッチングトランジスタ２１および抵抗器２２を有するスイッチング回路１０２と、トランジスタ２４，コンデンサ２３，抵抗器２５およびダイオード２６を有するインピーダンス調整回路１０３とで構成される。スイッチング回路１０２は、入力端子２０から入力される電圧信号のレベルに応じて、駆動用トランジスタＴ１のベース端子へ駆動電流を出力する。インピーダンス調整回路１０３は、スイッチング回路１０２の入力端子２０から入力される電圧信号のレベルに基づいて、駆動用トランジスタＴ１のベース端子と接地間のインピーダンスを変える。
【００１２】
駆動回路１０４の動作について説明する。スイッチング回路１０２の入力端子２０にハイレベルの電圧信号が入力されると、スイッチングトランジスタ２１がオンすることにより、抵抗器２２を介してインピーダンス調整回路１０３のダイオード２６に向けて駆動電流が流れる。この駆動電流はダイオード２６を介して駆動用トランジスタＴ１のベース端子に供給されて、駆動用トランジスタＴ１を駆動する。このとき、インピーダンス調整回路１０３のコンデンサ２３が充電されることにより、スイッチング回路１０２のスイッチングトランジスタ２１がオンしてから所定時間が経過するとインピーダンス調整回路１０３のトランジスタ２４がターンオンする。トランジスタ２４がターンオンすると、ダイオード２６のカソード端子と接地間、すなわち、駆動用トランジスタＴ１のベース端子と接地間のインピーダンスが低下する。
【００１３】
次に、スイッチング回路１０２の入力端子２０にローレベルの電圧信号が入力されると、スイッチングトランジスタ２１がオフすることにより、駆動用トランジスタＴ１のベース端子への駆動電流が流れなくなる。このとき、インピーダンス調整回路１０３のコンデンサ２３に蓄積されている電荷がトランジスタ２４および抵抗器２５を介して放電されるので、スイッチング回路１０２のスイッチングトランジスタ２１がオフしてからしばらくの間はトランジスタ２４のオン状態が保持される。すなわち、駆動用トランジスタＴ１がターンオフしてからしばらくの間は、駆動用トランジスタＴ１のベース端子−接地間インピーダンスは低い状態が保持される。そこで、この期間を利用して駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷をベース領域に素早く引き出すことが可能になる。この結果、駆動用トランジスタＴ１のターンオフ時間が短縮される。
【００１４】
コンデンサ２３の放電が終了すると、トランジスタ２４のベース端子に電流が流れなくなり、トランジスタ２４がターンオフする。これにより、駆動用トランジスタＴ１のベース端子−接地間インピーダンスが高くなる。
【００１５】
駆動用トランジスタＴ２の駆動回路１０９は、駆動回路１０４と同様に、スイッチングトランジスタ３１および抵抗器３２を有するスイッチング回路１０７と、トランジスタ３４，コンデンサ３３，抵抗器３５およびダイオード３６を有するインピーダンス調整回路１０８とを備えている。スイッチング回路１０７は、入力端子３０から入力される電圧信号のレベルに応じて、駆動用トランジスタＴ２のベース端子へ駆動電流を出力する。インピーダンス調整回路１０８は、スイッチング回路１０７の入力端子３０から入力される電圧信号のレベルに基づいて、駆動用トランジスタＴ２のベース端子と接地間のインピーダンスを変える。
【００１６】
駆動回路１０９はさらに、スイッチング回路１０７と並列に接続された第２スイッチング回路１１１を備えている。第２スイッチング回路１１１は、スイッチングトランジスタ４１を有し、入力端子４０から入力される電圧信号のレベルに応じて、駆動用トランジスタＴ２のベース端子へ駆動電流を出力する。すなわち、駆動用トランジスタＴ２のベース端子は、スイッチング回路１０７および第２スイッチング回路１１１により駆動電流が供給される。入力端子４０に入力される電圧信号は、上述した入力端子３０に入力される電圧信号と同時にハイレベルに変化し、その後、後述するように入力端子４０に入力される電圧信号がローレベルに変化する。
【００１７】
以上の電流制御形半導体装置の動作について詳細に説明する。図２は、図１の上側アーム部分、すなわち、駆動回路１０４のスイッチング回路１０２から出力される信号Sig１０２、および下側アーム部分、すなわち、駆動回路１０９のスイッチング回路１０７から出力される信号Sig１０７のタイムチャートである。スイッチング回路１０２の出力信号Sig１０２がハイレベルになると(図２のｔ１)、駆動用トランジスタＴ１のベース端子に駆動電流が流れ、駆動用トランジスタＴ１が順方向にオンして図１のＺに示す方向に電流が流れる。このとき、上述した駆動回路１０４のインピーダンス調整回路１０３の作用により、駆動用トランジスタＴ１のベース端子−接地間インピーダンスが低下する。
【００１８】
スイッチング回路１０２の出力信号Sig１０２がローレベルになると(図２のｔ２)、駆動用トランジスタＴ１のベース端子に駆動電流が流れなくなり、駆動用トランジスタＴ１はターンオフする。スイッチング回路１０２の出力信号Sig１０２がローレベルに変化してしばらくの間、つまり、駆動用トランジスタＴ１がターンオフしてしばらくの間は、上述したインピーダンス調整回路１０３の作用により、駆動用トランジスタＴ１のベース端子−接地間インピーダンスの低い状態が保持される。この期間に、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷が、駆動用トランジスタＴ１のベース端子を経て図１のＤに示す方向へ引き出される。インピーダンス調整回路１０３のコンデンサ２３の放電が終了すると、駆動用トランジスタＴ１のベース端子−接地間インピーダンスが高くなる。
【００１９】
一方、図１において、下側アーム部分の動作も合わせて考えると、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷を引き出して駆動用トランジスタＴ１をオフしようとしている状態の間に、駆動回路１０９により駆動用トランジスタＴ２がオフ状態からターンオンされると(図２のｔ１１)、図１のＡに示す方向に電流が流れる。その後、駆動回路１０９により駆動用トランジスタＴ２がターンオフされると(図２のｔ３)、誘導性負荷Ｌ１から逆起電力が発生され、この逆起電力によって図１のＰ点の電位が上昇する。Ｐ点の電位が、｛(駆動用トランジスタＴ１のベース端子の電位)＋(ダイオード１１の順方向のドロップ電圧)｝より高くなると、ダイオード１１が順バイアスされて図１のＣで示す方向に電流が流れる。
【００２０】
このとき、駆動用トランジスタＴ１が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて逆方向に、すなわち、図１のＢに示す方向に電流が流れる。定常状態になると、主としてＢに示す方向に電流が流れ、エミッタ端子からベース端子、すなわちＣで示す方向に流れる電流はわずかである。
【００２１】
上記ＢおよびＣで示される方向に流れる電流、すなわち、環流電流が流れている状態で、駆動回路１０９により駆動用トランジスタＴ２を再びターンオンさせる信号が出力されると(図２のｔ４)、駆動用トランジスタＴ２がターンオンする。タイミングｔ４についてさらに詳細に説明する。図３は上述したｔ４の時点における駆動用トランジスタＴ２のターンオンを説明するタイムチャートであり、駆動回路１０９のスイッチング回路１０７から出力される信号Sig１０７、第２スイッチング回路１１１から出力される信号Sig１１１、Ｐ点の電位Ｖpおよび駆動用トランジスタＴ２を流れる電流ＩT2を表す。
【００２２】
図３のｔ４の時点において、スイッチング回路１０７の出力信号Sig１０７および第２スイッチング回路１１１の出力信号Sig１１１が同時にハイレベルになると、駆動用トランジスタＴ２のベース端子に所定の大きな電流が供給される。駆動用トランジスタＴ２は、大きな駆動電流が供給されたことにより素早くターンオンしようとする。ｔ４の時点から所定の遅れ時間ｔD2が経過したｔ４５において、第２スイッチング回路１１１の出力信号Sig１１１がローレベルに変化され、駆動用トランジスタＴ２のベース端子に供給される電流が減少する。ｔ４の時点からｔ４５までの間は、駆動用トランジスタＴ２がオフ状態にあるので、Ｐ点の電位Ｖpは高い状態が維持される。なお、所定の遅れ時間ｔD2は、駆動用トランジスタＴ２のベース端子に所定の大きな電流を供給してからオンするまでの時間をあらかじめ実測して得られる時間である。
【００２３】
ｔ４５以降は、ベース端子に大きな電流が供給される場合に比べて、駆動用トランジスタＴ２のターンオンがゆるやかに行われ、駆動用トランジスタＴ２に電流ＩT2が流れ始めるとともにＰ点の電位Ｖpが低下を始める。この結果、駆動用トランジスタＴ１のベース端子に供給される電流が減少して駆動用トランジスタＴ１が逆回復動作に移行し、駆動用トランジスタＴ１に流れていた図１のＢ方向の電流がＡ方向に転流する。このとき、ダイオード１１を経て駆動用トランジスタＴ１のベース端子から注入されていた電荷が駆動用トランジスタＴ１内に滞留されることから、コレクタ端子−エミッタ端子間が低インピーダンス状態におかれる。
【００２４】
上述したようにｔ４５以降は、第２スイッチング回路１１１がオフされることにより駆動用トランジスタＴ２のベース端子に供給される電流が絞られているので、駆動用トランジスタＴ２のターンオン速度が遅くなる。そして、駆動用トランジスタＴ１に流れていたＢ方向の電流が徐々に減少してＡ方向に転流するようになることから、上述した駆動用トランジスタＴ１に多量の電荷が滞留されることがない。この結果、駆動用トランジスタＴ１のコレクタ端子−エミッタ端子間が滞留電荷により低インピーダンス状態におかれる時間はわずかな時間となる。
【００２５】
一方、駆動用トランジスタＴ１のコレクタ端子−エミッタ端子間が低インピーダンス状態におかれているｔ４５の直後において、駆動用トランジスタＴ２はターンオンの途中であるので、駆動用トランジスタＴ２のコレクタ端子−エミッタ端子間のインピーダンスは高い状態にされている。したがって、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて図１のＥ方向に電流が流れる場合でも、高インピーダンス状態の駆動用トランジスタＴ２で制限されるから、図３の破線で示されるような大きな貫通電流が流れることが防止される。この結果、貫通電流による無駄な損失を抑えるとともに、貫通電流による駆動用トランジスタＴ２の破損を防止することが可能になる。
【００２６】
ｔ４５以降は、駆動用トランジスタＴ２が徐々にターンオンを始め、駆動用トランジスタＴ２を流れる電流ＩT2が増加するとともにＰ点の電位Ｖpが低下する。この時点において、駆動用トランジスタＴ１に滞留された電荷は再結合により消滅しているので、駆動用トランジスタＴ１はオフ状態にされている。したがって、駆動用トランジスタＴ２がターンオンされて駆動用トランジスタＴ２のコレクタ端子−エミッタ端子間のインピーダンスが低い状態になっても、駆動用トランジスタＴ１が既にオフしているので上述した貫通電流は流れない。
【００２７】
その後、図１のスイッチング回路１０７がオフされて駆動用トランジスタＴ２が再びターンオフされると(図２のｔ５)、上述したｔ３の場合と同様に、駆動用トランジスタＴ１が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて、環流電流が流れる。さらにその後、スイッチング回路１０２の出力信号Sig１０２がハイレベルになると(図２のｔ６)、駆動用トランジスタＴ１のベース端子に駆動電流が流れる。この結果、駆動用トランジスタＴ１が順方向にオンすることにより、上述したｔ１と同様の動作が繰り返される。
【００２８】
上記の説明では、上側アームの駆動用トランジスタＴ１が逆方向にオンされているとき、下側アームの駆動用トランジスタＴ２がオフ／オンされることに起因して生じる貫通電流を抑えるために、駆動用トランジスタＴ２のターンオンを遅らせる場合について説明を行った。上述した説明と反対に、下側アームの駆動用トランジスタＴ２が逆方向にオンされているとき、上側アームの駆動用トランジスタＴ１がオフ／オンされることに起因して生じる貫通電流を抑える場合にも本発明を適用できる。この場合には、駆動用トランジスタＴ２のベース端子−エミッタ端子間にダイオードを接続して駆動用トランジスタＴ２が逆方向にオンするようにするとともに、駆動用トランジスタＴ１のベース端子に駆動電流を供給するスイッチング回路１０２と並列に第２のスイッチング回路を設け、駆動用トランジスタＴ１をターンオンさせるとき、始めは素早く、その後はゆるやかにオンするようにすればよい。
【００２９】
以上説明した第一の実施の形態によれば、以下の作用効果が得られる。
（１）駆動用トランジスタＴ２のベース端子に駆動電流を供給するスイッチング回路１０７と並列に第２のスイッチング回路１１１を設け、駆動用トランジスタＴ１が逆方向にオンされている状態で駆動用トランジスタＴ２をターンオンさせる場合に、駆動用トランジスタＴ２のベース端子に供給される電流を始め(図３のｔ４)は大きく、駆動用トランジスタＴ２のターンオフ遅れ時間ｔD2が経過すると(図３のｔ４５)、第２のスイッチング回路１１１をオフして減じるようにした。したがって、駆動用トランジスタＴ２が素早くターンオンを始め、その後ターンオン速度が遅くなるので、駆動用トランジスタＴ１の逆回復時の駆動用トランジスタＴ２のインピーダンスを大きくできるから、駆動用トランジスタＴ１が順方向(Ｅ方向)に電流を流しやすい状態にされても、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる。この結果、貫通電流による無駄な損失をなくして駆動用トランジスタＴ２を保護する効果も得られる。
【００３０】
（２）インピーダンス調整回路１０３により、スイッチング回路１０２のスイッチングトランジスタ２１がオフしてからしばらくの間は、トランジスタ２４のオン状態が保持されるようにしたので、駆動用トランジスタＴ１のベース端子−接地間インピーダンスが低い状態に保持される。この結果、駆動用トランジスタＴ１のコレクタ領域に蓄積されている電荷をベース領域に逃がせるので、駆動用トランジスタＴ１のターンオフ時間が短縮される。
【００３１】
−第二の実施の形態−
第一の実施の形態の駆動用トランジスタの駆動回路がバイポーラトランジスタで構成されていたのに対して、第二の実施の形態ではＭＯＳトランジスタで構成される。図４は、第二の実施の形態による電流制御形半導体装置の回路図である。図４において、電流制御型半導体装置は、上側アームの駆動用トランジスタＴ１、および下側アームの駆動用トランジスタＴ２、駆動用トランジスタＴ１を駆動する駆動回路２０４、駆動用トランジスタＴ２を駆動する駆動回路２０９とを有し、誘導性負荷Ｌ１を駆動する。駆動用トランジスタＴ１のコレクタ端子に電源電圧Ｖ１が接続され、駆動用トランジスタＴ１のエミッタ端子に誘導性負荷Ｌ１および駆動用トランジスタＴ２のコレクタ端子が接続されている。
【００３２】
駆動回路２０４は、第一の実施の形態における駆動回路１０４に代わる回路であり、駆動用トランジスタＴ１を駆動してオン／オフさせる。駆動回路２０４は、接地電位に対してフローティングされ、駆動用トランジスタＴ１のエミッタ端子の電位を基準にする正の電圧源Ｖ５と、スイッチング用のＰ型ＭＯＳトランジスタ５１と、Ｎ型ＭＯＳトランジスタ５２とを含む。Ｐ型ＭＯＳトランジスタ５１およびＮ型ＭＯＳトランジスタ５２には、デバイスの構造上トランジスタと並列に寄生ダイオード５１ａおよび５２ａがそれぞれ存在する。駆動回路２０４の電圧が高い側の出力端子５３が駆動用トランジスタＴ１のベース端子に接続され、駆動回路２０４の電圧が低い側の出力端子５４が駆動用トランジスタＴ１のエミッタ端子に接続される。
【００３３】
駆動回路２０４において、入力端子５０がローレベルになると、Ｐ型ＭＯＳトランジスタ５１がオン、Ｎ型ＭＯＳトランジスタ５２がオフされて駆動用トランジスタＴ１がオンされる。一方、入力端子５０がハイレベルになると、Ｐ型ＭＯＳトランジスタ５１がオフ、Ｎ型ＭＯＳトランジスタ５２がオンされて駆動用トランジスタＴ１がオフされる。
【００３４】
駆動回路２０９は、第一の実施の形態における駆動回路１０９に代わる回路であり、駆動用トランジスタＴ２を駆動してオン／オフさせる。駆動回路２０９は、接地電位を基準にする正の電圧源Ｖ３およびＶ４と、スイッチング用のＰ型ＭＯＳトランジスタ６１および６３と、Ｎ型ＭＯＳトランジスタ６２と、抵抗器６７とを含む。Ｐ型ＭＯＳトランジスタ６１，６３およびＮ型ＭＯＳトランジスタ６２には、デバイスの構造上トランジスタと並列に寄生ダイオード６１ａ〜６３ａがそれぞれ存在する。駆動回路２０４の出力端子６４が駆動用トランジスタＴ２のベース端子に接続される。
【００３５】
駆動回路２０９において、入力端子６０がローレベルになると、Ｐ型ＭＯＳトランジスタ６１がオン、Ｎ型ＭＯＳトランジスタ６２がオフされて駆動用トランジスタＴ２がオンされる。さらに、入力端子７０がローレベルになると、Ｐ型ＭＯＳトランジスタ６３がオンされて、Ｐ型ＭＯＳトランジスタ６１による駆動電流に加えてＰ型ＭＯＳトランジスタ６３による駆動電流が駆動用トランジスタＴ２のベース端子に入力される。一方、入力端子６０および７０がハイレベルになると、Ｐ型ＭＯＳトランジスタ６１および６３がオフ、Ｎ型ＭＯＳトランジスタ６２がオンされて駆動用トランジスタＴ２がオフされる。
【００３６】
以上の電流制御形半導体装置の動作について、上述した図２および図３のタイムチャートを参照して説明する。第二の実施の形態では、図２におけるスイッチング回路１０２の出力信号Sig１０２を駆動回路２０４の出力端子５３から出力される出力信号Sig２０４に置き換え、スイッチング回路１０７の出力信号Sig１０７を駆動回路２０９の出力信号sig２０９に置き換えればよい。駆動回路２０４の出力信号Sig２０４がハイレベルになると(図２のｔ１)、駆動用トランジスタＴ１のベース端子に駆動電流が流れ、駆動用トランジスタＴ１が順方向にオンして図４のＺに示す方向に電流が流れる。
【００３７】
駆動回路２０４の出力信号Sig２０４がローレベルになると(図２のｔ２)、駆動用トランジスタＴ１のベース端子に駆動電流が流れなくなり、駆動用トランジスタＴ１はターンオフする。一方、図４において、下側アーム部分の動作も合わせて考えると、駆動用トランジスタＴ１をオフしようとしている状態の間に、駆動回路２０９により駆動用トランジスタＴ２がオフ状態からターンオンされると(図２のｔ１１)、図４のＡに示す方向に電流が流れる。その後、駆動回路２０９により駆動用トランジスタＴ２がターンオフされると(図２のｔ３)、誘導性負荷Ｌ１から逆起電力が発生され、この逆起電力によって図４のＰ点の電位が上昇する。Ｐ点の電位が、｛(駆動用トランジスタＴ１のベース端子の電位)＋(ダイオード５２ａの順方向のドロップ電圧)｝より高くなると、ダイオード５２ａが順バイアスされて図４のＣで示す方向に電流が流れる。
【００３８】
このとき、駆動用トランジスタＴ１が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて逆方向に、すなわち、図４のＢに示す方向に電流が流れる。定常状態になると、主としてＢに示す方向に電流が流れ、エミッタ端子からベース端子、すなわちＣで示す方向に流れる電流はわずかである。
【００３９】
上記ＢおよびＣで示される方向に流れる電流、すなわち、環流電流が流れている状態で、駆動回路２０９により駆動用トランジスタＴ２を再びターンオンさせる信号が出力されると(図２のｔ４)、駆動用トランジスタＴ２がターンオンする。タイミングｔ４についてさらに詳細に説明する。ここでは、図３のタイムチャートにおけるスイッチング回路１０７の出力信号Sig１０７を駆動回路２０９内のポイント６５における信号Sig６５に置き換え、第２スイッチング回路１１１の出力信号Sig１１１を駆動回路２０９内のポイント６６における信号Sig６６に置き換えればよい。
【００４０】
図３のｔ４の時点において、図４の入力端子６０および７０がともにローレベルになると、ポイント６５の出力信号Sig６５およびポイント６６の出力信号Sig６６が同時にハイレベルになり、駆動用トランジスタＴ２のベース端子に所定の大きな電流が供給される。駆動用トランジスタＴ２は、大きな駆動電流が供給されたことにより素早くターンオンしようとする。ｔ４の時点から所定の遅れ時間ｔD2が経過したｔ４５において、図４の入力端子７０がハイレベルにされると、ポイント６６の出力信号Sig６６がローレベルに変化して駆動用トランジスタＴ２のベース端子に供給される電流が減少する。ｔ４の時点からｔ４５までの間は、駆動用トランジスタＴ２がオフ状態にあるので、Ｐ点の電位Ｖpは高い状態が維持される。なお、所定の遅れ時間ｔD2は、駆動用トランジスタＴ２のベース端子に所定の大きな電流を供給してからオンするまでの時間をあらかじめ実測して得られる時間である。
【００４１】
ｔ４５以降は、ベース端子に大きな電流が供給される場合に比べて、駆動用トランジスタＴ２のターンオンがゆるやかに行われ、駆動用トランジスタＴ２に電流ＩT2が流れ始めるとともにＰ点の電位Ｖpが低下を始める。この結果、駆動用トランジスタＴ１のベース端子に供給される電流が減少して駆動用トランジスタＴ１が逆回復動作に移行し、駆動用トランジスタＴ１に流れていた図４のＢ方向の電流がＡ方向に転流する。このとき、寄生ダイオード５２ａを経て駆動用トランジスタＴ１のベース端子から注入されていた電荷が駆動用トランジスタＴ１内に滞留されることから、駆動用トランジスタＴ１のコレクタ端子−エミッタ端子間が低インピーダンス状態におかれる。
【００４２】
ところが、駆動用トランジスタＴ２がターンオンを始めるｔ４５以降は、Ｐ型ＭＯＳトランジスタ６３がオフされることにより駆動用トランジスタＴ２のベース端子に供給される電流が絞られているので、駆動用トランジスタＴ２のターンオン速度が遅くなる。そして、駆動用トランジスタＴ１に流れていたＢ方向の電流は徐々に減少してＡ方向に転流するようになることから、上述した駆動用トランジスタＴ１に多量の電荷が滞留されることがない。この結果、駆動用トランジスタＴ１のコレクタ端子−エミッタ端子間が滞留電荷により低インピーダンス状態におかれる時間はわずかな時間となる。
【００４３】
一方、駆動用トランジスタＴ１のコレクタ端子−エミッタ端子間が低インピーダンス状態におかれているｔ４５の直後において、駆動用トランジスタＴ２はターンオンの途中であるので、駆動用トランジスタＴ２のコレクタ端子−エミッタ端子間のインピーダンスは高い状態にされている。したがって、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて図４のＥ方向に電流が流れる場合でも、高インピーダンス状態の駆動用トランジスタＴ２で制限されるから、図３の破線で示されるような大きな貫通電流が流れることが防止される。この結果、貫通電流による無駄な損失を抑えるとともに、貫通電流による駆動用トランジスタＴ２の破損を防止することが可能になる。
【００４４】
ｔ４５以降は、駆動用トランジスタＴ２が徐々にターンオンを始め、駆動用トランジスタＴ２を流れる電流ＩT2が増加するとともにＰ点の電位Ｖpが低下する。この時点において、駆動用トランジスタＴ１に滞留された電荷は再結合により消滅しているので、駆動用トランジスタＴ１はオフ状態にされている。したがって、駆動用トランジスタＴ２がターンオンされて駆動用トランジスタＴ２のコレクタ端子−エミッタ端子間のインピーダンスが低い状態になっても、駆動用トランジスタＴ１が既にオフしているので上述した貫通電流は流れない。
【００４５】
その後、図４のＰ型ＭＯＳトランジスタ６１がオフ、Ｎ型ＭＯＳトランジスタ６２がオンされて駆動用トランジスタＴ２が再びターンオフされると(図２のｔ５)、上述したｔ３の場合と同様に、駆動用トランジスタＴ１が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて、環流電流が流れる。さらにその後、駆動回路２０４の出力信号Sig２０４がハイレベルになると(図２のｔ６)、駆動用トランジスタＴ１のベース端子に駆動電流が流れる。この結果、駆動用トランジスタＴ１が順方向にオンすることにより、上述したｔ１と同様の動作が繰り返される。
【００４６】
以上説明した第二の実施の形態によれば、以下の作用効果が得られる。
（１）ＭＯＳトランジスタを用いた駆動回路２０４および２０９により駆動用トランジスタＴ１およびＴ２を駆動する場合でも、第一の実施の形態と同様に駆動用トランジスタＴ２のターンオン速度を遅くするようにした。すなわち、駆動用トランジスタＴ２のベース端子に駆動電流を供給するＰ型ＭＯＳトランジスタ６１およびＮ型ＭＯＳトランジスタ６２と並列にＰ型ＭＯＳトランジスタ６３を設け、駆動用トランジスタＴ１が逆方向にオンされている状態で駆動用トランジスタＴ２をターンオンさせる場合に、駆動用トランジスタＴ２のベース端子に供給される電流を始め(図３のｔ４)は大きく、駆動用トランジスタＴ２のターンオフ遅れ時間ｔD2が経過すると(図３のｔ４５)、Ｐ型ＭＯＳトランジスタ６３をオフして減じるようにした。したがって、駆動用トランジスタＴ２が素早くターンオンを始め、その後ターンオン速度が遅くなるので、駆動用トランジスタＴ１の逆回復時の駆動用トランジスタＴ２のインピーダンスを大きくできるから、駆動用トランジスタＴ１が順方向(Ｅ方向)に電流を流しやすい状態にされても、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる。この結果、貫通電流による無駄な損失をなくして駆動用トランジスタＴ２を保護する効果も得られる。
【００４７】
（２）Ｎ型ＭＯＳトランジスタ５２の寄生ダイオード５２ａを介して、駆動用トランジスタＴ１を逆方向にオンさせる電流を駆動用トランジスタＴ１のベース端子に流すようにしたので、駆動用トランジスタＴ１のベース端子−エミッタ端子間に接続するダイオードを省略することができる。
【００４８】
−第三の実施の形態−
上述した第一および第二の実施の形態では、駆動用トランジスタＴ２のベース端子に所定の大きな電流を供給してからオンするまでの時間ｔD2をあらかじめ実測しておき、ｔ４の時点からこの遅れ時間ｔD2が経過したｔ４５においてＰ型ＭＯＳトランジスタ６３をオフするようにした。第三の実施の形態では、カレントミラー回路による電流センサの検出出力を用いて、Ｐ型ＭＯＳトランジスタ６３をオフさせる。図５は、第三の実施の形態による電流制御形半導体装置の回路図であり、第二の実施の形態と同一の構成については同一の記号で表す。
【００４９】
図５において、カレントミラー回路２１０は、トランジスタ８１および抵抗器８２とを有する。トランジスタ８１のコレクタ端子およびベース端子は、それぞれ駆動用トランジスタＴ１のコレクタ端子、ベース端子に接続されている。トランジスタ８１のエミッタ端子は抵抗器８２の一端に接続され、抵抗器８２の他端が駆動用トランジスタＴ１のエミッタ端子に接続されている。トランジスタ８１のエミッタ端子はさらに、レベル変換器２１１に入力端子に接続され、レベル変換器２１１の出力端子がＯＲゲート２１２の一方の入力端子２１２ａに接続される。ＯＲゲート２１２の他方の入力端子２１２ｂは、駆動回路２０９の入力端子６０と接続されている。
【００５０】
カレントミラー回路２１０は、駆動用トランジスタＴ１に対して図５のＢに示す方向に電流が流れているときにローレベルの検出信号を出力するとともに、図５のＥの方向に電流の向きが変わるとハイレベルの検出信号を出力する。レベル変換器２１１は、たとえば、フォトカプラを用いて、カレントミラー回路２１０から出力される検出信号レベルを駆動回路２０９の入力端子６０および７０に入力される信号のレベルに整合させる。
【００５１】
第三の実施の形態による電流制御形半導体装置の動作の特徴的な部分について、上述した図２のタイムチャートに対応づけて説明する。図２のｔ４の時点において、図５の入力端子６０がローレベルになると、ＯＲゲートの入力端子２１２ｂがローレベルになる。この時点において、駆動用トランジスタＴ１は逆方向にオンされているので、カレントミラー回路２１０の検出出力はローレベルである。ローレベルの検出信号がレベル変換器２１１を介してＯＲゲート２１２の入力端子２１２ａに入力されるので、ＯＲゲート２１２の出力はローレベルとなり、ローレベルの信号が入力端子７０に入力される。
【００５２】
この結果、Ｐ型ＭＯＳトランジスタ６１と６３の両方がオンして駆動用トランジスタＴ２のベース端子に所定の大きな電流が供給される。駆動用トランジスタＴ２は、大きな駆動電流が供給されたことにより素早くターンオンしようとする。駆動用トランジスタＴ２がターンオンを始めると、駆動用トランジスタＴ２に電流ＩT2が流れ始めるとともにＰ点の電位Ｖpが低下を始める。この結果、駆動用トランジスタＴ１のベース端子に供給される電流が減少して駆動用トランジスタＴ１が逆回復動作に移行し、駆動用トランジスタＴ１に流れていた図５のＢ方向の電流がＥ方向に転流する。このとき、カレントミラー回路２１０の検出出力がハイレベルとなるので、ＯＲゲート２１２の出力もハイレベルに変化することにより、駆動回路２０９のＰ型ＭＯＳトランジスタ６３がオフされる。
【００５３】
Ｐ型ＭＯＳトランジスタ６３がオフされることにより駆動用トランジスタＴ２のベース端子に供給される電流が絞られるので、駆動用トランジスタＴ２のターンオン速度が遅くなる。ターンオンの途中では、駆動用トランジスタＴ２のコレクタ端子−エミッタ端子間のインピーダンスは高い状態にされている。したがって、駆動用トランジスタＴ１に流れる電流がＢ方向からＥ方向に転流する際に、寄生ダイオード５２ａを経て駆動用トランジスタＴ１のベース端子から注入されていた電荷が駆動用トランジスタＴ１内に滞留されることに起因して、駆動用トランジスタＴ１のコレクタ端子−エミッタ端子間が低インピーダンス状態にされる場合でも、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて図５のＥ方向に流れる電流は、高インピーダンス状態の駆動用トランジスタＴ２で制限される。この結果、Ｅ方向の大きな貫通電流が流れることが防止される。
【００５４】
駆動用トランジスタＴ２は徐々にターンオンを始め、駆動用トランジスタＴ２を流れる電流ＩT2が増加するとともにＰ点の電位Ｖpが低下する。この時点において、駆動用トランジスタＴ１に滞留された電荷は再結合により消滅しているので、駆動用トランジスタＴ１はオフ状態にされている。したがって、駆動用トランジスタＴ２がターンオンして駆動用トランジスタＴ２のコレクタ端子−エミッタ端子間のインピーダンスが低い状態になっても、駆動用トランジスタＴ１が既にオフしているので上述した貫通電流は流れない。
【００５５】
以上説明した第三の実施の形態によれば、以下の作用効果が得られる。カレントミラー回路２１０により駆動用トランジスタＴ１に流れる電流の向きを検出する電流センサを構成して、駆動用トランジスタＴ１に流れる電流が逆方向(Ｂ方向)から順方向(Ｅ方向)に転じたときにＰ型ＭＯＳトランジスタ６３をオフするようにした。したがって、駆動用トランジスタＴ２のターンオンさせる場合に、始めはターンオン速度を早くし、駆動用トランジスタＴ１に流れる電流の向きが転流してからは遅くすることができる。この結果、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる上に、無駄な損失をなくして駆動用トランジスタＴ２を保護する効果が得られる。さらに、カレントミラー回路２１０で実際に流れる電流を検出してＰ型ＭＯＳトランジスタ６３をオフさせるので、たとえば、装置の動作環境が変化することにより駆動用トランジスタＴ２がターンオンを始めてから貫通電流が流れ始めるまでの時間が変動する場合でも、精度良く制御を行うことが可能になる。
【００５６】
−第四の実施の形態−
第四の実施の形態では、第三の実施の形態に比べて、カレントミラー回路が駆動用トランジスタＴ２側に設けられている点、レベル変換器が省略されている点が異なる。図６は、第四の実施の形態による電流制御形半導体装置の回路図であり、第三の実施の形態と同一の構成については同一の記号で表す。図６において、カレントミラー回路３１０は、トランジスタ９１および抵抗器９２とを有する。トランジスタ９１のコレクタ端子およびベース端子は、それぞれ駆動用トランジスタＴ２のコレクタ端子、ベース端子に接続されている。トランジスタ９１のエミッタ端子は抵抗器９２の一端に接続され、抵抗器９２の他端が駆動用トランジスタＴ２のエミッタ端子と同様に接地されている。トランジスタ９１のエミッタ端子はさらに、ＯＲゲート２１２の一方の入力端子２１２ａに接続される。ＯＲゲート２１２の他方の入力端子２１２ｂは、駆動回路２０９の入力端子６０と接続されている。
【００５７】
カレントミラー回路３１０は、駆動用トランジスタＴ２に対して順方向に電流が流れているときにハイレベルの検出信号を出力するとともに、順方向に電流が流れていないときはローレベルの検出信号を出力する。
【００５８】
第四の実施の形態による電流制御形半導体装置の動作の特徴的な部分について、上述した図２のタイムチャートに対応づけて説明する。図２のｔ４の時点において、図６の入力端子６０がローレベルになると、ＯＲゲートの入力端子２１２ｂがローレベルになる。この時点において、駆動用トランジスタＴ２はオフされているので、カレントミラー回路３１０の検出出力はローレベルである。ローレベルの検出信号がＯＲゲート２１２の入力端子２１２ａに入力されるので、ＯＲゲート２１２の出力はローレベルとなり、ローレベルの信号が入力端子７０に入力される。
【００５９】
この結果、Ｐ型ＭＯＳトランジスタ６１と６３の両方がオンして駆動用トランジスタＴ２のベース端子に所定の大きな電流が供給される。駆動用トランジスタＴ２は、大きな駆動電流が供給されたことにより素早くターンオンしようとする。駆動用トランジスタＴ２がターンオンを開始すると、駆動用トランジスタＴ２に電流ＩT2が流れ始める。このとき、カレントミラー回路３１０の検出出力がハイレベルとなるので、ＯＲゲート２１２の出力もハイレベルに変化することにより、駆動回路２０９のＰ型ＭＯＳトランジスタ６３がオフされる。したがって、上述した第三の実施の形態と同様の効果が得られる。
【００６０】
以上説明した第四の実施の形態によれば、以下の作用効果が得られる。カレントミラー回路３１０を用いて駆動用トランジスタＴ２に流れる電流の向きを検出する電流センサを構成して、駆動用トランジスタＴ２に電流が流れ始めたときにＰ型ＭＯＳトランジスタ６３をオフするようにした。したがって、駆動用トランジスタＴ２をターンオンさせる場合に、始めのターンオン速度を早く、駆動用トランジスタＴ２に電流が流れ始めてからは遅くすることができる。この結果、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる上に、無駄な損失をなくして駆動用トランジスタＴ２を保護する効果が得られる。さらに、カレントミラー回路３１０で実際に流れる電流を検出してＰ型ＭＯＳトランジスタ６３をオフさせるので、たとえば、装置の動作環境が変化することにより駆動用トランジスタＴ２がターンオンを始めてから貫通電流が流れ始めるまでの時間が変動する場合でも、精度良く制御を行うことが可能になる。さらに、第三の実施の形態に比べるとレベル変換器を省略できるのでコストを低減する効果が得られる。
【００６１】
−第五の実施の形態−
第五の実施の形態では、上述した第三の実施の形態に比べて、カレントミラー回路の代わりに駆動用トランジスタＴ１のコレクタ端子に接続されている正の電圧源Ｖ１の電位とＰ点の電位Ｖpとを比較する比較回路４１０が設けられている点、レベル変換器が省略されている点が異なる。図７は、第五の実施の形態による電流制御形半導体装置の回路図であり、第三の実施の形態と同一の構成については同一の記号で表す。図７において、比較回路４１０は、コンパレータ４１１を有する。コンパレータ４１１の非反転入力端子４１１ａが電圧源Ｖ１に、反転入力端子４１１ｂがＰ点にそれぞれ接続されている。比較回路４１０の出力は、ＯＲゲート２１２の一方の入力端子２１２ａに、ＯＲゲート２１２の他方の入力端子２１２ｂは、駆動回路２０９の入力端子６０にそれぞれ接続されている。
【００６２】
比較回路４１０は、Ｐ点の電位Ｖpが電圧源Ｖ１の電位に比べて所定値より低くなるとハイレベルの検出信号を出力し、上記以外の場合はローレベルの検出信号を出力するように構成されている。したがって、駆動用トランジスタＴ２がターンオンを開始してＰ点の電位Ｖpが下がり、駆動用トランジスタＴ１に対して貫通電流が流れ始めるときにハイレベルの検出信号を出力するとともに、Ｐ点の電位Ｖpが高くて貫通電流が流れていないときはローレベルの検出信号を出力する。
【００６３】
第五の実施の形態による電流制御形半導体装置の動作の特徴的な部分について、上述した図２のタイムチャートに対応づけて説明する。図２のｔ４の時点において、図７の入力端子６０がローレベルになると、ＯＲゲートの入力端子２１２ｂがローレベルになる。この時点において、Ｐ点の電位Ｖpは高い状態にあるので、比較回路４１０の検出出力はローレベルである。ローレベルの検出信号がＯＲゲート２１２の入力端子２１２ａに入力されるので、ＯＲゲート２１２の出力はローレベルとなり、ローレベルの信号が入力端子７０に入力される。
【００６４】
この結果、Ｐ型ＭＯＳトランジスタ６１と６３の両方がオンして駆動用トランジスタＴ２のベース端子に所定の大きな電流が供給される。駆動用トランジスタＴ２は、大きな駆動電流が供給されたことにより素早くターンオンしようとする。駆動用トランジスタＴ２がターンオンを開始すると、駆動用トランジスタＴ２に電流ＩT2が流れ始めてＰ点の電位が降下を始める。Ｐ点の電位Ｖpが電圧源Ｖ１の電位から所定値より低下すると比較回路４１０の検出出力がハイレベルとなるので、ＯＲゲート２１２の出力もハイレベルに変化することにより、駆動回路２０９のＰ型ＭＯＳトランジスタ６３がオフされる。したがって、上述した第三の実施の形態と同様の効果が得られる。
【００６５】
以上説明した第五の実施の形態によれば、以下の作用効果が得られる。比較回路４１０を用いてＰ点の電位Ｖpと電圧源Ｖ１の電位とを比較する電位センサを構成して、Ｐ点の電位Ｖpが電圧源Ｖ１の電位に比べて所定値より低くなったときにＰ型ＭＯＳトランジスタ６３をオフするようにした。したがって、駆動用トランジスタＴ２をターンオンさせる場合に、始めのターンオン速度を早く、Ｐ点の電位Ｖpが電圧源Ｖ１の電位から所定値より低下してからは遅くすることができる。この結果、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる上に、無駄な損失をなくして駆動用トランジスタＴ２を保護する効果が得られる。さらに、比較回路４１０で実際にＰ点の電位Ｖpの降下を検出してＰ型ＭＯＳトランジスタ６３をオフさせるので、たとえば、装置の動作環境が変化することにより駆動用トランジスタＴ２がターンオンを始めてからＰ点の電位Ｖpの降下が始まるまでの時間が変動する場合でも、精度良く制御を行うことが可能になる。さらに、図５のカレントミラー回路２１０を用いる場合のように、駆動用トランジスタＴ１にきわめて特性が類似した対称性のよいトランジスタ８１を必要としないから、回路を構成しやすくコストを低減できる。
【００６６】
−第六の実施の形態−
第六の実施の形態では、上述した第五の実施の形態に比べて、コンパレータを用いない検出回路で電位センサを構成する点、レベル変換器が設けられる点が異なる。図８は、第六の実施の形態による電流制御形半導体装置の回路図であり、第五の実施の形態と同一の構成については同一の記号で表す。図８において、検出回路５１０は、正の電圧源Ｖ６、ダイオード５１１および抵抗器５１２を有する。検出回路５１０の出力は、レベル変換器２１１に入力端子に接続され、レベル変換器２１１の出力端子がＯＲゲート２１２の一方の入力端子２１２ａに、ＯＲゲート２１２の他方の入力端子２１２ｂが、駆動回路２０９の入力端子６０にそれぞれ接続されている。
【００６７】
検出回路５１０は、Ｐ点の電位Ｖpが電圧源Ｖ１の電位に比べて、｛(電圧源Ｖ６の電圧値)＋(ダイオード５１１の順方向のドロップ電圧)｝より低くなるとハイレベルの検出信号を出力し、上記以外の場合はダイオード５１１が順バイアスされて抵抗器５１２による電圧降下が生じるのでローレベルの検出信号を出力するように構成されている。したがって、駆動用トランジスタＴ２がターンオンを開始してＰ点の電位Ｖpが下がり、駆動用トランジスタＴ１に対して貫通電流が流れ始めるときにハイレベルの検出信号を出力するとともに、Ｐ点の電位Ｖpが高くて貫通電流が流れていないときはローレベルの検出信号を出力する。レベル変換器２１１は、上述した第三の実施の形態と同様にフォトカプラを用いて、検出回路５１０から出力される検出信号レベルを駆動回路２０９の入力端子６０および７０に入力される信号のレベルに整合させる。
【００６８】
以上説明した第六の実施の形態によっても、上述した第五の実施の形態と同様の作用効果が得られる。すなわち、検出回路５１０を用いてＰ点の電位Ｖpを検出する電位センサを構成して、Ｐ点の電位Ｖpが電圧源Ｖ１の電位に比べて所定値より低くなったときにＰ型ＭＯＳトランジスタ６３をオフするようにした。したがって、駆動用トランジスタＴ２をターンオンさせる場合に、駆動用トランジスタＴ２のターンオン速度を始めは早く、Ｐ点の電位Ｖpが電圧源Ｖ１の電位に比べて所定値より低くなってからは遅くすることができるから、駆動用トランジスタＴ１のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる上に、無駄な損失をなくして駆動用トランジスタＴ２を保護する効果が得られる。さらに、検出回路５１０で実際にＰ点の電位Ｖpの降下を検出してＰ型ＭＯＳトランジスタ６３をオフさせるので、たとえば、装置の動作環境が変化することにより駆動用トランジスタＴ２がターンオンを始めてからＰ点の電位Ｖpの降下が始まるまでの時間が変動する場合でも、精度良く制御を行うことが可能になる。
【００６９】
以上の第一〜第六の実施の形態の説明では、上側アームの駆動用トランジスタＴ１が逆方向にオンされているとき、下側アームの駆動用トランジスタＴ２がオフ／オンされることに起因して生じる貫通電流を抑えるために、駆動用トランジスタＴ２をターンオンさせる場合の駆動用トランジスタＴ２のターンオン速度を始めは早く、途中から遅くする説明を行った。上述した説明と反対に、下側アームの駆動用トランジスタＴ２が逆方向にオンされているとき、上側アームの駆動用トランジスタＴ１がオフ／オンされることに起因して生じる貫通電流を抑える場合にも本発明を適用できる。この場合には、駆動用トランジスタＴ１のベース端子に駆動電流を供給する駆動回路２０４に対して、駆動用トランジスタＴ２の駆動回路２０９と同様に第２のスイッチング回路を並列に設け、駆動用トランジスタＴ１をターンオンさせる場合の駆動用トランジスタＴ１のターンオン速度を始めは早く、途中から遅くするように駆動すればよい。
【００７０】
また、上下アームの両方の駆動用トランジスタＴ１およびＴ２のそれぞれに対して、上述したようにターンオン時の速度を変化させるように上下アームの回路を対称に構成すれば、駆動用トランジスタＴ１およびＴ２のどちらの駆動用トランジスタに対しても貫通電流を抑えることが可能になる。
【００７１】
さらにまた、以上の第一〜第六の実施の形態の説明では、駆動用トランジスタＴ１およびＴ２のエミッタ端子からコレクタ端子に向けて逆方向に大きな環流電流を流す必要があるため、駆動用トランジスタＴ１およびＴ２の逆方向電流増幅率ｈ’FEが十分に大きいことが望まれる。この点、上述した駆動用トランジスタＴ１およびＴ２は、たとえば、一般的なパワーバイポーラ形トランジスタが考えられるが、とくに、特開平６−２５２４０８号公報に開示されている半導体装置(電流制御型トランジスタであり、いわゆるGTBTと呼ばれる)は、逆方向電流増幅率ｈ’FEが順方向の電流増幅率ｈFEと同程度であるため、本発明の駆動用トランジスタとして特に有効である。
【００７２】
特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明すると、Ｚ方向が第１の方向および誘導性負荷を駆動する向きに、Ａ方向が第２の方向に、駆動用トランジスタＴ１が第１の電流制御型トランジスタに、駆動用トランジスタＴ２が第２の電流制御型トランジスタに、エミッタ端子が基準用端子に、ベース端子が制御端子に、スイッチング回路１０２(Ｐ型ＭＯＳトランジスタ５１およびＮ型ＭＯＳトランジスタ５２)が第１の駆動手段に、スイッチング回路１０７(Ｐ型ＭＯＳトランジスタ６１、Ｎ型ＭＯＳトランジスタ６２および抵抗器６７)が第２の駆動手段に、Ｂ方向が逆方向に、ダイオード１１(寄生ダイオード５２ａ)が保護手段に、第２スイッチング回路１０２(Ｐ型ＭＯＳトランジスタ６３)、および｛Ｐ型ＭＯＳトランジスタ６３、カレントミラー回路２１０、レベル変換器２１１、ＯＲゲート２１２(Ｐ型ＭＯＳトランジスタ６３、カレントミラー回路３１０、ＯＲゲート２１２)｝が電流変化手段に、カレントミラー回路２１０および３１０が電流検出手段に、比較回路４１０および検出回路５１０が電位検出手段に、それぞれ対応する。
【図面の簡単な説明】
【図１】第一の実施の形態による電流制御形半導体装置の回路図である。
【図２】図１の上側アーム部分の信号のタイムチャートである。
【図３】図２のｔ４のタイミングを説明するタイムチャートである。
【図４】第二の実施の形態による電流制御形半導体装置の回路図である。
【図５】第三の実施の形態による電流制御形半導体装置の回路図である。
【図６】第四の実施の形態による電流制御形半導体装置の回路図である。
【図７】第五の実施の形態による電流制御形半導体装置の回路図である。
【図８】第六の実施の形態による電流制御形半導体装置の回路図である。
【図９】従来の技術による保護回路が設けられたＨブリッジ回路の一部を表した回路図である。
【符号の説明】
１１,２６,３６,５１１…ダイオード、
５１,６１,６３…Ｐ型ＭＯＳトランジスタ、
５２,６２…Ｎ型ＭＯＳトランジスタ、
５１ａ,５２ａ,６１ａ,６２ａ,６３ａ…寄生ダイオード、
８１,９１…トランジスタ、 ８２,９２,５１２…抵抗器、
１０２,１０７…スイッチング回路、 １０３,１０８…インピーダンス調整回路、
１０４,１０９,２０４,２０９…駆動用トランジスタの駆動回路、
１１１…第２スイッチング回路、 ２１０,３１０…カレントミラー回路、
２１１…レベル変換器、 ２１２…ＯＲゲート、
４１０…比較回路、 ４１１…コンパレータ、
５１０…検出回路、 ５１２…抵抗器、
Ｌ１…誘導性負荷、 Ｔ１，Ｔ２…駆動用トランジスタ、
Ｖ１〜Ｖ６…電圧源
Claims (4)
- 誘導性負荷に対して上アーム側に位置して第１の方向に駆動電流を供給する第１の電流制御型トランジスタと、
前記第１の電流制御型トランジスタと直列に接続され、前記誘導性負荷に対して下アーム側に位置して前記第１の方向と異なる第２の方向に駆動電流を供給する第２の電流制御型トランジスタと、
前記第１の電流制御型トランジスタの制御端子に駆動電流を供給する第１の駆動手段と、
前記第２の電流制御型トランジスタの制御端子に駆動電流を供給する第２の駆動手段と、
前記第１の電流制御型トランジスタおよび前記第２の電流制御型トランジスタの少なくとも一方に対して、前記電流制御型トランジスタが前記誘導性負荷を駆動する向きと逆方向にオンするように前記誘導性負荷から生じる逆起電力による電流を、前記電流制御型トランジスタの基準用端子から制御端子に供給する保護手段と、
前記保護手段により前記一方の電流制御型トランジスタが前記逆方向にオンされている状態で他方の電流制御型トランジスタをターンオンさせるとき、前記他方の電流制御型トランジスタの前記制御端子に供給する前記駆動電流を、供給開始後に供給開始時に比べて少なくするように変化させる電流変化手段とを備えることを特徴とする電流制御型素子用駆動装置。 - 請求項１に記載の電流制御型素子用駆動装置において、
前記電流変化手段は、前記一方の電流制御型トランジスタが前記逆方向にオンされている状態で前記他方の電流制御型トランジスタの前記制御端子に駆動電流を供給するとき、あらかじめ定められた前記電流制御型トランジスタのターンオン遅れ時間を用いて、前記駆動電流の供給を開始して前記ターンオン遅れ時間を経過するまでは所定の駆動電流を供給するとともに、前記ターンオン遅れ時間経過後は前記駆動電流を減じることを特徴とする電流制御型素子用駆動装置。 - 請求項１に記載の電流制御型素子用駆動装置において、
前記電流変化手段は、前記第１の電流制御型トランジスタまたは前記第２の電流制御型トランジスタのいずれかに流れる電流を検出する電流検出手段を備え、前記一方の電流制御型トランジスタが前記逆方向にオンされている状態で前記他方の電流制御型トランジスタの前記制御端子に駆動電流を供給するとき、前記逆方向にオンされている電流制御型トランジスタが前記誘導性負荷を駆動する向きの電流が前記電流検出手段により検出されるまでは所定の駆動電流を供給するとともに、前記誘導性負荷を駆動する向きの電流が検出された後は前記駆動電流を減じることを特徴とする電流制御型素子用駆動装置。 - 請求項１に記載の電流制御型素子用駆動装置において、
前記電流変化手段は、前記第１の電流制御型トランジスタおよび前記第２の電流制御型トランジスタの接続点の電位を検出する電位検出手段を備え、前記一方の電流制御型トランジスタが前記逆方向にオンされている状態で前記他方の電流制御型トランジスタの前記制御端子に駆動電流を供給するとき、前記接続点の電位の変化が前記電位検出手段により検出されるまでは所定の駆動電流を供給するとともに、前記接続点の電位の変化が検出された後は前記駆動電流を減じることを特徴とする電流制御型素子用駆動装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000022032A JP3671796B2 (ja) | 2000-01-31 | 2000-01-31 | 電流制御型素子用駆動装置 |
| EP00128451A EP1113578B1 (en) | 1999-12-28 | 2000-12-22 | Semiconductor protective control unit for controlling output transistors connected to inductive load |
| DE60040052T DE60040052D1 (de) | 1999-12-28 | 2000-12-22 | Halbleiter-Schutzsteuereinheit zum Steuern von mit einer induktiven Last verbundenen Ausgangstransistoren |
| US09/745,734 US6683777B2 (en) | 1999-12-28 | 2000-12-26 | Semiconductor protective control unit for controlling output transistors connected to inductive load |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000022032A JP3671796B2 (ja) | 2000-01-31 | 2000-01-31 | 電流制御型素子用駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001217700A JP2001217700A (ja) | 2001-08-10 |
| JP3671796B2 true JP3671796B2 (ja) | 2005-07-13 |
Family
ID=18548377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000022032A Expired - Fee Related JP3671796B2 (ja) | 1999-12-28 | 2000-01-31 | 電流制御型素子用駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3671796B2 (ja) |
-
2000
- 2000-01-31 JP JP2000022032A patent/JP3671796B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001217700A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| US6603341B2 (en) | Load drive circuit having low voltage detector | |
| JP3886876B2 (ja) | 電力用半導体素子の駆動回路 | |
| US6285235B1 (en) | Gate control circuit for voltage drive switching element | |
| EP0817381A2 (en) | Semiconductor device drive circuit | |
| US4954917A (en) | Power transistor drive circuit with improved short circuit protection | |
| JPH08213619A (ja) | 過大な入力電圧に対する負荷の保護回路を含む装置及び過大な入力電圧に対する負荷の保護方法 | |
| JPH08293774A (ja) | ゲート駆動回路 | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| JP3052792B2 (ja) | インバータ装置 | |
| US11831307B2 (en) | Power switch drive circuit and device | |
| US5903181A (en) | Voltage-controlled transistor drive circuit | |
| JPH07298602A (ja) | パワー素子駆動回路 | |
| JP2007028278A (ja) | 駆動回路 | |
| US11496125B2 (en) | Switch circuit capable of overcurrent protection with small and simple circuit, and with simple operation, without affecting normal operation | |
| USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
| US5103148A (en) | Low voltage circuit to control high voltage transistor | |
| US6680630B1 (en) | Driver circuit for power device | |
| JP3704856B2 (ja) | 負荷駆動回路 | |
| JP3671796B2 (ja) | 電流制御型素子用駆動装置 | |
| JP3959924B2 (ja) | 負荷駆動回路 | |
| JP2005237028A (ja) | 負荷駆動装置 | |
| JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JPH0833314A (ja) | 負荷駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |