JP3671796B2 - 電流制御型素子用駆動装置 - Google Patents
電流制御型素子用駆動装置 Download PDFInfo
- Publication number
- JP3671796B2 JP3671796B2 JP2000022032A JP2000022032A JP3671796B2 JP 3671796 B2 JP3671796 B2 JP 3671796B2 JP 2000022032 A JP2000022032 A JP 2000022032A JP 2000022032 A JP2000022032 A JP 2000022032A JP 3671796 B2 JP3671796 B2 JP 3671796B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- driving transistor
- current control
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、誘導性負荷に駆動電流を供給するための電流制御形素子の駆動装置に関する。
【0002】
【従来の技術】
誘導性負荷を駆動する電流制御型素子用の駆動装置は、たとえば、誘導モータを制御するチョッパ回路およびHブリッジ回路などに用いられる。これらの回路では、誘導性負荷で発生される逆起電力から電流制御型素子を保護するために保護回路が設けられる。図9は、保護回路が設けられたHブリッジ回路の一部を表した図であり、たとえば、特開平8−84060号公報に記載されている。図9において、上アームを形成するトランジスタT101、および下アームを形成するトランジスタT102は、モータなどから成る誘導性負荷L1に駆動電流を供給する電流制御形スイッチングトランジスタ(以下、単に駆動用トランジスタと略する)であり、それぞれベース端子に接続された駆動回路103,133で駆動される。駆動用トランジスタT101のコレクタ端子に電源電圧Vccが接続され、駆動用トランジスタT102のエミッタ端子は接地されている。駆動用トランジスタT101のエミッタ端子と駆動用トランジスタT102のコレクタ端子との間に誘導性負荷L1が接続されている。
【0003】
駆動用トランジスタT101,T102のエミッタ端子−ベース端子間には、それぞれダイオード102,122が接続されている。誘導性負荷L1から発生された逆起電力による電流をこれらダイオード102,122に流すことにより、駆動用トランジスタT101,T102の破壊が防止される。たとえば、駆動用トランジスタT102が駆動回路133によりオンされると、電流が図中Aで示す方向に流れる。その後、駆動用トランジスタT102が駆動回路133によりターンオフされると、誘導性負荷L1から逆起電力が発生され、この逆起電力により図中P点の電位が上昇する。P点の電位が駆動用トランジスタT101のベース端子の電位より高くなると、ダイオード102が順バイアスされて図中Cで示す方向に電流が流れる。そして、駆動用トランジスタT101が逆方向にターンオンして、上記逆起電力による環流電流が図中Bで示す方向に流れる。
【0004】
【発明が解決しようとする課題】
駆動用トランジスタT101を逆方向にターンオンさせる図中C方向の電流は、ダイオード102を介した低インピーダンスの状態で駆動用トランジスタT101のベース端子に流れ込む。したがって、駆動用トランジスタT101の内部は電荷が過剰な状態となっている。駆動用トランジスタT101が逆方向にオンしている間に、再び駆動用トランジスタT102がターンオンするように駆動されると、駆動用トランジスタT101が逆回復動作に入り、P点には再びA方向に電流が流れる。このとき、駆動用トランジスタT101内に蓄積されている電荷がそのまま滞留されるので、駆動用トランジスタT101は逆回復動作に時間がかかり、オフ状態でありながらコレクタ→エミッタ方向、すなわち順方向に電流が流れる状態にされる。この結果、駆動用トランジスタT102がターンオンされると、駆動用トランジスタT101および駆動用トランジスタT102を貫通する大きな貫通電流が流れてしまうという問題がある。
【0005】
本発明の目的は、上下アームを形成する電流制御形トランジスタの一方が逆方向にオンしている状態で他方の駆動用トランジスタをターンオンさせる場合に、他方の駆動用トランジスタのターンオン速度を遅くするようにした電流制御形素子用駆動装置を提供することにある。
【0006】
【課題を解決するための手段】
一実施の形態を示す図1、図4〜図8に対応づけて本発明を説明する。
(1)請求項1に記載の発明による電流制御型素子用駆動装置は、誘導性負荷L1に対して上アーム側に位置して第1の方向(Z方向)に駆動電流を供給する第1の電流制御型トランジスタT1と、第1の電流制御型トランジスタT1と直列に接続され、誘導性負荷L1に対して下アーム側に位置して第1の方向(Z方向)と異なる第2の方向(A方向)に駆動電流を供給する第2の電流制御型トランジスタT2と、第1の電流制御型トランジスタT1の制御端子(ベース端子)に駆動電流を供給する第1の駆動手段102(51,52)と、第2の電流制御型トランジスタT2の制御端子(ベース端子)に駆動電流を供給する第2の駆動手段107(61,62,67)と、第1の電流制御型トランジスタT1および第2の電流制御型トランジスタT2の少なくとも一方に対して、電流制御型トランジスタT1が誘導性負荷L1を駆動する向き(Z方向)と逆方向(B方向)にオンするように誘導性負荷L1から生じる逆起電力による電流を、電流制御型トランジスタT1の基準用端子(エミッタ端子)から制御端子(ベース端子)に供給する保護手段11(52a)と、保護手段11(52a)により一方の電流制御型トランジスタT1が逆方向(B方向)にオンされている状態で他方の電流制御型トランジスタT2をターンオンさせるとき、他方の電流制御型トランジスタT2の制御端子(ベース端子)に供給する駆動電流を、供給開始後に供給開始時に比べて少なくするように変化させる電流変化手段111(63)とを備えることにより、上述した目的を達成する。
(2)請求項2に記載の発明は、請求項1に記載の電流制御型素子用駆動装置において、電流変化手段111(63)は、一方の電流制御型トランジスタT1が逆方向(B方向)にオンされている状態で他方の電流制御型トランジスタT2の制御端子(ベース端子)に駆動電流を供給するとき、あらかじめ定められた電流制御型トランジスタT2のターンオン遅れ時間tD2を用いて、駆動電流の供給を開始してターンオン遅れ時間tD2を経過するまでは所定の駆動電流を供給するとともに、ターンオン遅れ時間tD2経過後は駆動電流を減じることを特徴とする。
(3)請求項3に記載の発明は、請求項1に記載の電流制御型素子用駆動装置において、電流変化手段63,210〜212(63,310,212)は、第1の電流制御型トランジスタT1または第2の電流制御型トランジスタT2のいずれかに流れる電流を検出する電流検出手段210(310)を備え、一方の電流制御型トランジスタT1が逆方向(B方向)にオンされている状態で他方の電流制御型トランジスタT2の制御端子(ベース端子)に駆動電流を供給するとき、逆方向(B方向)にオンされている電流制御型トランジスタT1が誘導性負荷L1を駆動する向き(E方向)の電流が電流検出手段210(310)により検出されるまでは所定の駆動電流を供給するとともに、誘導性負荷L1を駆動する向き(E方向)の電流が検出された後は駆動電流を減じることを特徴とする。
(4)請求項4に記載の発明は、請求項1に記載の電流制御型素子用駆動装置において、電流変化手段63,410,212(63,510,211,212)は、第1の電流制御型トランジスタT1および第2の電流制御型トランジスタT2の接続点Pの電位Vpを検出する電位検出手段410(510)を備え、一方の電流制御型トランジスタT1が逆方向(B方向)にオンされている状態で他方の電流制御型トランジスタT2の制御端子(ベース端子)に駆動電流を供給するとき、接続点Pの電位Vpの変化が電位検出手段410(510)により検出されるまでは所定の駆動電流を供給するとともに、接続点Pの電位Vpの変化が検出された後は駆動電流を減じることを特徴とする。
【0007】
なお、上記課題を解決するための手段の項では、本発明をわかりやすく説明するために実施の形態の図と対応づけたが、これにより本発明が実施の形態に限定されるものではない。
【0008】
【発明の効果】
以上詳細に説明したように本発明によれば、次のような効果を奏する。
(1)請求項1〜4に記載の発明では、誘導性負荷に対して上下アームを構成し、一方の電流制御型トランジスタを逆方向にオンさせることにより誘導性負荷で生じる逆起電力から電流制御型トランジスタを保護する電流制御型素子用駆動装置において、電流制御型トランジスタの一方が逆方向にオンされている状態で他方の電流制御型トランジスタをターンオンさせるとき、他方の電流制御型トランジスタの駆動端子に供給する駆動電流を、供給開始後に供給開始時に比べて少なく変化させるようにした。したがって、他方の電流制御型トランジスタのターンオンが開始されることにより逆方向にオンされている電流制御型トランジスタが順方向の電流を流しやすい状態にされるとき、他方の電流制御型トランジスタのターンオン速度を遅くすることができる。この結果、電流制御型トランジスタを貫通するような大きな電流が流れにくくなり、このような貫通電流による損失を抑えることができる上に、貫通電流により電流制御型トランジスタが損傷を受けることが防止される。
(2)とくに、請求項2〜4に記載の発明では、他方の電流制御型トランジスタの制御端子に駆動電流を供給するとき、所定の駆動電流を供給してから駆動電流を減じるようにしたので、他方の電流制御型トランジスタが素早くターンオンを始め、その後のターンオン速度が遅くなる。この結果、ターンオンさせる駆動電流の供給を開始してからターンオンされるまでの時間が長くなるのを抑えつつ、貫通電流が流れることを防止できる。
(3)請求項3に記載の発明では、逆方向にオンされている電流制御型トランジスタが誘導性負荷を駆動する向きの電流が検出された後から、他方の電流制御型トランジスタの制御端子に供給される駆動電流を減じるようにしたので、装置の動作に応じて他方の電流制御型トランジスタのターンオン速度を遅くすることができる。この結果、たとえば、装置の周囲温度などの動作環境が変化して貫通電流が流れるタイミングが変動する場合でも、実際に貫通電流が流れ出すタイミングに応じてターンオン速度が遅くされるから、貫通電流を抑えることが可能になる。
(4)請求項4に記載の発明では、第1および第2の電流制御型トランジスタの接続点の電位の変化が検出された後から、逆方向にオンされていない方の電流制御型トランジスタの制御端子に供給される駆動電流を減じるようにしたので、上記(3)と同様の効果を得ることができる。
【0009】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
−第一の実施の形態−
図1は、たとえば、誘導モータを制御するHブリッジ回路の一部であり、本発明の第一の実施の形態による電流制御形半導体装置の回路図である。図1において、電流制御形スイッチングトランジスタ(以下、単に駆動用トランジスタと略する)T1,T2は、モータなどの誘導性負荷L1に駆動電流を供給するスイッチングデバイスであり、それぞれベース端子に接続された駆動回路104,109で駆動される。駆動用トランジスタT1のコレクタ端子に電源電圧V1が接続され、駆動用トランジスタT2のエミッタ端子は接地されている。駆動用トランジスタT1のエミッタ端子と駆動用トランジスタT2のコレクタ端子との間に誘導性負荷L1が接続されている。
【0010】
駆動用トランジスタT1のエミッタ端子−ベース端子間には、環流用のダイオード11が接続されている。ダイオード11は、駆動用トランジスタT1のエミッタ端子側にアノード端子、駆動用トランジスタT1のベース端子側にカソード端子が接続される。
【0011】
駆動回路104は、スイッチングトランジスタ21および抵抗器22を有するスイッチング回路102と、トランジスタ24,コンデンサ23,抵抗器25およびダイオード26を有するインピーダンス調整回路103とで構成される。スイッチング回路102は、入力端子20から入力される電圧信号のレベルに応じて、駆動用トランジスタT1のベース端子へ駆動電流を出力する。インピーダンス調整回路103は、スイッチング回路102の入力端子20から入力される電圧信号のレベルに基づいて、駆動用トランジスタT1のベース端子と接地間のインピーダンスを変える。
【0012】
駆動回路104の動作について説明する。スイッチング回路102の入力端子20にハイレベルの電圧信号が入力されると、スイッチングトランジスタ21がオンすることにより、抵抗器22を介してインピーダンス調整回路103のダイオード26に向けて駆動電流が流れる。この駆動電流はダイオード26を介して駆動用トランジスタT1のベース端子に供給されて、駆動用トランジスタT1を駆動する。このとき、インピーダンス調整回路103のコンデンサ23が充電されることにより、スイッチング回路102のスイッチングトランジスタ21がオンしてから所定時間が経過するとインピーダンス調整回路103のトランジスタ24がターンオンする。トランジスタ24がターンオンすると、ダイオード26のカソード端子と接地間、すなわち、駆動用トランジスタT1のベース端子と接地間のインピーダンスが低下する。
【0013】
次に、スイッチング回路102の入力端子20にローレベルの電圧信号が入力されると、スイッチングトランジスタ21がオフすることにより、駆動用トランジスタT1のベース端子への駆動電流が流れなくなる。このとき、インピーダンス調整回路103のコンデンサ23に蓄積されている電荷がトランジスタ24および抵抗器25を介して放電されるので、スイッチング回路102のスイッチングトランジスタ21がオフしてからしばらくの間はトランジスタ24のオン状態が保持される。すなわち、駆動用トランジスタT1がターンオフしてからしばらくの間は、駆動用トランジスタT1のベース端子−接地間インピーダンスは低い状態が保持される。そこで、この期間を利用して駆動用トランジスタT1のコレクタ領域に蓄積されている電荷をベース領域に素早く引き出すことが可能になる。この結果、駆動用トランジスタT1のターンオフ時間が短縮される。
【0014】
コンデンサ23の放電が終了すると、トランジスタ24のベース端子に電流が流れなくなり、トランジスタ24がターンオフする。これにより、駆動用トランジスタT1のベース端子−接地間インピーダンスが高くなる。
【0015】
駆動用トランジスタT2の駆動回路109は、駆動回路104と同様に、スイッチングトランジスタ31および抵抗器32を有するスイッチング回路107と、トランジスタ34,コンデンサ33,抵抗器35およびダイオード36を有するインピーダンス調整回路108とを備えている。スイッチング回路107は、入力端子30から入力される電圧信号のレベルに応じて、駆動用トランジスタT2のベース端子へ駆動電流を出力する。インピーダンス調整回路108は、スイッチング回路107の入力端子30から入力される電圧信号のレベルに基づいて、駆動用トランジスタT2のベース端子と接地間のインピーダンスを変える。
【0016】
駆動回路109はさらに、スイッチング回路107と並列に接続された第2スイッチング回路111を備えている。第2スイッチング回路111は、スイッチングトランジスタ41を有し、入力端子40から入力される電圧信号のレベルに応じて、駆動用トランジスタT2のベース端子へ駆動電流を出力する。すなわち、駆動用トランジスタT2のベース端子は、スイッチング回路107および第2スイッチング回路111により駆動電流が供給される。入力端子40に入力される電圧信号は、上述した入力端子30に入力される電圧信号と同時にハイレベルに変化し、その後、後述するように入力端子40に入力される電圧信号がローレベルに変化する。
【0017】
以上の電流制御形半導体装置の動作について詳細に説明する。図2は、図1の上側アーム部分、すなわち、駆動回路104のスイッチング回路102から出力される信号Sig102、および下側アーム部分、すなわち、駆動回路109のスイッチング回路107から出力される信号Sig107のタイムチャートである。スイッチング回路102の出力信号Sig102がハイレベルになると(図2のt1)、駆動用トランジスタT1のベース端子に駆動電流が流れ、駆動用トランジスタT1が順方向にオンして図1のZに示す方向に電流が流れる。このとき、上述した駆動回路104のインピーダンス調整回路103の作用により、駆動用トランジスタT1のベース端子−接地間インピーダンスが低下する。
【0018】
スイッチング回路102の出力信号Sig102がローレベルになると(図2のt2)、駆動用トランジスタT1のベース端子に駆動電流が流れなくなり、駆動用トランジスタT1はターンオフする。スイッチング回路102の出力信号Sig102がローレベルに変化してしばらくの間、つまり、駆動用トランジスタT1がターンオフしてしばらくの間は、上述したインピーダンス調整回路103の作用により、駆動用トランジスタT1のベース端子−接地間インピーダンスの低い状態が保持される。この期間に、駆動用トランジスタT1のコレクタ領域に蓄積されている電荷が、駆動用トランジスタT1のベース端子を経て図1のDに示す方向へ引き出される。インピーダンス調整回路103のコンデンサ23の放電が終了すると、駆動用トランジスタT1のベース端子−接地間インピーダンスが高くなる。
【0019】
一方、図1において、下側アーム部分の動作も合わせて考えると、駆動用トランジスタT1のコレクタ領域に蓄積されている電荷を引き出して駆動用トランジスタT1をオフしようとしている状態の間に、駆動回路109により駆動用トランジスタT2がオフ状態からターンオンされると(図2のt11)、図1のAに示す方向に電流が流れる。その後、駆動回路109により駆動用トランジスタT2がターンオフされると(図2のt3)、誘導性負荷L1から逆起電力が発生され、この逆起電力によって図1のP点の電位が上昇する。P点の電位が、{(駆動用トランジスタT1のベース端子の電位)+(ダイオード11の順方向のドロップ電圧)}より高くなると、ダイオード11が順バイアスされて図1のCで示す方向に電流が流れる。
【0020】
このとき、駆動用トランジスタT1が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて逆方向に、すなわち、図1のBに示す方向に電流が流れる。定常状態になると、主としてBに示す方向に電流が流れ、エミッタ端子からベース端子、すなわちCで示す方向に流れる電流はわずかである。
【0021】
上記BおよびCで示される方向に流れる電流、すなわち、環流電流が流れている状態で、駆動回路109により駆動用トランジスタT2を再びターンオンさせる信号が出力されると(図2のt4)、駆動用トランジスタT2がターンオンする。タイミングt4についてさらに詳細に説明する。図3は上述したt4の時点における駆動用トランジスタT2のターンオンを説明するタイムチャートであり、駆動回路109のスイッチング回路107から出力される信号Sig107、第2スイッチング回路111から出力される信号Sig111、P点の電位Vpおよび駆動用トランジスタT2を流れる電流IT2を表す。
【0022】
図3のt4の時点において、スイッチング回路107の出力信号Sig107および第2スイッチング回路111の出力信号Sig111が同時にハイレベルになると、駆動用トランジスタT2のベース端子に所定の大きな電流が供給される。駆動用トランジスタT2は、大きな駆動電流が供給されたことにより素早くターンオンしようとする。t4の時点から所定の遅れ時間tD2が経過したt45において、第2スイッチング回路111の出力信号Sig111がローレベルに変化され、駆動用トランジスタT2のベース端子に供給される電流が減少する。t4の時点からt45までの間は、駆動用トランジスタT2がオフ状態にあるので、P点の電位Vpは高い状態が維持される。なお、所定の遅れ時間tD2は、駆動用トランジスタT2のベース端子に所定の大きな電流を供給してからオンするまでの時間をあらかじめ実測して得られる時間である。
【0023】
t45以降は、ベース端子に大きな電流が供給される場合に比べて、駆動用トランジスタT2のターンオンがゆるやかに行われ、駆動用トランジスタT2に電流IT2が流れ始めるとともにP点の電位Vpが低下を始める。この結果、駆動用トランジスタT1のベース端子に供給される電流が減少して駆動用トランジスタT1が逆回復動作に移行し、駆動用トランジスタT1に流れていた図1のB方向の電流がA方向に転流する。このとき、ダイオード11を経て駆動用トランジスタT1のベース端子から注入されていた電荷が駆動用トランジスタT1内に滞留されることから、コレクタ端子−エミッタ端子間が低インピーダンス状態におかれる。
【0024】
上述したようにt45以降は、第2スイッチング回路111がオフされることにより駆動用トランジスタT2のベース端子に供給される電流が絞られているので、駆動用トランジスタT2のターンオン速度が遅くなる。そして、駆動用トランジスタT1に流れていたB方向の電流が徐々に減少してA方向に転流するようになることから、上述した駆動用トランジスタT1に多量の電荷が滞留されることがない。この結果、駆動用トランジスタT1のコレクタ端子−エミッタ端子間が滞留電荷により低インピーダンス状態におかれる時間はわずかな時間となる。
【0025】
一方、駆動用トランジスタT1のコレクタ端子−エミッタ端子間が低インピーダンス状態におかれているt45の直後において、駆動用トランジスタT2はターンオンの途中であるので、駆動用トランジスタT2のコレクタ端子−エミッタ端子間のインピーダンスは高い状態にされている。したがって、駆動用トランジスタT1のコレクタ端子からエミッタ端子に向けて図1のE方向に電流が流れる場合でも、高インピーダンス状態の駆動用トランジスタT2で制限されるから、図3の破線で示されるような大きな貫通電流が流れることが防止される。この結果、貫通電流による無駄な損失を抑えるとともに、貫通電流による駆動用トランジスタT2の破損を防止することが可能になる。
【0026】
t45以降は、駆動用トランジスタT2が徐々にターンオンを始め、駆動用トランジスタT2を流れる電流IT2が増加するとともにP点の電位Vpが低下する。この時点において、駆動用トランジスタT1に滞留された電荷は再結合により消滅しているので、駆動用トランジスタT1はオフ状態にされている。したがって、駆動用トランジスタT2がターンオンされて駆動用トランジスタT2のコレクタ端子−エミッタ端子間のインピーダンスが低い状態になっても、駆動用トランジスタT1が既にオフしているので上述した貫通電流は流れない。
【0027】
その後、図1のスイッチング回路107がオフされて駆動用トランジスタT2が再びターンオフされると(図2のt5)、上述したt3の場合と同様に、駆動用トランジスタT1が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて、環流電流が流れる。さらにその後、スイッチング回路102の出力信号Sig102がハイレベルになると(図2のt6)、駆動用トランジスタT1のベース端子に駆動電流が流れる。この結果、駆動用トランジスタT1が順方向にオンすることにより、上述したt1と同様の動作が繰り返される。
【0028】
上記の説明では、上側アームの駆動用トランジスタT1が逆方向にオンされているとき、下側アームの駆動用トランジスタT2がオフ/オンされることに起因して生じる貫通電流を抑えるために、駆動用トランジスタT2のターンオンを遅らせる場合について説明を行った。上述した説明と反対に、下側アームの駆動用トランジスタT2が逆方向にオンされているとき、上側アームの駆動用トランジスタT1がオフ/オンされることに起因して生じる貫通電流を抑える場合にも本発明を適用できる。この場合には、駆動用トランジスタT2のベース端子−エミッタ端子間にダイオードを接続して駆動用トランジスタT2が逆方向にオンするようにするとともに、駆動用トランジスタT1のベース端子に駆動電流を供給するスイッチング回路102と並列に第2のスイッチング回路を設け、駆動用トランジスタT1をターンオンさせるとき、始めは素早く、その後はゆるやかにオンするようにすればよい。
【0029】
以上説明した第一の実施の形態によれば、以下の作用効果が得られる。
(1)駆動用トランジスタT2のベース端子に駆動電流を供給するスイッチング回路107と並列に第2のスイッチング回路111を設け、駆動用トランジスタT1が逆方向にオンされている状態で駆動用トランジスタT2をターンオンさせる場合に、駆動用トランジスタT2のベース端子に供給される電流を始め(図3のt4)は大きく、駆動用トランジスタT2のターンオフ遅れ時間tD2が経過すると(図3のt45)、第2のスイッチング回路111をオフして減じるようにした。したがって、駆動用トランジスタT2が素早くターンオンを始め、その後ターンオン速度が遅くなるので、駆動用トランジスタT1の逆回復時の駆動用トランジスタT2のインピーダンスを大きくできるから、駆動用トランジスタT1が順方向(E方向)に電流を流しやすい状態にされても、駆動用トランジスタT1のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる。この結果、貫通電流による無駄な損失をなくして駆動用トランジスタT2を保護する効果も得られる。
【0030】
(2)インピーダンス調整回路103により、スイッチング回路102のスイッチングトランジスタ21がオフしてからしばらくの間は、トランジスタ24のオン状態が保持されるようにしたので、駆動用トランジスタT1のベース端子−接地間インピーダンスが低い状態に保持される。この結果、駆動用トランジスタT1のコレクタ領域に蓄積されている電荷をベース領域に逃がせるので、駆動用トランジスタT1のターンオフ時間が短縮される。
【0031】
−第二の実施の形態−
第一の実施の形態の駆動用トランジスタの駆動回路がバイポーラトランジスタで構成されていたのに対して、第二の実施の形態ではMOSトランジスタで構成される。図4は、第二の実施の形態による電流制御形半導体装置の回路図である。図4において、電流制御型半導体装置は、上側アームの駆動用トランジスタT1、および下側アームの駆動用トランジスタT2、駆動用トランジスタT1を駆動する駆動回路204、駆動用トランジスタT2を駆動する駆動回路209とを有し、誘導性負荷L1を駆動する。駆動用トランジスタT1のコレクタ端子に電源電圧V1が接続され、駆動用トランジスタT1のエミッタ端子に誘導性負荷L1および駆動用トランジスタT2のコレクタ端子が接続されている。
【0032】
駆動回路204は、第一の実施の形態における駆動回路104に代わる回路であり、駆動用トランジスタT1を駆動してオン/オフさせる。駆動回路204は、接地電位に対してフローティングされ、駆動用トランジスタT1のエミッタ端子の電位を基準にする正の電圧源V5と、スイッチング用のP型MOSトランジスタ51と、N型MOSトランジスタ52とを含む。P型MOSトランジスタ51およびN型MOSトランジスタ52には、デバイスの構造上トランジスタと並列に寄生ダイオード51aおよび52aがそれぞれ存在する。駆動回路204の電圧が高い側の出力端子53が駆動用トランジスタT1のベース端子に接続され、駆動回路204の電圧が低い側の出力端子54が駆動用トランジスタT1のエミッタ端子に接続される。
【0033】
駆動回路204において、入力端子50がローレベルになると、P型MOSトランジスタ51がオン、N型MOSトランジスタ52がオフされて駆動用トランジスタT1がオンされる。一方、入力端子50がハイレベルになると、P型MOSトランジスタ51がオフ、N型MOSトランジスタ52がオンされて駆動用トランジスタT1がオフされる。
【0034】
駆動回路209は、第一の実施の形態における駆動回路109に代わる回路であり、駆動用トランジスタT2を駆動してオン/オフさせる。駆動回路209は、接地電位を基準にする正の電圧源V3およびV4と、スイッチング用のP型MOSトランジスタ61および63と、N型MOSトランジスタ62と、抵抗器67とを含む。P型MOSトランジスタ61,63およびN型MOSトランジスタ62には、デバイスの構造上トランジスタと並列に寄生ダイオード61a〜63aがそれぞれ存在する。駆動回路204の出力端子64が駆動用トランジスタT2のベース端子に接続される。
【0035】
駆動回路209において、入力端子60がローレベルになると、P型MOSトランジスタ61がオン、N型MOSトランジスタ62がオフされて駆動用トランジスタT2がオンされる。さらに、入力端子70がローレベルになると、P型MOSトランジスタ63がオンされて、P型MOSトランジスタ61による駆動電流に加えてP型MOSトランジスタ63による駆動電流が駆動用トランジスタT2のベース端子に入力される。一方、入力端子60および70がハイレベルになると、P型MOSトランジスタ61および63がオフ、N型MOSトランジスタ62がオンされて駆動用トランジスタT2がオフされる。
【0036】
以上の電流制御形半導体装置の動作について、上述した図2および図3のタイムチャートを参照して説明する。第二の実施の形態では、図2におけるスイッチング回路102の出力信号Sig102を駆動回路204の出力端子53から出力される出力信号Sig204に置き換え、スイッチング回路107の出力信号Sig107を駆動回路209の出力信号sig209に置き換えればよい。駆動回路204の出力信号Sig204がハイレベルになると(図2のt1)、駆動用トランジスタT1のベース端子に駆動電流が流れ、駆動用トランジスタT1が順方向にオンして図4のZに示す方向に電流が流れる。
【0037】
駆動回路204の出力信号Sig204がローレベルになると(図2のt2)、駆動用トランジスタT1のベース端子に駆動電流が流れなくなり、駆動用トランジスタT1はターンオフする。一方、図4において、下側アーム部分の動作も合わせて考えると、駆動用トランジスタT1をオフしようとしている状態の間に、駆動回路209により駆動用トランジスタT2がオフ状態からターンオンされると(図2のt11)、図4のAに示す方向に電流が流れる。その後、駆動回路209により駆動用トランジスタT2がターンオフされると(図2のt3)、誘導性負荷L1から逆起電力が発生され、この逆起電力によって図4のP点の電位が上昇する。P点の電位が、{(駆動用トランジスタT1のベース端子の電位)+(ダイオード52aの順方向のドロップ電圧)}より高くなると、ダイオード52aが順バイアスされて図4のCで示す方向に電流が流れる。
【0038】
このとき、駆動用トランジスタT1が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて逆方向に、すなわち、図4のBに示す方向に電流が流れる。定常状態になると、主としてBに示す方向に電流が流れ、エミッタ端子からベース端子、すなわちCで示す方向に流れる電流はわずかである。
【0039】
上記BおよびCで示される方向に流れる電流、すなわち、環流電流が流れている状態で、駆動回路209により駆動用トランジスタT2を再びターンオンさせる信号が出力されると(図2のt4)、駆動用トランジスタT2がターンオンする。タイミングt4についてさらに詳細に説明する。ここでは、図3のタイムチャートにおけるスイッチング回路107の出力信号Sig107を駆動回路209内のポイント65における信号Sig65に置き換え、第2スイッチング回路111の出力信号Sig111を駆動回路209内のポイント66における信号Sig66に置き換えればよい。
【0040】
図3のt4の時点において、図4の入力端子60および70がともにローレベルになると、ポイント65の出力信号Sig65およびポイント66の出力信号Sig66が同時にハイレベルになり、駆動用トランジスタT2のベース端子に所定の大きな電流が供給される。駆動用トランジスタT2は、大きな駆動電流が供給されたことにより素早くターンオンしようとする。t4の時点から所定の遅れ時間tD2が経過したt45において、図4の入力端子70がハイレベルにされると、ポイント66の出力信号Sig66がローレベルに変化して駆動用トランジスタT2のベース端子に供給される電流が減少する。t4の時点からt45までの間は、駆動用トランジスタT2がオフ状態にあるので、P点の電位Vpは高い状態が維持される。なお、所定の遅れ時間tD2は、駆動用トランジスタT2のベース端子に所定の大きな電流を供給してからオンするまでの時間をあらかじめ実測して得られる時間である。
【0041】
t45以降は、ベース端子に大きな電流が供給される場合に比べて、駆動用トランジスタT2のターンオンがゆるやかに行われ、駆動用トランジスタT2に電流IT2が流れ始めるとともにP点の電位Vpが低下を始める。この結果、駆動用トランジスタT1のベース端子に供給される電流が減少して駆動用トランジスタT1が逆回復動作に移行し、駆動用トランジスタT1に流れていた図4のB方向の電流がA方向に転流する。このとき、寄生ダイオード52aを経て駆動用トランジスタT1のベース端子から注入されていた電荷が駆動用トランジスタT1内に滞留されることから、駆動用トランジスタT1のコレクタ端子−エミッタ端子間が低インピーダンス状態におかれる。
【0042】
ところが、駆動用トランジスタT2がターンオンを始めるt45以降は、P型MOSトランジスタ63がオフされることにより駆動用トランジスタT2のベース端子に供給される電流が絞られているので、駆動用トランジスタT2のターンオン速度が遅くなる。そして、駆動用トランジスタT1に流れていたB方向の電流は徐々に減少してA方向に転流するようになることから、上述した駆動用トランジスタT1に多量の電荷が滞留されることがない。この結果、駆動用トランジスタT1のコレクタ端子−エミッタ端子間が滞留電荷により低インピーダンス状態におかれる時間はわずかな時間となる。
【0043】
一方、駆動用トランジスタT1のコレクタ端子−エミッタ端子間が低インピーダンス状態におかれているt45の直後において、駆動用トランジスタT2はターンオンの途中であるので、駆動用トランジスタT2のコレクタ端子−エミッタ端子間のインピーダンスは高い状態にされている。したがって、駆動用トランジスタT1のコレクタ端子からエミッタ端子に向けて図4のE方向に電流が流れる場合でも、高インピーダンス状態の駆動用トランジスタT2で制限されるから、図3の破線で示されるような大きな貫通電流が流れることが防止される。この結果、貫通電流による無駄な損失を抑えるとともに、貫通電流による駆動用トランジスタT2の破損を防止することが可能になる。
【0044】
t45以降は、駆動用トランジスタT2が徐々にターンオンを始め、駆動用トランジスタT2を流れる電流IT2が増加するとともにP点の電位Vpが低下する。この時点において、駆動用トランジスタT1に滞留された電荷は再結合により消滅しているので、駆動用トランジスタT1はオフ状態にされている。したがって、駆動用トランジスタT2がターンオンされて駆動用トランジスタT2のコレクタ端子−エミッタ端子間のインピーダンスが低い状態になっても、駆動用トランジスタT1が既にオフしているので上述した貫通電流は流れない。
【0045】
その後、図4のP型MOSトランジスタ61がオフ、N型MOSトランジスタ62がオンされて駆動用トランジスタT2が再びターンオフされると(図2のt5)、上述したt3の場合と同様に、駆動用トランジスタT1が逆方向にターンオンされて、エミッタ端子からコレクタ端子に向けて、環流電流が流れる。さらにその後、駆動回路204の出力信号Sig204がハイレベルになると(図2のt6)、駆動用トランジスタT1のベース端子に駆動電流が流れる。この結果、駆動用トランジスタT1が順方向にオンすることにより、上述したt1と同様の動作が繰り返される。
【0046】
以上説明した第二の実施の形態によれば、以下の作用効果が得られる。
(1)MOSトランジスタを用いた駆動回路204および209により駆動用トランジスタT1およびT2を駆動する場合でも、第一の実施の形態と同様に駆動用トランジスタT2のターンオン速度を遅くするようにした。すなわち、駆動用トランジスタT2のベース端子に駆動電流を供給するP型MOSトランジスタ61およびN型MOSトランジスタ62と並列にP型MOSトランジスタ63を設け、駆動用トランジスタT1が逆方向にオンされている状態で駆動用トランジスタT2をターンオンさせる場合に、駆動用トランジスタT2のベース端子に供給される電流を始め(図3のt4)は大きく、駆動用トランジスタT2のターンオフ遅れ時間tD2が経過すると(図3のt45)、P型MOSトランジスタ63をオフして減じるようにした。したがって、駆動用トランジスタT2が素早くターンオンを始め、その後ターンオン速度が遅くなるので、駆動用トランジスタT1の逆回復時の駆動用トランジスタT2のインピーダンスを大きくできるから、駆動用トランジスタT1が順方向(E方向)に電流を流しやすい状態にされても、駆動用トランジスタT1のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる。この結果、貫通電流による無駄な損失をなくして駆動用トランジスタT2を保護する効果も得られる。
【0047】
(2)N型MOSトランジスタ52の寄生ダイオード52aを介して、駆動用トランジスタT1を逆方向にオンさせる電流を駆動用トランジスタT1のベース端子に流すようにしたので、駆動用トランジスタT1のベース端子−エミッタ端子間に接続するダイオードを省略することができる。
【0048】
−第三の実施の形態−
上述した第一および第二の実施の形態では、駆動用トランジスタT2のベース端子に所定の大きな電流を供給してからオンするまでの時間tD2をあらかじめ実測しておき、t4の時点からこの遅れ時間tD2が経過したt45においてP型MOSトランジスタ63をオフするようにした。第三の実施の形態では、カレントミラー回路による電流センサの検出出力を用いて、P型MOSトランジスタ63をオフさせる。図5は、第三の実施の形態による電流制御形半導体装置の回路図であり、第二の実施の形態と同一の構成については同一の記号で表す。
【0049】
図5において、カレントミラー回路210は、トランジスタ81および抵抗器82とを有する。トランジスタ81のコレクタ端子およびベース端子は、それぞれ駆動用トランジスタT1のコレクタ端子、ベース端子に接続されている。トランジスタ81のエミッタ端子は抵抗器82の一端に接続され、抵抗器82の他端が駆動用トランジスタT1のエミッタ端子に接続されている。トランジスタ81のエミッタ端子はさらに、レベル変換器211に入力端子に接続され、レベル変換器211の出力端子がORゲート212の一方の入力端子212aに接続される。ORゲート212の他方の入力端子212bは、駆動回路209の入力端子60と接続されている。
【0050】
カレントミラー回路210は、駆動用トランジスタT1に対して図5のBに示す方向に電流が流れているときにローレベルの検出信号を出力するとともに、図5のEの方向に電流の向きが変わるとハイレベルの検出信号を出力する。レベル変換器211は、たとえば、フォトカプラを用いて、カレントミラー回路210から出力される検出信号レベルを駆動回路209の入力端子60および70に入力される信号のレベルに整合させる。
【0051】
第三の実施の形態による電流制御形半導体装置の動作の特徴的な部分について、上述した図2のタイムチャートに対応づけて説明する。図2のt4の時点において、図5の入力端子60がローレベルになると、ORゲートの入力端子212bがローレベルになる。この時点において、駆動用トランジスタT1は逆方向にオンされているので、カレントミラー回路210の検出出力はローレベルである。ローレベルの検出信号がレベル変換器211を介してORゲート212の入力端子212aに入力されるので、ORゲート212の出力はローレベルとなり、ローレベルの信号が入力端子70に入力される。
【0052】
この結果、P型MOSトランジスタ61と63の両方がオンして駆動用トランジスタT2のベース端子に所定の大きな電流が供給される。駆動用トランジスタT2は、大きな駆動電流が供給されたことにより素早くターンオンしようとする。駆動用トランジスタT2がターンオンを始めると、駆動用トランジスタT2に電流IT2が流れ始めるとともにP点の電位Vpが低下を始める。この結果、駆動用トランジスタT1のベース端子に供給される電流が減少して駆動用トランジスタT1が逆回復動作に移行し、駆動用トランジスタT1に流れていた図5のB方向の電流がE方向に転流する。このとき、カレントミラー回路210の検出出力がハイレベルとなるので、ORゲート212の出力もハイレベルに変化することにより、駆動回路209のP型MOSトランジスタ63がオフされる。
【0053】
P型MOSトランジスタ63がオフされることにより駆動用トランジスタT2のベース端子に供給される電流が絞られるので、駆動用トランジスタT2のターンオン速度が遅くなる。ターンオンの途中では、駆動用トランジスタT2のコレクタ端子−エミッタ端子間のインピーダンスは高い状態にされている。したがって、駆動用トランジスタT1に流れる電流がB方向からE方向に転流する際に、寄生ダイオード52aを経て駆動用トランジスタT1のベース端子から注入されていた電荷が駆動用トランジスタT1内に滞留されることに起因して、駆動用トランジスタT1のコレクタ端子−エミッタ端子間が低インピーダンス状態にされる場合でも、駆動用トランジスタT1のコレクタ端子からエミッタ端子に向けて図5のE方向に流れる電流は、高インピーダンス状態の駆動用トランジスタT2で制限される。この結果、E方向の大きな貫通電流が流れることが防止される。
【0054】
駆動用トランジスタT2は徐々にターンオンを始め、駆動用トランジスタT2を流れる電流IT2が増加するとともにP点の電位Vpが低下する。この時点において、駆動用トランジスタT1に滞留された電荷は再結合により消滅しているので、駆動用トランジスタT1はオフ状態にされている。したがって、駆動用トランジスタT2がターンオンして駆動用トランジスタT2のコレクタ端子−エミッタ端子間のインピーダンスが低い状態になっても、駆動用トランジスタT1が既にオフしているので上述した貫通電流は流れない。
【0055】
以上説明した第三の実施の形態によれば、以下の作用効果が得られる。カレントミラー回路210により駆動用トランジスタT1に流れる電流の向きを検出する電流センサを構成して、駆動用トランジスタT1に流れる電流が逆方向(B方向)から順方向(E方向)に転じたときにP型MOSトランジスタ63をオフするようにした。したがって、駆動用トランジスタT2のターンオンさせる場合に、始めはターンオン速度を早くし、駆動用トランジスタT1に流れる電流の向きが転流してからは遅くすることができる。この結果、駆動用トランジスタT1のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる上に、無駄な損失をなくして駆動用トランジスタT2を保護する効果が得られる。さらに、カレントミラー回路210で実際に流れる電流を検出してP型MOSトランジスタ63をオフさせるので、たとえば、装置の動作環境が変化することにより駆動用トランジスタT2がターンオンを始めてから貫通電流が流れ始めるまでの時間が変動する場合でも、精度良く制御を行うことが可能になる。
【0056】
−第四の実施の形態−
第四の実施の形態では、第三の実施の形態に比べて、カレントミラー回路が駆動用トランジスタT2側に設けられている点、レベル変換器が省略されている点が異なる。図6は、第四の実施の形態による電流制御形半導体装置の回路図であり、第三の実施の形態と同一の構成については同一の記号で表す。図6において、カレントミラー回路310は、トランジスタ91および抵抗器92とを有する。トランジスタ91のコレクタ端子およびベース端子は、それぞれ駆動用トランジスタT2のコレクタ端子、ベース端子に接続されている。トランジスタ91のエミッタ端子は抵抗器92の一端に接続され、抵抗器92の他端が駆動用トランジスタT2のエミッタ端子と同様に接地されている。トランジスタ91のエミッタ端子はさらに、ORゲート212の一方の入力端子212aに接続される。ORゲート212の他方の入力端子212bは、駆動回路209の入力端子60と接続されている。
【0057】
カレントミラー回路310は、駆動用トランジスタT2に対して順方向に電流が流れているときにハイレベルの検出信号を出力するとともに、順方向に電流が流れていないときはローレベルの検出信号を出力する。
【0058】
第四の実施の形態による電流制御形半導体装置の動作の特徴的な部分について、上述した図2のタイムチャートに対応づけて説明する。図2のt4の時点において、図6の入力端子60がローレベルになると、ORゲートの入力端子212bがローレベルになる。この時点において、駆動用トランジスタT2はオフされているので、カレントミラー回路310の検出出力はローレベルである。ローレベルの検出信号がORゲート212の入力端子212aに入力されるので、ORゲート212の出力はローレベルとなり、ローレベルの信号が入力端子70に入力される。
【0059】
この結果、P型MOSトランジスタ61と63の両方がオンして駆動用トランジスタT2のベース端子に所定の大きな電流が供給される。駆動用トランジスタT2は、大きな駆動電流が供給されたことにより素早くターンオンしようとする。駆動用トランジスタT2がターンオンを開始すると、駆動用トランジスタT2に電流IT2が流れ始める。このとき、カレントミラー回路310の検出出力がハイレベルとなるので、ORゲート212の出力もハイレベルに変化することにより、駆動回路209のP型MOSトランジスタ63がオフされる。したがって、上述した第三の実施の形態と同様の効果が得られる。
【0060】
以上説明した第四の実施の形態によれば、以下の作用効果が得られる。カレントミラー回路310を用いて駆動用トランジスタT2に流れる電流の向きを検出する電流センサを構成して、駆動用トランジスタT2に電流が流れ始めたときにP型MOSトランジスタ63をオフするようにした。したがって、駆動用トランジスタT2をターンオンさせる場合に、始めのターンオン速度を早く、駆動用トランジスタT2に電流が流れ始めてからは遅くすることができる。この結果、駆動用トランジスタT1のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる上に、無駄な損失をなくして駆動用トランジスタT2を保護する効果が得られる。さらに、カレントミラー回路310で実際に流れる電流を検出してP型MOSトランジスタ63をオフさせるので、たとえば、装置の動作環境が変化することにより駆動用トランジスタT2がターンオンを始めてから貫通電流が流れ始めるまでの時間が変動する場合でも、精度良く制御を行うことが可能になる。さらに、第三の実施の形態に比べるとレベル変換器を省略できるのでコストを低減する効果が得られる。
【0061】
−第五の実施の形態−
第五の実施の形態では、上述した第三の実施の形態に比べて、カレントミラー回路の代わりに駆動用トランジスタT1のコレクタ端子に接続されている正の電圧源V1の電位とP点の電位Vpとを比較する比較回路410が設けられている点、レベル変換器が省略されている点が異なる。図7は、第五の実施の形態による電流制御形半導体装置の回路図であり、第三の実施の形態と同一の構成については同一の記号で表す。図7において、比較回路410は、コンパレータ411を有する。コンパレータ411の非反転入力端子411aが電圧源V1に、反転入力端子411bがP点にそれぞれ接続されている。比較回路410の出力は、ORゲート212の一方の入力端子212aに、ORゲート212の他方の入力端子212bは、駆動回路209の入力端子60にそれぞれ接続されている。
【0062】
比較回路410は、P点の電位Vpが電圧源V1の電位に比べて所定値より低くなるとハイレベルの検出信号を出力し、上記以外の場合はローレベルの検出信号を出力するように構成されている。したがって、駆動用トランジスタT2がターンオンを開始してP点の電位Vpが下がり、駆動用トランジスタT1に対して貫通電流が流れ始めるときにハイレベルの検出信号を出力するとともに、P点の電位Vpが高くて貫通電流が流れていないときはローレベルの検出信号を出力する。
【0063】
第五の実施の形態による電流制御形半導体装置の動作の特徴的な部分について、上述した図2のタイムチャートに対応づけて説明する。図2のt4の時点において、図7の入力端子60がローレベルになると、ORゲートの入力端子212bがローレベルになる。この時点において、P点の電位Vpは高い状態にあるので、比較回路410の検出出力はローレベルである。ローレベルの検出信号がORゲート212の入力端子212aに入力されるので、ORゲート212の出力はローレベルとなり、ローレベルの信号が入力端子70に入力される。
【0064】
この結果、P型MOSトランジスタ61と63の両方がオンして駆動用トランジスタT2のベース端子に所定の大きな電流が供給される。駆動用トランジスタT2は、大きな駆動電流が供給されたことにより素早くターンオンしようとする。駆動用トランジスタT2がターンオンを開始すると、駆動用トランジスタT2に電流IT2が流れ始めてP点の電位が降下を始める。P点の電位Vpが電圧源V1の電位から所定値より低下すると比較回路410の検出出力がハイレベルとなるので、ORゲート212の出力もハイレベルに変化することにより、駆動回路209のP型MOSトランジスタ63がオフされる。したがって、上述した第三の実施の形態と同様の効果が得られる。
【0065】
以上説明した第五の実施の形態によれば、以下の作用効果が得られる。比較回路410を用いてP点の電位Vpと電圧源V1の電位とを比較する電位センサを構成して、P点の電位Vpが電圧源V1の電位に比べて所定値より低くなったときにP型MOSトランジスタ63をオフするようにした。したがって、駆動用トランジスタT2をターンオンさせる場合に、始めのターンオン速度を早く、P点の電位Vpが電圧源V1の電位から所定値より低下してからは遅くすることができる。この結果、駆動用トランジスタT1のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる上に、無駄な損失をなくして駆動用トランジスタT2を保護する効果が得られる。さらに、比較回路410で実際にP点の電位Vpの降下を検出してP型MOSトランジスタ63をオフさせるので、たとえば、装置の動作環境が変化することにより駆動用トランジスタT2がターンオンを始めてからP点の電位Vpの降下が始まるまでの時間が変動する場合でも、精度良く制御を行うことが可能になる。さらに、図5のカレントミラー回路210を用いる場合のように、駆動用トランジスタT1にきわめて特性が類似した対称性のよいトランジスタ81を必要としないから、回路を構成しやすくコストを低減できる。
【0066】
−第六の実施の形態−
第六の実施の形態では、上述した第五の実施の形態に比べて、コンパレータを用いない検出回路で電位センサを構成する点、レベル変換器が設けられる点が異なる。図8は、第六の実施の形態による電流制御形半導体装置の回路図であり、第五の実施の形態と同一の構成については同一の記号で表す。図8において、検出回路510は、正の電圧源V6、ダイオード511および抵抗器512を有する。検出回路510の出力は、レベル変換器211に入力端子に接続され、レベル変換器211の出力端子がORゲート212の一方の入力端子212aに、ORゲート212の他方の入力端子212bが、駆動回路209の入力端子60にそれぞれ接続されている。
【0067】
検出回路510は、P点の電位Vpが電圧源V1の電位に比べて、{(電圧源V6の電圧値)+(ダイオード511の順方向のドロップ電圧)}より低くなるとハイレベルの検出信号を出力し、上記以外の場合はダイオード511が順バイアスされて抵抗器512による電圧降下が生じるのでローレベルの検出信号を出力するように構成されている。したがって、駆動用トランジスタT2がターンオンを開始してP点の電位Vpが下がり、駆動用トランジスタT1に対して貫通電流が流れ始めるときにハイレベルの検出信号を出力するとともに、P点の電位Vpが高くて貫通電流が流れていないときはローレベルの検出信号を出力する。レベル変換器211は、上述した第三の実施の形態と同様にフォトカプラを用いて、検出回路510から出力される検出信号レベルを駆動回路209の入力端子60および70に入力される信号のレベルに整合させる。
【0068】
以上説明した第六の実施の形態によっても、上述した第五の実施の形態と同様の作用効果が得られる。すなわち、検出回路510を用いてP点の電位Vpを検出する電位センサを構成して、P点の電位Vpが電圧源V1の電位に比べて所定値より低くなったときにP型MOSトランジスタ63をオフするようにした。したがって、駆動用トランジスタT2をターンオンさせる場合に、駆動用トランジスタT2のターンオン速度を始めは早く、P点の電位Vpが電圧源V1の電位に比べて所定値より低くなってからは遅くすることができるから、駆動用トランジスタT1のコレクタ端子からエミッタ端子に向けて流れる大きな貫通電流を減少させることができる上に、無駄な損失をなくして駆動用トランジスタT2を保護する効果が得られる。さらに、検出回路510で実際にP点の電位Vpの降下を検出してP型MOSトランジスタ63をオフさせるので、たとえば、装置の動作環境が変化することにより駆動用トランジスタT2がターンオンを始めてからP点の電位Vpの降下が始まるまでの時間が変動する場合でも、精度良く制御を行うことが可能になる。
【0069】
以上の第一〜第六の実施の形態の説明では、上側アームの駆動用トランジスタT1が逆方向にオンされているとき、下側アームの駆動用トランジスタT2がオフ/オンされることに起因して生じる貫通電流を抑えるために、駆動用トランジスタT2をターンオンさせる場合の駆動用トランジスタT2のターンオン速度を始めは早く、途中から遅くする説明を行った。上述した説明と反対に、下側アームの駆動用トランジスタT2が逆方向にオンされているとき、上側アームの駆動用トランジスタT1がオフ/オンされることに起因して生じる貫通電流を抑える場合にも本発明を適用できる。この場合には、駆動用トランジスタT1のベース端子に駆動電流を供給する駆動回路204に対して、駆動用トランジスタT2の駆動回路209と同様に第2のスイッチング回路を並列に設け、駆動用トランジスタT1をターンオンさせる場合の駆動用トランジスタT1のターンオン速度を始めは早く、途中から遅くするように駆動すればよい。
【0070】
また、上下アームの両方の駆動用トランジスタT1およびT2のそれぞれに対して、上述したようにターンオン時の速度を変化させるように上下アームの回路を対称に構成すれば、駆動用トランジスタT1およびT2のどちらの駆動用トランジスタに対しても貫通電流を抑えることが可能になる。
【0071】
さらにまた、以上の第一〜第六の実施の形態の説明では、駆動用トランジスタT1およびT2のエミッタ端子からコレクタ端子に向けて逆方向に大きな環流電流を流す必要があるため、駆動用トランジスタT1およびT2の逆方向電流増幅率h’FEが十分に大きいことが望まれる。この点、上述した駆動用トランジスタT1およびT2は、たとえば、一般的なパワーバイポーラ形トランジスタが考えられるが、とくに、特開平6−252408号公報に開示されている半導体装置(電流制御型トランジスタであり、いわゆるGTBTと呼ばれる)は、逆方向電流増幅率h’FEが順方向の電流増幅率hFEと同程度であるため、本発明の駆動用トランジスタとして特に有効である。
【0072】
特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明すると、Z方向が第1の方向および誘導性負荷を駆動する向きに、A方向が第2の方向に、駆動用トランジスタT1が第1の電流制御型トランジスタに、駆動用トランジスタT2が第2の電流制御型トランジスタに、エミッタ端子が基準用端子に、ベース端子が制御端子に、スイッチング回路102(P型MOSトランジスタ51およびN型MOSトランジスタ52)が第1の駆動手段に、スイッチング回路107(P型MOSトランジスタ61、N型MOSトランジスタ62および抵抗器67)が第2の駆動手段に、B方向が逆方向に、ダイオード11(寄生ダイオード52a)が保護手段に、第2スイッチング回路102(P型MOSトランジスタ63)、および{P型MOSトランジスタ63、カレントミラー回路210、レベル変換器211、ORゲート212(P型MOSトランジスタ63、カレントミラー回路310、ORゲート212)}が電流変化手段に、カレントミラー回路210および310が電流検出手段に、比較回路410および検出回路510が電位検出手段に、それぞれ対応する。
【図面の簡単な説明】
【図1】第一の実施の形態による電流制御形半導体装置の回路図である。
【図2】図1の上側アーム部分の信号のタイムチャートである。
【図3】図2のt4のタイミングを説明するタイムチャートである。
【図4】第二の実施の形態による電流制御形半導体装置の回路図である。
【図5】第三の実施の形態による電流制御形半導体装置の回路図である。
【図6】第四の実施の形態による電流制御形半導体装置の回路図である。
【図7】第五の実施の形態による電流制御形半導体装置の回路図である。
【図8】第六の実施の形態による電流制御形半導体装置の回路図である。
【図9】従来の技術による保護回路が設けられたHブリッジ回路の一部を表した回路図である。
【符号の説明】
11,26,36,511…ダイオード、
51,61,63…P型MOSトランジスタ、
52,62…N型MOSトランジスタ、
51a,52a,61a,62a,63a…寄生ダイオード、
81,91…トランジスタ、 82,92,512…抵抗器、
102,107…スイッチング回路、 103,108…インピーダンス調整回路、
104,109,204,209…駆動用トランジスタの駆動回路、
111…第2スイッチング回路、 210,310…カレントミラー回路、
211…レベル変換器、 212…ORゲート、
410…比較回路、 411…コンパレータ、
510…検出回路、 512…抵抗器、
L1…誘導性負荷、 T1,T2…駆動用トランジスタ、
V1〜V6…電圧源
Claims (4)
- 誘導性負荷に対して上アーム側に位置して第1の方向に駆動電流を供給する第1の電流制御型トランジスタと、
前記第1の電流制御型トランジスタと直列に接続され、前記誘導性負荷に対して下アーム側に位置して前記第1の方向と異なる第2の方向に駆動電流を供給する第2の電流制御型トランジスタと、
前記第1の電流制御型トランジスタの制御端子に駆動電流を供給する第1の駆動手段と、
前記第2の電流制御型トランジスタの制御端子に駆動電流を供給する第2の駆動手段と、
前記第1の電流制御型トランジスタおよび前記第2の電流制御型トランジスタの少なくとも一方に対して、前記電流制御型トランジスタが前記誘導性負荷を駆動する向きと逆方向にオンするように前記誘導性負荷から生じる逆起電力による電流を、前記電流制御型トランジスタの基準用端子から制御端子に供給する保護手段と、
前記保護手段により前記一方の電流制御型トランジスタが前記逆方向にオンされている状態で他方の電流制御型トランジスタをターンオンさせるとき、前記他方の電流制御型トランジスタの前記制御端子に供給する前記駆動電流を、供給開始後に供給開始時に比べて少なくするように変化させる電流変化手段とを備えることを特徴とする電流制御型素子用駆動装置。 - 請求項1に記載の電流制御型素子用駆動装置において、
前記電流変化手段は、前記一方の電流制御型トランジスタが前記逆方向にオンされている状態で前記他方の電流制御型トランジスタの前記制御端子に駆動電流を供給するとき、あらかじめ定められた前記電流制御型トランジスタのターンオン遅れ時間を用いて、前記駆動電流の供給を開始して前記ターンオン遅れ時間を経過するまでは所定の駆動電流を供給するとともに、前記ターンオン遅れ時間経過後は前記駆動電流を減じることを特徴とする電流制御型素子用駆動装置。 - 請求項1に記載の電流制御型素子用駆動装置において、
前記電流変化手段は、前記第1の電流制御型トランジスタまたは前記第2の電流制御型トランジスタのいずれかに流れる電流を検出する電流検出手段を備え、前記一方の電流制御型トランジスタが前記逆方向にオンされている状態で前記他方の電流制御型トランジスタの前記制御端子に駆動電流を供給するとき、前記逆方向にオンされている電流制御型トランジスタが前記誘導性負荷を駆動する向きの電流が前記電流検出手段により検出されるまでは所定の駆動電流を供給するとともに、前記誘導性負荷を駆動する向きの電流が検出された後は前記駆動電流を減じることを特徴とする電流制御型素子用駆動装置。 - 請求項1に記載の電流制御型素子用駆動装置において、
前記電流変化手段は、前記第1の電流制御型トランジスタおよび前記第2の電流制御型トランジスタの接続点の電位を検出する電位検出手段を備え、前記一方の電流制御型トランジスタが前記逆方向にオンされている状態で前記他方の電流制御型トランジスタの前記制御端子に駆動電流を供給するとき、前記接続点の電位の変化が前記電位検出手段により検出されるまでは所定の駆動電流を供給するとともに、前記接続点の電位の変化が検出された後は前記駆動電流を減じることを特徴とする電流制御型素子用駆動装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000022032A JP3671796B2 (ja) | 2000-01-31 | 2000-01-31 | 電流制御型素子用駆動装置 |
EP00128451A EP1113578B1 (en) | 1999-12-28 | 2000-12-22 | Semiconductor protective control unit for controlling output transistors connected to inductive load |
DE60040052T DE60040052D1 (de) | 1999-12-28 | 2000-12-22 | Halbleiter-Schutzsteuereinheit zum Steuern von mit einer induktiven Last verbundenen Ausgangstransistoren |
US09/745,734 US6683777B2 (en) | 1999-12-28 | 2000-12-26 | Semiconductor protective control unit for controlling output transistors connected to inductive load |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000022032A JP3671796B2 (ja) | 2000-01-31 | 2000-01-31 | 電流制御型素子用駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001217700A JP2001217700A (ja) | 2001-08-10 |
JP3671796B2 true JP3671796B2 (ja) | 2005-07-13 |
Family
ID=18548377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000022032A Expired - Fee Related JP3671796B2 (ja) | 1999-12-28 | 2000-01-31 | 電流制御型素子用駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3671796B2 (ja) |
-
2000
- 2000-01-31 JP JP2000022032A patent/JP3671796B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001217700A (ja) | 2001-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5200878A (en) | Drive circuit for current sense igbt | |
US6603341B2 (en) | Load drive circuit having low voltage detector | |
JP3886876B2 (ja) | 電力用半導体素子の駆動回路 | |
US6285235B1 (en) | Gate control circuit for voltage drive switching element | |
EP0817381A2 (en) | Semiconductor device drive circuit | |
US4954917A (en) | Power transistor drive circuit with improved short circuit protection | |
JPH08213619A (ja) | 過大な入力電圧に対する負荷の保護回路を含む装置及び過大な入力電圧に対する負荷の保護方法 | |
JPH08293774A (ja) | ゲート駆動回路 | |
JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
JP3052792B2 (ja) | インバータ装置 | |
US11831307B2 (en) | Power switch drive circuit and device | |
US5903181A (en) | Voltage-controlled transistor drive circuit | |
JPH07298602A (ja) | パワー素子駆動回路 | |
JP2007028278A (ja) | 駆動回路 | |
US11496125B2 (en) | Switch circuit capable of overcurrent protection with small and simple circuit, and with simple operation, without affecting normal operation | |
USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
US5103148A (en) | Low voltage circuit to control high voltage transistor | |
US6680630B1 (en) | Driver circuit for power device | |
JP3704856B2 (ja) | 負荷駆動回路 | |
JP3671796B2 (ja) | 電流制御型素子用駆動装置 | |
JP3959924B2 (ja) | 負荷駆動回路 | |
JP2005237028A (ja) | 負荷駆動装置 | |
JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
JPH0833314A (ja) | 負荷駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |