JPS6342748Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は交流回路をオン・オフするためのトラ
ンジスタ交流スイツチに関するものである。

従来のトランジスタ交流スイツチは、交流負荷
に直列に４個の整流ダイオードから成るブリツジ
型全波整流回路を接続し、この全波整流回路の直
流出力端子間にトランジスタを接続し、このトラ
ンジスタのベースに制御スイツチを直接又は間接
に接続することによつて構成されている。この種
の交流スイツチによれば、１個のトランジスタで
交流をオン・オフ制御することが出来る。しか
し、負荷電流に流れる主回路に２個のダイオード
と１個のトランジスタとが直列に接続された状態
となるので、２個のダイオードによる電力損失及
び電圧降下と、１個のトランジスタによる電力損
失及び電圧降下とが生じることになり、電力損失
及び電圧降下が大きくなつた。また、交流電圧の
立上り及び立下り部分に於ける低電圧領域で生じ
る波形歪みも必然的に大きくなつた。

また、従来のトランジスタ交流スイツチの制御
回路の構成は必ずしも単純でなかつた。

そこで、本考案の目的は、制御回路が簡単で且
つ挿入損失の少ないトランジスタ交流スイツチを
提供することにある。

上記目的を達成するための本考案は、実施例を
示す図面の符号を参照して説明すると、相互間に
交流電圧が印加される第１及び第２の交流ライン
４，５と、コレクタが前記第１の交流ライン４に
接続され、エミツタが前記第２の交流ライン５に
接続され、前記第１の交流ライン４と前記第２の
交流ライン５との間に一方の方向の電流を流す方
向性を有している第１のトランジスタQ₁と、コ
レクタが前記第２の交流ライン５に接続され、エ
ミツタが前記第１の交流ライン４に接続され、前
記第２の交流ライン５と前記第１の交流ライン４
との間に他方の方向の電流を流す方向性を有して
接続されている第２のトランジスタQ₂と、前記
第１の交流ライン４又は前記第１のトランジスタ
Q₁のコレクタと前記第１のトランジスタQ₁のベ
ースとの間に接続され、前記第１のトランジスタ
Q₁のベース電流を供給することができる極性と
されている第３のトランジスタQ₃と、前記第２
の交流ライン５又は前記第２のトランジスタQ₂
のコレクタと前記第２のトランジスタQ₂のベー
スとの間に接続され、前記第２のトランジスタ
Q₂のベース電流を供給することができる極性と
されている第４のトランジスタQ₄と、前記第３
のトランジスタQ₃と前記第４のトランジスタQ₄
とに共通に接続されている共通制御ライン６と、
前記第１の交流ライン４と前記共通制御ライン６
との間に接続され、前記交流電圧が一方の極性の
時に導通して前記第３のトランジスタQ₃と前記
第４のトランジスタQ₄との内の一方のみにベー
ス電流を供給するような極性を有している第１の
整流ダイオードD₁と、前記第２の交流ライン５
と前記共通制御ライン６との間に接続され、前記
交流電圧が他方の極性の時に導通し前記第３のト
ランジスタQ₃と前記第４のトランジスタQ₄との
内の前記一方の残の他方のみにベース電流を供給
するような極性を有している第２の整流ダイオー
ドD₂と、前記制御ライン６に設けられたオン・
オフ制御スイツチ７とから成るトランジスタ交流
スイツチに係わるものである。

上記考案によれば、次の作用効果が得られる。

(イ) 第３及び第４のトランジスタQ₃，Q₄を交流
ライン４，５の電圧に基づいてオン・オフ制御
することができるので、制御回路の構成を簡単
にすることができる。

(ロ) 負荷電流が流れる回路に直列に接続される整
流ダイオードの数を減少させることができる。
従つて、交流スイツチにおける電力損失及び電
圧降下が少なくなる。

以下、図面を参照して本考案の実施例について
述べる。

第１図に示す本考案の実施例に係わる交流スイ
ツチ１は、交流信号源又は交流電源等の交流源２
に負荷３と共に直列接続されている。この交流ス
イツチ１の内部を詳しく説明すると、第１及び第
２の交流ライン４，５を有し、この第１の交流ラ
イン４と第２の交流ライン５との間に第１の交流
ライン４から第２の交流ライン５に向つて電流を
流す方向性を有してNPNの第１のトランジスタ
Q₁が接続され、また第２の交流ライン５から第
１の交流ライン４に向つて電流を流す方向性を有
してNPNの第２のトランジスタQ₂が接続されて
いる。第１及び第２のトランジスタQ₁，Q₂のベ
ースはPNPの第３及び第４のトランジスタQ₃，
Q₄を介して共通制御ライン６に夫々結合されて
いる。また第１の交流ライン４と共通制御ライン
６との間には共通制御ライン６から第１の交流ラ
イン４の方向に電流が流れる方向性を有して第１
の整流ダイオードD₁が接続され、第２の交流ラ
イン５と共通制御ライン６との間には共通制御ラ
イン６から第２の交流ライン４の方向に電流が流
れる方向性を有して第２の整流ダイオードD₂が
接続されている。

共通制御ライン６には直列にオン・オフ制御ス
イツチ７及び電流制限用抵抗R₁が接続され、こ
の制御ライン６の一端はダイオードD₁とD₂との
接続点に、その他端は第３及び第４のトランジス
タQ₃，Q₄のベースに結合されている。また、第
３及び第４のトランジスタQ₃，Q₄のエミツタと
ベースとの間に動作安定用抵抗R₂及びR₃が夫々
接続されている。

第１及び第２のトランジスタQ₁，Q₂に夫々直
列に接続された第３及び第４の整流ダイオード
D₃，D₄はトランジスタQ₁，Q₂の保護用に設けら
れたものであり、もし、トランジスタQ₁，Q₂に
十分な逆耐圧を有するものが使用されていれば省
略することが可能である。

第３のトランジスタQ₃のコレクタは次段の第
１のトランジスタQ₁のベースに結合され、その
エミツタと第１の交流ライン４との間に第５の整
流ダイオードD₅が接続されている。また第４の
トランジスタQ₄のコレクタは次段の第２のトラ
ンジスタQ₂のベースに結合され、そのエミツタ
と第２の交流ライン５との間に第６の整流ダイオ
ードD₆が接続されている。従つて、ダイオード
D₃，D₄，D₅，D₆を除去して考えれば、トランジ
スタQ₁とQ₃、及びQ₂とQ₄がダーリントン接続さ
れていることになる。

上述の如く構成された回路で負荷３に交流源２
を接続する場合には制御スイツチ７をオンにす
る。今、交流源２から矢印８で示す第１の方向の
電圧が発生しているとすれば、負荷３、第１の交
流ライン４、第５の整流ダイオードD₅、第３の
トランジスタQ₃、抵抗R₁、スイツチ７、第２の
整流ダイオードD₂、第２の交流ライン５から成
る回路で第３のトランジスタQ₃のベース電流が
流れ、第３のトランジスタQ₃がオンになる。こ
の結果、第３のトランジスタQ₃を通つて第１の
トランジスタQ₁のベース電流が流れて、第１の
トランジスタQ₁がオンになる。従つて、負荷３、
第３の整流ダイオードD₃、第１のトランジスタ
Q₁から成る回路で負荷電流が流れる。

一方、交流源２から矢印９で示す第２の方向の
電圧が発生している期間には、第６の整流ダイオ
ードD₆、第４のトランジスタQ₄、抵抗R₁、スイ
ツチ７、第１の整流ダイオードD₁から成る回路
でトランジスタQ₄のベース電流が流れ、これが
オンになる。この結果、第４のトランジスタQ₄
を通つて第２のトランジスタQ₂のベース電流が
流れ、これがオンになる。従つて、第４の整流ダ
イオードD₄、第２のトランジスタQ₂、負荷３か
ら成る回路で負荷電流が流れる。

尚、スイツチ７をオフにした場合には、第３及
び第４のトランジスタQ₃，Q₄のベース電流が流
れず、トランジスタQ₁〜Q₄はオフに保たれる。

上述から明らかなように、この回路では、主電
流即ち負荷電流が流れる回路に、第１の方向の電
圧発生時には第３の整流ダイオードD₃と第１の
トランジスタQ₁とが介在するのみであり、第２
の方向の電圧発生時には第４の整流ダイオード
D₄と第２のトランジスタQ₂とが介在するのみで
ある。従つて、負荷電流が200ｍＡの場合の交流
スイツチ１での電圧降下V₁は約1.51Vとなり、電
力損失は302ｍＷとなる。従来のブリツジ型整流
回路とトランジスタとの組み合せから成る交流ス
イツチの電圧降下は約2.39V、電力損失は478ｍ
Ｗであるから、本実施例の回路によつて、電力損
失及び電圧降下が大幅に改善されたことになる。

また、主回路に直列に接続される整流ダイオー
ドの数が減少した分だけ交流波形の立上り及び立
下りの波形歪みが改善される。

また、本実施例では第１及び第２の整流ダイオ
ードD₁，D₂に共通制御ライン６を接続し、共通
制御ライン６にスイツチ７を設けるのみで、制御
回路が構成されているので、回路が簡略化されて
いる。

次に、本考案の別の実施例について述べる。但
し、第２図〜第３図に於いて第１図と共通する部
分には同一の符号を付してその説明を省略する。

第２図に示す実施例では、第１図に於ける第５
及び第６のダイオードD₅，D₆を省略し、第３の
トランジスタQ₃のエミツタを第１のトランジス
タQ₁のコレクタに接続して完全なダーリントン
接続とし、また第４のトランジスタQ₄のエミツ
タを第２のトランジスタQ₂のコレクタに接続し
て完全なダーリントン接続としている。この実施
例は、第１図の回路に比較し、整流ダイオード
D₅，D₆を省略した分だけコストの低減が可能で
あるという利点を有する反面、第３及び第４のト
ランジスタQ₃，Q₄のエミツタ電位が下るため、
第１及び第２のトランジスタQ₁，Q₂のベース電
流が減少し、Q₁，Q₂のV_CEが増大し、V₁が高く
なる。しかし、負荷電流200ｍＡに於いてV₁は約
1.8V、電力損失は約360ｍＷであり、従来の回路
よりは優れている。

第３図の実施例では、第３及び第４のダイオー
ドD₃，D₄が第１及び第２のトランジスタQ₁，Q₂
のエミツタに接続され、また、第３及び第４のト
ランジスタQ₃，Q₄にNPNトランジスタが使用さ
れている。この場合には、負荷電流200ｍＡで、
V₁は1.67V、電力損失が334ｍＷである。従つて、
第１図の回路及び第２図の回路との中間程度の性
能となる。

以上、本考案の実施例について述べたが、本考
案はこれに限定されるものではなく、更に変形可
能なものである。例えば、トランジスタQ₁とQ₂
に増幅率の高いトランジスタを使用し、トランジ
スタQ₃，Q₄を省略してもよい。また必要に応じ
て更に駆動用のトランジスタを増やしてもよい。
またスイツチ７は機械的スイツチに限ることな
く、電気的スイツチとしてもよい。

【図面の簡単な説明】

第１図は本考案の実施例に係わるトランジスタ
交流スイツチの回路図、第２図は本考案の別の実
施例に係わる交流スイツチの回路図、第３図は本
考案の更に別の実施例に係わる交流スイツチの回
路図である。 尚図面に用いられている符号に於いて、４は第
１の交流ライン、５は第２の交流ライン、６は共
通制御ライン、７は制御スイツチ、Q₁は第１の
トランジスタ、Q₂は第２のトランジスタ、D₁は
第１の整流ダイオード、D₂は第２の整流ダイオ
ードである。

Claims (1)

1. 【実用新案登録請求の範囲】 相互間に交流電圧が印加される第１及び第２の
   交流ライン４，５と、 コレクタが前記第１の交流ライン４に接続さ
   れ、エミツタが前記第２の交流ライン５に接続さ
   れ、前記第１の交流ライン４と前記第２の交流ラ
   イン５との間に一方の方向の電流を流す方向性を
   有している第１のトランジスタQ₁と、 コレクタが前記第２の交流ライン５に接続さ
   れ、エミツタが前記第１の交流ライン４に接続さ
   れ、前記第２の交流ライン５と前記第１の交流ラ
   イン４との間に他方の方向の電流を流す方向性を
   有して接続されている第２のトランジスタQ₂と、 前記第１の交流ライン４又は前記第１のトラン
   ジスタQ₁のコレクタと前記第１のトランジスタ
   Q₁のベースとの間に接続され、前記第１のトラ
   ンジスタQ₁のベース電流を供給することができ
   る極性とされている第３のトランジスタQ₃と、 前記第２の交流ライン５又は前記第２のトラン
   ジスタQ₂のコレクタと前記第２のトランジスタ
   Q₂のベースとの間に接続され、前記第２のトラ
   ンジスタQ₂のベース電流を供給することができ
   る極性とされている第４のトランジスタQ₄と、 前記第３のトランジスタQ₃と前記第４のトラ
   ンジスタQ₄とに共通に接続されている共通制御
   ライン６と、 前記第１の交流ライン４と前記共通制御ライン
   ６との間に接続され、前記交流電圧が一方の極性
   の時に導通して前記第３のトランジスタQ₃と前
   記第４のトランジスタQ₄との内の一方のみにベ
   ース電流を供給するような極性を有している第１
   の整流ダイオードD₁と、 前記第２の交流ライン５と前記共通制御ライン
   ６との間に接続され、前記交流電圧が他方の極性
   の時に導通し前記第３のトランジスタQ₃と前記
   第４のトランジスタQ₄との内の前記一方の残の
   他方のみにベース電流を供給するような極性を有
   している第２の整流ダイオードD₂と、 前記制御ライン６に設けられたオン・オフ制御
   スイツチ７と から成るトランジスタ交流スイツチ。