JPS62163520A - 突入電流制限回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は電気回路に供給する電源電流がその投入時等に
過大に流れることを防止し又は制限する突入電流制限回
路に関する。

（従来技術） 電子回路の電源ライ／に接続された大容量のコンデンサ
の為又は他の能動素子の過渡現象に起因して電源投入時
に過大電流が流れ電源スィッチを焼損する恐れがある。

又この過大電流は定常電流の数倍から数十倍に及ぶこと
がありこれに備えて電源回路素子の定格を大きなものと
する必要があって一般に大型かつ高価にならざるを得な
かった。

このため従来から電源投入時の過大電流発生の防止或は
電流制限手段が講じられ、その代表的なものとして第４
図（ａｌ　（ｂｌに示すものがある。

同図（ａｌは電源ラインに直列に抵抗Ｒ・１を接続し該
抵抗Ｒ，＋の負荷２（電子回路）側には負荷と並列にリ
レースイッチＲＬｓのワインデング（駆動コイル）ｆ：
接続すると共に該リレーのメータ端子によって前記抵抗
１を短絡せしめる如く構成したものである。

この回路によれば前記抵抗１によって電源部ＰＯＷ４か
ら負荷２に供給する電流に応じた電圧降下を生じること
となり、突入電流の如き過大電流に対しては前記電圧降
下量が大きくなって前記リレースイッチ３は駆動しない
。従って負荷２内の仮想容量Ｃには前記抵抗１によって
制限された電流が流入し所定の電流値まで小さくなって
はじめて前記リレースイッチＲ，Ｌ３が駆動し前記抵抗
１が短絡され定常状態となる。

又、同図（ｂｌは機械的なリレースイッチに置換してサ
イリスタ５を用いた従来例であって負荷２の電源入力端
電圧Ｖに応じてその振幅値が変化するインバータ回路６
によって前記サイリスタ５をターンオノせしめることに
よって前記第３図（ａｌと同様の機能全得るよう構成し
たものである。

しかしながら、上述したような従来の突入電流制限回路
はいづれも複雑であるばかりでなくかなり大型となる欠
点があっ九。

即ち、前者では機構的リレースイッチが大型となりかつ
定常時に於けるリレースイッチ駆動電流を要し「後者に
あってはインバータトランスが複雑高価となるばかりで
なくいづれの場合も電源ラインに直列に挿入する抵抗に
は瞬間的には大電流が流れるから定格値の太きいものが
必要でありさらに大型化のおそれがある。

更には、これらの回路では突入電流の制限には効果ある
ものの、リレー或はサイリスタの動作時間によっては副
次的な突入電流に生じ時にはこの副次的突入電流の方が
初期のもので上回るおそれすらあった。

（発明の目的） 本発明は上述した如き従来の突入電流制限回路の欠点を
除去するためになされたものであって、小型化或はＩＣ
化に適した突入電流制限回路を提供することを目的とす
る。

（発明の概要） この目的のため本発明では直流電力給供端と負荷回路と
の間に直列に挿入した抵抗素子の降下電圧量に応じて通
過電流全制御せしめた第一の半導体素子と、前記抵抗素
子と直列に接続され前記半導体素子の通過電流によって
その通過電流全制御した＄２の半導体素子とより構成し
九突入電流制限回路とする。

（実施例） 以下本発明全図示した実施例に基づいて詳細に説明する
。

第１図は本発明の一実施例を示す回路図である。

同図に於いて４，２は夫々電源回路及び負荷回路であっ
て、この実施例ではこれら両者間に挿入する電流制限回
路例を示す。

先づ、電源回路４と負荷回路２夫々の正極端子７．８間
に抵抗９とトランジスタ１０との直列回路を順方向、即
ちＰＮＰ　）ランジスタであれば同図の如くコレクタを
負荷回路２の正極端８に又エミッタは前記抵抗９を介し
て電源回路の正極端７に夫々接続する。

次に、前記トランジスタ１０のベースは第２の抵抗１１
を介してアースに接続すると共に。

第２のトランジスタ１２のエミッタを前記電源回路４の
正極端子７に、又ベースを前記抵抗９と前記トランジス
タ１０のエミッタとの接続点に接続する。更に前記第２
のトランジスタ１２のコレクタをトランジスタ１０のベ
ースに接続して回路を構成する。

このように構成した回路はこれに流れる電流値に応じて
以下の如く動作する。

同、負荷回路２中に記載したコンデ／す１３は電子回路
（負荷回路）が一般に有する比較的大容量を模式的に表
わした仮想容量である。

まず、電源スィッチ（図示省略）がＯＮＬ電圧が投入さ
れると抵抗９．トランジスタ１０ｆ。

介して負荷回路容量１３に前記抵抗９によって制限され
た電流Ｉが流れるが、該抵抗値が小さい場合前記電流工
は啄めて大きい値となる。

一方、前記抵抗９の両端にＲ・Ｉ（Ｖ）なる電圧降下全
生ずるがこの値がトランジスタのベース・エミッタ間電
圧ＶｎＥ！；０．７Ｖ　　以上であるとトランジスタ１
２のエミッタ・ベース間に電流が流れ該トランジスタは
ＯＮしこのトランジスタ１２のコレクタを通じ第１のト
ランジスタ１０のベースに前記トランジスタ１２によっ
て制御された電圧が印加される。

このため該トランジスタのベース電流が制限され結果的
に負荷回路に流れる電流が前記抵抗９の電圧降下量によ
って制御され、負荷回路２の容量１３は序々に充電され
る。

更に２時間の経過とともに充電電流は途々に小さくなる
が前記抵抗９の電圧降下が０．７Ｖ以下になるとトラン
ジスタ１２はＯＦＦとなり負荷２に供給される電流はは
ｙ抵抗９によって制限された値となり定常状態となる。

このように上述した回路によれば２つのトランジスタの
自己制御作用（セルフコントロール）によって突入電流
の制限を行うことができる。

本発明は以下の如く変形してもよい。

第２図（ａｌ及び（ｂ）は本発明の変形実施例を示す回
路図であって、突入電流回路部のみを示し電源回路と負
荷回路とは図示を省略したが動作を考えるうえでは両者
を含めて行う。

先づ、同図ｆａｌは前記トランジスタ１０に第３のトラ
ンジスタ１４をダーリントン接続したものであって、こ
のように構成すれば、負荷に供給すべき定常電流が大き
い場合の前記抵抗１１にて消費する電力を軽減しうる。

即ち、前記直列トランジスタ１０のコレクタに流れる電
流に大きくするためにはそのベース電流音大きくし充分
なスイッチングＯＮ領域に動作点をおく必要があるがそ
のため定常状態に於けるむだな消費電流が増大する欠点
がある。

従ってこのような場合同図（ａｌの如くダーリントン接
続構成すればトランジスタの合成電流増幅率が大きくな
るから微かな消費電流によって大電流を制御しうる。

伺このときの電流制限作用は前記第１□□□に示したも
のと同様である。

又参考のため同図（ｂｌにコンブリメンタリダーリュト
ン接続したもの？用いた例を示すが、Ｐｌ］作及び効果
は同図（ａ）と同じである。

以上水した実施例でばいづれも定常状態に於いて負荷に
供給する電流の一部は直列抵抗９と直列トランジスタ１
０のコレクタ・エミッタ間電位差によるものとにより消
費され効率が劣る欠点がある。

第３図はこの欠点全除去した本発明の他の実施例を示す
回路図である。

本実施例が上述したものと相違する点はダーリントン接
続する際の第３のトランジスタのエミッタを前記抵抗９
の電源側にしたことであって、このように構成すれば定
常状態に於ける前記直列トランジスタ１０は充分に飽和
状態にて動作するから上述したむだな電力消費は直列抵
抗９によるもののみとすることができ効率を向上しつる
。

（発明の効果） 本発明は以上説明したように構成しかつ機能するもので
あるから、従来の突入電流制限回路と異なり負荷側の容
量の充電時間に無関係に一定の電流値に制御が可能であ
り、又回路中に容量性素子或は誘導性素子を含まないか
ら回路自体の過渡現象全件なわず応答が早い。更に従来
の機械的リレー或はサイリスタのように大型部品全必要
とせずかつ副次的突入電流を生ずる恐れがない。

このように本発明によれば極めて簡単な方法によって高
い信頼性をもった小型かつ安価な突入電流制限回路を構
成するうえで著効を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図（ａｔ
及び（ｂｌは本発明の変形実施例を示す回路図、第３図
は本発明の他の実施例を示す回路図、第４図（ａｔ及び
（ｂｌは従来例を示す回路図である。 ２・・・・−・・・・負荷回路、　　４・・・・・・・
・・電源回路。 ９及び１１・・・・・・・・・抵抗器、　　　１０，１
２，１４゜１５及び１６・・・・・・・・・トランジス
タ。

Claims (1)

【特許請求の範囲】
1. 直流電力給供端と負荷回路との間に直列に挿入した抵抗
   素子の降下電圧量に応じて通過電流を制御せしめた第一
   の半導体素子と、前記抵抗素子と直列に接続され前記半
   導体素子の通過電流によってその通過電流を制御した第
   ２の半導体素子とにより構成したことを特徴とする突入
   電流制限回路。