JPH05328599A - 突入電流防止回路 - Google Patents
突入電流防止回路Info
- Publication number
- JPH05328599A JPH05328599A JP4127138A JP12713892A JPH05328599A JP H05328599 A JPH05328599 A JP H05328599A JP 4127138 A JP4127138 A JP 4127138A JP 12713892 A JP12713892 A JP 12713892A JP H05328599 A JPH05328599 A JP H05328599A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- capacitor
- series resistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 電源投入時に生じる突入電流を防止する回路
に関し、実装面積を小さくし、かつ常に一定時間後に正
常動作に入る安定動作の突入電流防止回路を提供するこ
とを目的とする。 【構成】 直流電源側と負荷側間を結ぶ直列抵抗器ＲS
に並列に接続する部分を有し、スイッチング特性を有す
るトランジスタＱ1,Ｑ2,Ｑ3 と抵抗器Ｒ4 〜Ｒ6および
直列抵抗器ＲS から成るスイッチング手段と、直流電圧
Ｖs をもとに一定の割合で指数関数変化の出力電圧を形
成するためのツェナーダイオードＤ1 と抵抗器Ｒ1 〜Ｒ
3 およびコンデンサＣ1 から成る遅延手段を設け、該遅
延手段からの出力電圧が一定値に達したときに前記スイ
ッチング手段を短絡するように構成する。
に関し、実装面積を小さくし、かつ常に一定時間後に正
常動作に入る安定動作の突入電流防止回路を提供するこ
とを目的とする。 【構成】 直流電源側と負荷側間を結ぶ直列抵抗器ＲS
に並列に接続する部分を有し、スイッチング特性を有す
るトランジスタＱ1,Ｑ2,Ｑ3 と抵抗器Ｒ4 〜Ｒ6および
直列抵抗器ＲS から成るスイッチング手段と、直流電圧
Ｖs をもとに一定の割合で指数関数変化の出力電圧を形
成するためのツェナーダイオードＤ1 と抵抗器Ｒ1 〜Ｒ
3 およびコンデンサＣ1 から成る遅延手段を設け、該遅
延手段からの出力電圧が一定値に達したときに前記スイ
ッチング手段を短絡するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、電源投入時に生じる突
入電流を防止する回路に関するものである。
入電流を防止する回路に関するものである。
【０００２】
【従来の技術】図２は従来の一実施例の回路構成を示す
図である。図中、ＲS は直流電源側と負荷側間に接続さ
れている直列抵抗器であり、13b は該直列抵抗器ＲS に
並列に接続されたリレー接点13b である。なお、ＣL は
負荷側に接続された側路コンデンサであり、＋と−は側
路コンデンサＣL の極性、ｉは側路コンデンサＣL の突
入電流である。
図である。図中、ＲS は直流電源側と負荷側間に接続さ
れている直列抵抗器であり、13b は該直列抵抗器ＲS に
並列に接続されたリレー接点13b である。なお、ＣL は
負荷側に接続された側路コンデンサであり、＋と−は側
路コンデンサＣL の極性、ｉは側路コンデンサＣL の突
入電流である。
【０００３】なお、この直列抵抗器ＲS と側路コンデン
サＣL とリレー接点13b で突入電流ｉを防止する電源供
給回路がつくられている。また、11はパワーオンリセッ
ト回路であり、抵抗器とコンデンサなどから或る値の時
定数がつくられ、入力される直流電圧Ｖs を指数関数的
に上昇する電圧に変えて出力するものである。
サＣL とリレー接点13b で突入電流ｉを防止する電源供
給回路がつくられている。また、11はパワーオンリセッ
ト回路であり、抵抗器とコンデンサなどから或る値の時
定数がつくられ、入力される直流電圧Ｖs を指数関数的
に上昇する電圧に変えて出力するものである。
【０００４】12はリレードライバであり、パワーオンリ
セット回路11の出力電圧が所定のしきい値に達したなら
ばオンになり、後段に接続されたリレーコイル13a を駆
動するものである。
セット回路11の出力電圧が所定のしきい値に達したなら
ばオンになり、後段に接続されたリレーコイル13a を駆
動するものである。
【０００５】13a は例えば＋５ｖの直流電圧の供給を受
け、前記パワーオンリセット回路11からリレードライバ
12に入力する指数関数変化の出力電圧が該リレードライ
バ12のしきい値電圧に達してオンになった時、前記リレ
ー接点13b をオン（接）にするものである。
け、前記パワーオンリセット回路11からリレードライバ
12に入力する指数関数変化の出力電圧が該リレードライ
バ12のしきい値電圧に達してオンになった時、前記リレ
ー接点13b をオン（接）にするものである。
【０００６】なお、このパワーオンリセット回路11とリ
レードライバ12およびリレーコイル13a で突入電流ｉに
対する制御回路がつくられている。電源が投入されて直
流電圧Ｖs が印加されるアナログ回路において、出力側
の負荷に平行して設けた側路コンデンサＣL が大容量で
あるために、電源投入時に突入電流ｉが大きくなるとい
うことが生じてしまう。
レードライバ12およびリレーコイル13a で突入電流ｉに
対する制御回路がつくられている。電源が投入されて直
流電圧Ｖs が印加されるアナログ回路において、出力側
の負荷に平行して設けた側路コンデンサＣL が大容量で
あるために、電源投入時に突入電流ｉが大きくなるとい
うことが生じてしまう。
【０００７】従来は、この突入電流ｉを防止するために
例えばリレー接点13b をもちい、電源投入時には直列抵
抗器ＲS を負荷に直列に接続して側路コンデンサＣL に
流れる突入電流ｉを制限し、或る時間が経過してリレー
ドライバ12がオンになったタイミングでリレー接点13b
をオンにして負荷側に直流電圧Ｖs を供給するようにし
ている。
例えばリレー接点13b をもちい、電源投入時には直列抵
抗器ＲS を負荷に直列に接続して側路コンデンサＣL に
流れる突入電流ｉを制限し、或る時間が経過してリレー
ドライバ12がオンになったタイミングでリレー接点13b
をオンにして負荷側に直流電圧Ｖs を供給するようにし
ている。
【０００８】また、比較的長時間の時定数をもつパワー
オンリセット回路11を形成する場合には、パワーオンリ
セット回路11自身の時定数を形成するコンデンサ容量を
大きくする必要があり、また、直流電圧Ｖs の値が変更
されるとリレードライバのオンになるタイミングが変化
し、突入電流防止回路の動作を不安定にする。
オンリセット回路11を形成する場合には、パワーオンリ
セット回路11自身の時定数を形成するコンデンサ容量を
大きくする必要があり、また、直流電圧Ｖs の値が変更
されるとリレードライバのオンになるタイミングが変化
し、突入電流防止回路の動作を不安定にする。
【０００９】
【発明が解決しようとする課題】従って、従来例の突入
電流防止回路においては、 リレーを使用するため実装面積が大きくなり、リレー
接点に磨耗が生じる。
電流防止回路においては、 リレーを使用するため実装面積が大きくなり、リレー
接点に磨耗が生じる。
【００１０】印加電圧の変化でリレードライバのオン
になるタイミングが変化し、回路動作が不安定になる。
などの課題がある。
になるタイミングが変化し、回路動作が不安定になる。
などの課題がある。
【００１１】本発明は、実装面積を小さくし、かつ常に
一定時間後に正常動作に入る安定動作の突入電流防止回
路を提供することを目的とする。
一定時間後に正常動作に入る安定動作の突入電流防止回
路を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、直流電源側と負荷側間を結ぶ直列抵抗器
ＲS に並列に接続される部分を有し、スイッチング特性
を有するトランジスタＱ1,Ｑ2,Ｑ3 と抵抗器Ｒ4 〜Ｒ6
および直列抵抗器ＲS から成るスイッチング手段と、直
流電圧Ｖs をもとに一定の割合で指数関数変化の出力電
圧を形成するためのツェナーダイオードＤ1 と抵抗器Ｒ
1 〜Ｒ3 およびコンデンサＣ1 から成る遅延手段を設
け、該遅延手段からの出力電圧が一定値に達したときに
前記スイッチング手段を短絡するように構成する。
め本発明では、直流電源側と負荷側間を結ぶ直列抵抗器
ＲS に並列に接続される部分を有し、スイッチング特性
を有するトランジスタＱ1,Ｑ2,Ｑ3 と抵抗器Ｒ4 〜Ｒ6
および直列抵抗器ＲS から成るスイッチング手段と、直
流電圧Ｖs をもとに一定の割合で指数関数変化の出力電
圧を形成するためのツェナーダイオードＤ1 と抵抗器Ｒ
1 〜Ｒ3 およびコンデンサＣ1 から成る遅延手段を設
け、該遅延手段からの出力電圧が一定値に達したときに
前記スイッチング手段を短絡するように構成する。
【００１３】
【作用】本発明は図１に示すごとく、直流電圧Ｖs をも
とに一定の割合で指数関数変化の出力電圧を形成するよ
うにツェナーダイオードＤ1 と抵抗器Ｒ1 〜Ｒ3 および
コンデンサＣ1 から成る回路素子で遅延手段を形成し、
該遅延手段の出力をトランジスタＱ1,Ｑ2,Ｑ3 と抵抗器
Ｒ4 〜Ｒ6 および直列抵抗器ＲS の回路素子から成るス
イッチング手段に加えることにより、直流電源側と負荷
側間を結ぶ直列抵抗器ＲS に並列に接続される部分を短
絡するようにしている。
とに一定の割合で指数関数変化の出力電圧を形成するよ
うにツェナーダイオードＤ1 と抵抗器Ｒ1 〜Ｒ3 および
コンデンサＣ1 から成る回路素子で遅延手段を形成し、
該遅延手段の出力をトランジスタＱ1,Ｑ2,Ｑ3 と抵抗器
Ｒ4 〜Ｒ6 および直列抵抗器ＲS の回路素子から成るス
イッチング手段に加えることにより、直流電源側と負荷
側間を結ぶ直列抵抗器ＲS に並列に接続される部分を短
絡するようにしている。
【００１４】従って、該遅延手段からの出力電圧が一定
値に達したときに前記スイッチング手段を短絡するよう
にすることにより、突入電流を防止することが可能にな
る。
値に達したときに前記スイッチング手段を短絡するよう
にすることにより、突入電流を防止することが可能にな
る。
【００１５】
【実施例】本発明では、トランジスタの電流制御特性を
もちいることで十分に時間をかけての側路コンデンサの
充電と直流電源側と負荷側との接続を行うようにし、か
つタイミングの形成回路にツェナーダイオードをもちい
て時定数を安定化し、さらに時定数を形成するコンデン
サの容量が小さくなるようにしている。
もちいることで十分に時間をかけての側路コンデンサの
充電と直流電源側と負荷側との接続を行うようにし、か
つタイミングの形成回路にツェナーダイオードをもちい
て時定数を安定化し、さらに時定数を形成するコンデン
サの容量が小さくなるようにしている。
【００１６】以下、図１をもちいて本発明を説明する。
図１は本発明の一実施例の回路を示す図である。図１に
おいて、Ｑ1,Ｑ2,Ｑ3 はトランジスタであり、Ｄ1 はツ
ェナーダイオードである。また、Ｃ1 は時定数形成用の
コンデンサ、ＣL は負荷に並列接続された側路コンデン
サである。さらに、Ｒ1 〜Ｒ6 は抵抗器、ＲS は負荷に
直列接続された直列抵抗器であり、ＶS は直流電圧、＋
と−はコンデンサＣ1,ＣL の極性を示している。
図１は本発明の一実施例の回路を示す図である。図１に
おいて、Ｑ1,Ｑ2,Ｑ3 はトランジスタであり、Ｄ1 はツ
ェナーダイオードである。また、Ｃ1 は時定数形成用の
コンデンサ、ＣL は負荷に並列接続された側路コンデン
サである。さらに、Ｒ1 〜Ｒ6 は抵抗器、ＲS は負荷に
直列接続された直列抵抗器であり、ＶS は直流電圧、＋
と−はコンデンサＣ1,ＣL の極性を示している。
【００１７】本発明においては、ツェナーダイオードＤ
1 と抵抗器Ｒ1 〜Ｒ3 およびコンデンサＣ1 で遅延回路
をつくり、トランジスタＱ1,Ｑ2,Ｑ3 と抵抗器Ｒ4 〜Ｒ
6 および直列抵抗器ＲS でスイッチ回路をつくるように
している。
1 と抵抗器Ｒ1 〜Ｒ3 およびコンデンサＣ1 で遅延回路
をつくり、トランジスタＱ1,Ｑ2,Ｑ3 と抵抗器Ｒ4 〜Ｒ
6 および直列抵抗器ＲS でスイッチ回路をつくるように
している。
【００１８】図１に示すように、電源側から直流電圧Ｖ
s が印加された時には、トランジスタＱ1 はオフであ
り、トランジスタＱ2 もオフであり、トランジスタＱ3
もオフになっている。
s が印加された時には、トランジスタＱ1 はオフであ
り、トランジスタＱ2 もオフであり、トランジスタＱ3
もオフになっている。
【００１９】このとき、負荷側の側路コンデンサＣL に
対しては、直列抵抗器ＲS 経由で突入電流ｉが→方向に
流れるが、この突入電流ｉはスイッチ回路の直列抵抗器
ＲSで制限されて側路コンデンサＣL を充電する。
対しては、直列抵抗器ＲS 経由で突入電流ｉが→方向に
流れるが、この突入電流ｉはスイッチ回路の直列抵抗器
ＲSで制限されて側路コンデンサＣL を充電する。
【００２０】同時に、直流電圧Ｖs は抵抗器Ｒ1 を通
り、ツェナーダイオードＤ1 に印加される。このとき、
時定数を形成する抵抗器Ｒ2 とコンデンサＣ1 に対し
て、ツェナーダイオードＤ1 と抵抗器Ｒ3 により定まる
一定の直流電圧が印加され、遅延回路を形成するコンデ
ンサＣ1 の端子電圧は常に一定の割合で指数関数的に上
昇する。
り、ツェナーダイオードＤ1 に印加される。このとき、
時定数を形成する抵抗器Ｒ2 とコンデンサＣ1 に対し
て、ツェナーダイオードＤ1 と抵抗器Ｒ3 により定まる
一定の直流電圧が印加され、遅延回路を形成するコンデ
ンサＣ1 の端子電圧は常に一定の割合で指数関数的に上
昇する。
【００２１】コンデンサＣ1 の端子電圧がトランジスタ
Ｑ1,Ｑ2 のベースとエミッタ間電圧Ｖbeを越えると、Ｑ
1 ＝Ｑ2 ＝オンになってＱ3 がオンになり、負荷に対し
て電源電圧が直接に印加されて通常動作にはいる。即
ち、負荷側は常に一定時間だけ遅れて通常動作になる。
Ｑ1,Ｑ2 のベースとエミッタ間電圧Ｖbeを越えると、Ｑ
1 ＝Ｑ2 ＝オンになってＱ3 がオンになり、負荷に対し
て電源電圧が直接に印加されて通常動作にはいる。即
ち、負荷側は常に一定時間だけ遅れて通常動作になる。
【００２２】ここで、トランジスタＱ1,Ｑ2 のベースと
エミッタ間の電圧Ｖbeは比較的小さいため、ツェナーダ
イオードＤ1 が無い場合はコンデンサＣ1 を大きくし、
該コンデンサＣ1 の両端電圧が直線変化に近くなるよう
にしなければならない。
エミッタ間の電圧Ｖbeは比較的小さいため、ツェナーダ
イオードＤ1 が無い場合はコンデンサＣ1 を大きくし、
該コンデンサＣ1 の両端電圧が直線変化に近くなるよう
にしなければならない。
【００２３】また、抵抗器Ｒ2 を大きくすると、トラン
ジスタＱ1,Ｑ2 に加わる電圧が小さくなり、トランジス
タＱ1,Ｑ2 のベース電流が減少するため、トランジスタ
Ｑ1,Ｑ2 は動作しない。なお、これらの事柄はツェナー
ダイオードＤ1 を設けることで解決される。
ジスタＱ1,Ｑ2 に加わる電圧が小さくなり、トランジス
タＱ1,Ｑ2 のベース電流が減少するため、トランジスタ
Ｑ1,Ｑ2 は動作しない。なお、これらの事柄はツェナー
ダイオードＤ1 を設けることで解決される。
【００２４】
【発明の効果】以上の説明から明らかなように本発明に
よれば、小電力・小型部品で回路が形成できるようにな
り、従って小さな実装面積で安定した動作が実現できる
という効果を奏する。
よれば、小電力・小型部品で回路が形成できるようにな
り、従って小さな実装面積で安定した動作が実現できる
という効果を奏する。
【図１】 本発明の一実施例の回路を示す図である。
【図２】 従来の一実施例の回路構成を示す図である。
Ｑ1,Ｑ2,Ｑ3 はトランジスタ Ｄ1 はツェナーダイオード Ｃ1 はコンデンサ ＣL は側路コンデンサ Ｒ1 〜Ｒ6 は抵抗器 ＲS は直列抵抗器
Claims (1)
- 【請求項１】 直流電源側と負荷側間を結ぶ直列抵抗器
（ＲS ）に並列に接続される部分を有し、スイッチング
特性を有するトランジスタ( Ｑ1,Ｑ2,Ｑ3)と抵抗器（Ｒ
4 〜Ｒ6)および直列抵抗器（ＲS ）から成るスイッチン
グ手段と、 直流電圧Ｖs をもとに一定の割合で指数関数変化の出力
電圧を形成するためのツェナーダイオード（Ｄ1 ）と抵
抗器（Ｒ1 〜Ｒ3 ）およびコンデンサ（Ｃ1 ）から成る
遅延手段を設け、 該遅延手段からの出力電圧が一定値に達したときに前記
スイッチング手段を短絡するようにしたことを特徴とす
る突入電流防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4127138A JPH05328599A (ja) | 1992-05-20 | 1992-05-20 | 突入電流防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4127138A JPH05328599A (ja) | 1992-05-20 | 1992-05-20 | 突入電流防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05328599A true JPH05328599A (ja) | 1993-12-10 |
Family
ID=14952560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4127138A Withdrawn JPH05328599A (ja) | 1992-05-20 | 1992-05-20 | 突入電流防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05328599A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102055304A (zh) * | 2009-10-28 | 2011-05-11 | 和硕联合科技股份有限公司 | 电源连接管理装置 |
| JP2016220414A (ja) * | 2015-05-21 | 2016-12-22 | 日東工業株式会社 | 計測装置 |
-
1992
- 1992-05-20 JP JP4127138A patent/JPH05328599A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102055304A (zh) * | 2009-10-28 | 2011-05-11 | 和硕联合科技股份有限公司 | 电源连接管理装置 |
| JP2016220414A (ja) * | 2015-05-21 | 2016-12-22 | 日東工業株式会社 | 計測装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5079455A (en) | Surge current-limiting circuit for a large-capacitance load | |
| US20060164778A1 (en) | Inrush current limiting circuit | |
| AU641491B2 (en) | Current limiter circuit | |
| US5942881A (en) | Constant-voltage power supply circuit with a current limiting circuit | |
| EP1210770B1 (en) | Two-terminal switch circuit | |
| US4514679A (en) | Secondary switch controller circuit for power supply | |
| JPH05328599A (ja) | 突入電流防止回路 | |
| JPS6264256A (ja) | リレ−駆動回路 | |
| JPH0331011B2 (ja) | ||
| KR930005473Y1 (ko) | 돌입 전류 제한회로 | |
| EP0006287B1 (en) | Master-slave flip-flop circuits | |
| JP3417858B2 (ja) | カレントリミッタ機能付き電源装置 | |
| JP2735524B2 (ja) | リップルフィルタ | |
| JP2898997B2 (ja) | ソリッド・ステート・リレー | |
| JPH0139118Y2 (ja) | ||
| JP2994380B1 (ja) | 直流電源回路 | |
| JPS6325907Y2 (ja) | ||
| JPS6338694Y2 (ja) | ||
| JP2601724Y2 (ja) | 起動回路 | |
| JP3369490B2 (ja) | 電源回路用カレントリミッタ回路 | |
| JPS5842971B2 (ja) | 近接スイッチ | |
| JPH03101518A (ja) | 負荷駆動回路 | |
| JPS6176027A (ja) | 突入電流防止回路 | |
| JP3365865B2 (ja) | 定電圧電源回路 | |
| KR870001208Y1 (ko) | 스텝 모우터 전류응답속도 개선회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |