JPS6342287B2 - - Google Patents
Info
- Publication number
- JPS6342287B2 JPS6342287B2 JP12974680A JP12974680A JPS6342287B2 JP S6342287 B2 JPS6342287 B2 JP S6342287B2 JP 12974680 A JP12974680 A JP 12974680A JP 12974680 A JP12974680 A JP 12974680A JP S6342287 B2 JPS6342287 B2 JP S6342287B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply circuit
- stabilized power
- transistor
- stabilized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 101150003970 Avr1 gene Proteins 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 9
- 101150072119 Avr4 gene Proteins 0.000 description 8
- 101100437155 Gallus gallus AVR2 gene Proteins 0.000 description 5
- 101100437156 Gallus gallus AVR3 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000009429 electrical wiring Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
本発明はマイクロコンピユータを使用した各種
応用製品に用いる電源装置に係り、互に電気的に
接続される２つの機器の電源電圧を互にほゞ同一
にし、上記２つの機器が安定して動作するように
構成することを目的とするものである。
応用製品に用いる電源装置に係り、互に電気的に
接続される２つの機器の電源電圧を互にほゞ同一
にし、上記２つの機器が安定して動作するように
構成することを目的とするものである。
一般にマイクロコンピユータを使用した各種応
用製品において本体側の機器と周辺側の機器をそ
れぞれ別々に構成したものが数多く存在する。と
ころでこの種の機器を構成する場合通常本体側の
機器と周辺側の機器にそれぞれ別々に安定化電源
回路を設けている。したがつてこの場合には本体
側の機器の電源電圧と周辺側の機器の電源電圧が
必ずしも一定の状況にならず、徐々にして本体側
の機器の電源電圧が周辺側の機器の電源電圧より
相当高くなることがある。そのため、この場合に
は、本体側の機器内で得られたアドレスやデータ
の出力レベルが周辺側の機器の電源電圧より高く
なることになり、周辺側の機器に設けたアドレ
ス・バツフアー・アンプやデータ・バツフアー・
アンプがCMOS−ICで構成されている場合ラツ
チアツプの原因になるという問題があつた。
用製品において本体側の機器と周辺側の機器をそ
れぞれ別々に構成したものが数多く存在する。と
ころでこの種の機器を構成する場合通常本体側の
機器と周辺側の機器にそれぞれ別々に安定化電源
回路を設けている。したがつてこの場合には本体
側の機器の電源電圧と周辺側の機器の電源電圧が
必ずしも一定の状況にならず、徐々にして本体側
の機器の電源電圧が周辺側の機器の電源電圧より
相当高くなることがある。そのため、この場合に
は、本体側の機器内で得られたアドレスやデータ
の出力レベルが周辺側の機器の電源電圧より高く
なることになり、周辺側の機器に設けたアドレ
ス・バツフアー・アンプやデータ・バツフアー・
アンプがCMOS−ICで構成されている場合ラツ
チアツプの原因になるという問題があつた。
本発明は以上のような従来の欠点を除去するも
のであり、簡単な構成で優れた電源装置を提供す
るものである。
のであり、簡単な構成で優れた電源装置を提供す
るものである。
以下、本発明の電源装置について一実施例の内
面とともに説明する。第１図、第２図は本発明の
電源装置における一実施例の概略電気的結線図で
あり、第１図は本体側の機器内の構成、第２図は
周辺側の機器内の構成をそれぞれ示している。
面とともに説明する。第１図、第２図は本発明の
電源装置における一実施例の概略電気的結線図で
あり、第１図は本体側の機器内の構成、第２図は
周辺側の機器内の構成をそれぞれ示している。
第１図において、Ｅは電源電池、J1は外部電源
接続用のジヤツク、D1，D2はダイオード、
AVR1はトランジスタQ1，Q2、抵抗R2，R3，Q4、
ツエナーダイオードD3、ダイオードD4より成る
第１の安定化電源回路、L1は第１の安定化電源
回路AVR１の出力端に接続された第１の負荷、
AVR２はトランジスタQ3，Q4，Q5、抵抗R5，
R6，R7はダイオードD5より成る第２の安定化電
源回路、L2は第２の安定化電源回路AVR２の出
力端に接続された第２の負荷、Ａは外部電源接続
用のジヤツクJ1に接続された端子VDC、ダイオー
ドD1とD2との接続点に接続された端子VBB、第１
の安定化電源回路AVR１の出力端に接続された
端子VDD、第２の安定化電源回路AVR２の出力端
に接続された端子VCC、アドレスライン用の端子
VA、データライン用の端子VD等を有するコネク
タである。
接続用のジヤツク、D1，D2はダイオード、
AVR1はトランジスタQ1，Q2、抵抗R2，R3，Q4、
ツエナーダイオードD3、ダイオードD4より成る
第１の安定化電源回路、L1は第１の安定化電源
回路AVR１の出力端に接続された第１の負荷、
AVR２はトランジスタQ3，Q4，Q5、抵抗R5，
R6，R7はダイオードD5より成る第２の安定化電
源回路、L2は第２の安定化電源回路AVR２の出
力端に接続された第２の負荷、Ａは外部電源接続
用のジヤツクJ1に接続された端子VDC、ダイオー
ドD1とD2との接続点に接続された端子VBB、第１
の安定化電源回路AVR１の出力端に接続された
端子VDD、第２の安定化電源回路AVR２の出力端
に接続された端子VCC、アドレスライン用の端子
VA、データライン用の端子VD等を有するコネク
タである。
そして、第２図において、ＢはコネクタＡの各
端子VDC，VBB，VDD，VA，VD等に接続される各
端子VDC，VBB，VDD，VA，VD等を有するコネク
タ、AVR３はトランジスタQ11，Q12、抵抗R11，
R12、ダイオードD11より成る第３の安定化電源
回路、L3は第３の安定化電源回路AVR３の出力
端に接続された負荷、AVR４はトランジスタ
Q13，Q14，Q15、抵抗R13，R14、ダイオードD12
より成る第４の安定化電源回路、L4は第４の安
定化電源回路AVR４の出力端に接続された負荷、
J2は外部電源接続用のジヤツクである。
端子VDC，VBB，VDD，VA，VD等に接続される各
端子VDC，VBB，VDD，VA，VD等を有するコネク
タ、AVR３はトランジスタQ11，Q12、抵抗R11，
R12、ダイオードD11より成る第３の安定化電源
回路、L3は第３の安定化電源回路AVR３の出力
端に接続された負荷、AVR４はトランジスタ
Q13，Q14，Q15、抵抗R13，R14、ダイオードD12
より成る第４の安定化電源回路、L4は第４の安
定化電源回路AVR４の出力端に接続された負荷、
J2は外部電源接続用のジヤツクである。
上記実施例において第１〜第４の各安定化電源
回路AVR１〜AVR４の動作原理は基本的に同一
である。したがつてここでは第１の安定化電源回
路AVR１の動作について詳しく説明し、他の安
定化電源回路の動作についてはその説明を省略す
る。
回路AVR１〜AVR４の動作原理は基本的に同一
である。したがつてここでは第１の安定化電源回
路AVR１の動作について詳しく説明し、他の安
定化電源回路の動作についてはその説明を省略す
る。
第１の安定化電源回路においてトランジスタ
Q2のベースには抵抗R2、ツエナーダイオードD3
によつて安定化された電圧が印加される。したが
つてトランジスタQ2に所定の電流が流れトラン
ジスタQ1のコレクタに出力が現われる。そして、
トランジスタQ1のコレクタに現われた出力は一
部ダイオードD4を介してトランジスタQ2のエミ
ツタに帰還されることになり、このループを通し
てトランジスタQ1のコレクタに現われる出力が
安定化される。
Q2のベースには抵抗R2、ツエナーダイオードD3
によつて安定化された電圧が印加される。したが
つてトランジスタQ2に所定の電流が流れトラン
ジスタQ1のコレクタに出力が現われる。そして、
トランジスタQ1のコレクタに現われた出力は一
部ダイオードD4を介してトランジスタQ2のエミ
ツタに帰還されることになり、このループを通し
てトランジスタQ1のコレクタに現われる出力が
安定化される。
尚、トランジスタQ1のコレクタに現われる電
圧はトランジスタQ1のベース、エミツタ間電圧
とダイオードD4の両端電圧が等しいため、トラ
ンジスタQ2のベース電圧とほゞ等しい値になる。
圧はトランジスタQ1のベース、エミツタ間電圧
とダイオードD4の両端電圧が等しいため、トラ
ンジスタQ2のベース電圧とほゞ等しい値になる。
同様に第２〜第４の安定化電源回路AV２〜
AVR４によつて得られる出力電圧もトランジス
タQ5，Q12，Q15のベースに印加される電圧と
ほゞ同一になる。すなわち、第３の安定化電源回
路AVR３については第１の安定化電源回路AVR
１の出力電圧がそのままトランジスタQ12のベー
スに印加されるためその出力電圧は第１の安定化
電源回路AVR１の出力電圧とほゞ同一になる。
そして、第２、第４の安定化電源回路AVR２，
AVR４については、トランジスタQ5，Q15のベ
ースにそれぞれトランジスタQ3，Q13を介して第
１の安定化電源回路AVR１によつて得られた出
力電圧が印加されるためその出力電圧は第１の安
定化電源回路AVR１によつて得られた出力電圧
よりトランジスタQ3，Q13による電圧降下分だけ
低い値になる。しかしながらトランジスタQ3，
Q13による電圧降下はトランジスタQ3，Q13を完
全にオンした状態で0.1V以内に抑えることがで
きるため実質的に第２、第４の安定化電源回路
AVR２，AVR４でも第１の安定化電源回路
AVR１によつて得られる出力電圧とほゞ同一の
出力電圧を得ることができる。
AVR４によつて得られる出力電圧もトランジス
タQ5，Q12，Q15のベースに印加される電圧と
ほゞ同一になる。すなわち、第３の安定化電源回
路AVR３については第１の安定化電源回路AVR
１の出力電圧がそのままトランジスタQ12のベー
スに印加されるためその出力電圧は第１の安定化
電源回路AVR１の出力電圧とほゞ同一になる。
そして、第２、第４の安定化電源回路AVR２，
AVR４については、トランジスタQ5，Q15のベ
ースにそれぞれトランジスタQ3，Q13を介して第
１の安定化電源回路AVR１によつて得られた出
力電圧が印加されるためその出力電圧は第１の安
定化電源回路AVR１によつて得られた出力電圧
よりトランジスタQ3，Q13による電圧降下分だけ
低い値になる。しかしながらトランジスタQ3，
Q13による電圧降下はトランジスタQ3，Q13を完
全にオンした状態で0.1V以内に抑えることがで
きるため実質的に第２、第４の安定化電源回路
AVR２，AVR４でも第１の安定化電源回路
AVR１によつて得られる出力電圧とほゞ同一の
出力電圧を得ることができる。
以上実施例より明らかなように本発明の電源装
置は本体側の機器に設けた安定化電源回路の出力
を周辺側の機器に設けた安定化電源回路の入力と
し、両安定化電源回路よりほゞ同一の出力電圧が
得られるように構成したものであり、従来のよう
に一方の電源電圧が他方の電源電圧より大きくな
つてラツチアツプが起るようなことは全くなく、
実用上きわめて有利なものである。そして本発明
によればツエナーダイオードを第１の安定化電源
回路に用いているだけであり、したがつてその管
理もきわめて容易であるという利点を有する。
置は本体側の機器に設けた安定化電源回路の出力
を周辺側の機器に設けた安定化電源回路の入力と
し、両安定化電源回路よりほゞ同一の出力電圧が
得られるように構成したものであり、従来のよう
に一方の電源電圧が他方の電源電圧より大きくな
つてラツチアツプが起るようなことは全くなく、
実用上きわめて有利なものである。そして本発明
によればツエナーダイオードを第１の安定化電源
回路に用いているだけであり、したがつてその管
理もきわめて容易であるという利点を有する。
図は本発明の電源装置における一実施例の電気
的結線図であり、第１図は本体側、第２図は周辺
側のそれぞれの機器内の構成を示している。 Ｅ……電源電池、J1，J2……外部電源接続用の
ジヤツク、AVR１〜AVR４……安定化電源回
路、L1〜L4……負荷、Q1，Q2，Q4，Q5，Q11，
Q12，Q14，Q15……トランジスタ、Q3，Q13……
スイツチング用トランジスタ、R1〜R7，R11〜
R17……抵抗、D1，D2，D4，D5，D11，D12……
ダイオード、D3……ツエナーダイオード、Ａ，
Ｂ……コネクタ。
的結線図であり、第１図は本体側、第２図は周辺
側のそれぞれの機器内の構成を示している。 Ｅ……電源電池、J1，J2……外部電源接続用の
ジヤツク、AVR１〜AVR４……安定化電源回
路、L1〜L4……負荷、Q1，Q2，Q4，Q5，Q11，
Q12，Q14，Q15……トランジスタ、Q3，Q13……
スイツチング用トランジスタ、R1〜R7，R11〜
R17……抵抗、D1，D2，D4，D5，D11，D12……
ダイオード、D3……ツエナーダイオード、Ａ，
Ｂ……コネクタ。
Claims (1)
- １ 互に電気的に接続される２つの機器にそれぞ
れ安定化電源回路を設けると共に、一方の機器に
設けた安定化電源回路の出力を他方の機器に設け
た安定化電源回路の入力とし、上記他方の機器に
設けた安定化電源回路として、ベースが一方の機
器に設けた安定化電源回路の出力端に接続されエ
ミツタが抵抗を介してアースされた第１のトラン
ジスタと、上記エミツタが一方の機器に設けた安
定化電源回路の出力端に現われる第１の安定化出
力より高い電圧源に接続されベースが第１のトラ
ンジスタのコレクタに接続された第２のトランジ
スタと、この第２のトランジスタのコレクタに現
われた第２の安定化出力を第１のトランジスタの
エミツタにフイードバツクするためのダイオード
とを備えた安定化電源回路を用いたことを特徴と
する電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12974680A JPS5752925A (en) | 1980-09-17 | 1980-09-17 | Power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12974680A JPS5752925A (en) | 1980-09-17 | 1980-09-17 | Power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5752925A JPS5752925A (en) | 1982-03-29 |
| JPS6342287B2 true JPS6342287B2 (ja) | 1988-08-23 |
Family
ID=15017173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12974680A Granted JPS5752925A (en) | 1980-09-17 | 1980-09-17 | Power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5752925A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5980813U (ja) * | 1982-11-19 | 1984-05-31 | 日立電子株式会社 | 定電圧回路 |
| JPS59138337U (ja) * | 1983-03-07 | 1984-09-14 | 株式会社ボッシュオートモーティブ システム | 自動車機器制御用電源回路 |
-
1980
- 1980-09-17 JP JP12974680A patent/JPS5752925A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5752925A (en) | 1982-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4801860A (en) | Voltage stabilizer with a minimal voltage drop designed to withstand high voltage transients | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| US4063147A (en) | Stabilized power supply circuit | |
| US4774450A (en) | Stabilized power-supply circuit connectable with auxiliary electric source without an intermediary blocking diode | |
| JPH0666600B2 (ja) | 電流検出回路 | |
| JPS6342287B2 (ja) | ||
| JPH0339426B2 (ja) | ||
| JPH02117211A (ja) | 半導体装置 | |
| JP3286228B2 (ja) | 半導体集積回路 | |
| US3989997A (en) | Absolute-value circuit | |
| JP3267108B2 (ja) | モータの制御装置 | |
| JPS6342748Y2 (ja) | ||
| JPH0650015Y2 (ja) | 電源回路 | |
| JPH0346594Y2 (ja) | ||
| JPS60189521A (ja) | 電子電圧調整器 | |
| JPS59163916A (ja) | リセツトパルス発生装置 | |
| JPH0241925Y2 (ja) | ||
| JPH0434584Y2 (ja) | ||
| JPS59127540A (ja) | バツクアツプ用電源回路 | |
| JP2829738B2 (ja) | コンパレータ | |
| JPH032987Y2 (ja) | ||
| JPS59160313U (ja) | 電源回路 | |
| JPS58125913A (ja) | スイツチング回路接続回路装置 | |
| JPS603726A (ja) | 基準電源 | |
| JPS6158073B2 (ja) |