JP3286228B2 - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JP3286228B2
JP3286228B2 JP31457397A JP31457397A JP3286228B2 JP 3286228 B2 JP3286228 B2 JP 3286228B2 JP 31457397 A JP31457397 A JP 31457397A JP 31457397 A JP31457397 A JP 31457397A JP 3286228 B2 JP3286228 B2 JP 3286228B2
Authority
JP
Japan
Prior art keywords
transistor
integrated circuit
control
base
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31457397A
Other languages
English (en)
Other versions
JPH11136049A (ja
Inventor
倫也 細野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP31457397A priority Critical patent/JP3286228B2/ja
Publication of JPH11136049A publication Critical patent/JPH11136049A/ja
Application granted granted Critical
Publication of JP3286228B2 publication Critical patent/JP3286228B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、大きな出力を得よ
うとする場合に、半導体集積回路の内部の制御トランジ
スタと並列に外部にトランジスタを接続するように構成
された半導体集積回路に関する。
【0002】
【従来の技術】例えばシリーズレギュレータが形成され
た半導体集積回路では、集積回路内の制御トランジスタ
を制御して得られる出力よりも大きな出力を得るため
に、必要に応じて電流容量の大きなトランジスタを該制
御トランジスタと並列に外部に接続可能に構成される。
図3は、このような構成の従来の半導体集積回路の回路
図である。入力端子1と出力端子2間には、点線で示す
半導体集積回路6の内部で制御トランジスタQ1が直列
接続されており、トランジスタQ1はベースに接続する
制御回路5により制御される。トランジスタQ1のベー
スは端子3に導出されている。大きな出力を得るために
集積回路6の外部に別のトランジスタQ2を接続する場
合には、入力端子1と出力端子2間にトランジスタQ1
と並列に接続される。そして、トランジスタQ2を接続
する場合には、そのベースは端子3によりトランジスタ
Q1のベースと共に制御回路5に接続される。そして、
集積回路6の内部のトランジスタQ1の動作を停止さ
せ、外部のトランジスタQ2だけを制御トランジスタと
して動作させる。
【0003】ところが、外部のトランジスタQ2のベー
ス・エミッタ間電圧VBE2 が内部のトランジスタQ1の
ベース・エミッタ間電圧VBE1 よりも大きい場合には、
トランジスタQ2が動作することなくトランジスタQ1
だけが依然として動作し、過負荷の状態が発生する。そ
して、温度が上昇してベース・エミッタ間電圧VBE1
さらに下がり、発振を生じたり、破損する状態が発生し
やすい。いずれにせよ、トランジスタQ2が動作しない
場合には、目的とする大きな出力は得られない。
【0004】図4は、内部の制御トランジスタQ1の動
作を停止させ、外部に接続されるトランジスタQ2を確
実に動作させることのできる従来の半導体集積回路の回
路図である。集積回路6の外側に外部端子7を設け、ト
ランジスタQ2は外部端子7と出力端子2間に接続され
ている。外部端子7と集積回路6の入力端子1間には抵
抗R3が接続し、抵抗R3の両端には片側を接地された
コンデンサC1、C2が夫々接続している。集積回路6
の内部は図3と同様に形成され、制御トランジスタQ1
とトランジスタQ2のベースは集積回路6の端子3によ
り制御回路5に共通に接続される。入力は、外部端子7
に供給される。
【0005】図4においては、抵抗R3によりトランジ
スタQ1のエミッタ電圧をトランジスタQ2のエミッタ
電圧よりも低くすることにより、トランジスタQ1のベ
ース・エミッタ間に加わる電圧がトランジスタQ2のベ
ース・エミッタ間に加わる電圧よりも小さくなるように
してある。このようにすれば、外部にトランジスタQ2
を接続する場合には、そのベース・エミッタ間電圧V
BE2 がばらついても常に外部のトランジスタQ2を動作
させて出力を増すという初期の目的を達成できる。しか
し、トランジスタQ2の他に抵抗R3を外部に接続する
必要があり、また抵抗R3の接続による入力インピーダ
ンスの増加を防ぐためのコンデンサC1、C2の接続も
必要になる。さらに、外部端子7も必要になる。集積回
路6の外側に外部端子を設け、その外側に接続するトラ
ンジスタの他に複数の回路素子の接続を必要とすること
は、集積回路で目的を達成できない場合に最低限の回路
素子だけを外部に接続するという見地から望ましくな
い。
【0006】
【発明が解決しようとする課題】本発明の課題は、内部
の制御トランジスタと並列に外部にトランジスタを接続
する場合、他の回路素子や外部端子を必要としない半導
体集積回路を提供することにある。
【0007】
【課題を解決するための手段】内部には入力端子と出力
端子との間に直列接続された制御トランジスタと制御ト
ランジスタを動作させるための制御回路が構成され、外
部には制御トランジスタよりも大きな電流容量を持つ外
部トランジスタが制御トランジスタに対して並列に接続
された半導体集積回路において、制御トランジスタのベ
ース半導体回路素子のPN接合の一端に接続され、
N接合の他端は制御回路に接続されると共に半導体集積
回路の外側に露呈する第3の端子接続され、第3の端
子は外部トランジスタのベースに接続されることを特徴
とする。
【0008】
【発明の実施の形態】本発明の半導体集積回路では、制
御トランジスタのベースに接続するPN接合により発生
する電圧と該トランジスタのベース・エミッタ間電圧の
和の電圧を越えた電圧が、該トランジスタのエミッタと
PN接合の制御回路との接続点間に加えられた場合に、
該トランジスタが動作するように形成される。外部に接
続するトランジスタのベース・エミッタ間電圧がばらつ
いても、その電圧は該和の電圧よりも常に小さくなるか
ら制御トランジスタの動作は停止し、外部のトランジス
タだけを確実に動作させることができる。
【0009】
【実施例】以下、本発明の半導体集積回路の実施例を示
す回路図である図1を参照しながら説明する。なお、図
4、図5と同一部分は同じ符号を付与してある。図1に
おいて、半導体集積回路6の入力端子1と出力端子2間
にはPNP形の制御トランジスタQ1が直列接続されて
いる。トランジスタQ1のベースにはダイオードD1の
アノードが接続し、カソードはトランジスタQ3のコレ
クタに接続すると共に半導体集積回路6の外部に露呈す
る入力端子1、出力端子2とは別の端子3に接続する。
なお、ダイオードD1はコレクタ・ベース間を接続され
た、いわゆるダイオード接続されたトランジスタにより
一般に形成される。NPN形のトランジスタQ3のベー
スは、誤差増幅器4の出力側に接続し、エミッタは接地
される。抵抗R1と抵抗R2の直列回路が出力端子2と
接地間に接続し、抵抗R1、R2の接続点は誤差増幅器
4の非反転入力端子に接続する。誤差増幅器4の反転入
力端子には基準電圧VREが加えられる。トランジスタQ
1は、そのベース・エミッタ間電圧VBE1 とダイオード
D1のPN接合により発生する電圧の和の電圧以上の電
圧がダイオードD1のカソードとトランジスタQ1のエ
ミッタ間に加えられた時に動作する。夫々の電圧は0.6V
程度であるから和の電圧は、1.2V程度になる。
【0010】この半導体集積回路6は、出力端子2の出
力電圧に対応する電圧を抵抗R1、R2の直列回路によ
り検出する。誤差増幅器4は、検出した電圧と基準電圧
REを比較し、トランジスタQ3のコレクタ電流を増減
する。出力端子2に得られる出力電圧が設定された値よ
り低ければ、トランジスタQ3のコレクタ電流が増加
し、またトランジスタQ1のベース電流も増加する。出
力電圧が設定された値より高ければ、トランジスタQ3
のコレクタ電流とトランジスタQ1のベース電流は減少
する。このように誤差増幅器4とトランジスタQ3が制
御回路を形成し、制御トランジスタQ1のベース電流を
制御することにより、出力端子1に設定された出力電圧
が得られる。
【0011】電流容量の大きなトランジスタQ2を外部
に接続する場合には、そのエミッタを入力端子1、コレ
クタを出力端子2に接続し、さらにベースをダイオード
D1のカソードとトランジスタQ3のコレクタの接続点
に接続する端子3に接続することにより、トランジスタ
Q2はトランジスタQ1と並列接続される。この場合、
トランジスタQ2はベース・エミッタ間電圧VBE2 によ
り動作するが、トランジスタQ1は前記したように和の
電圧により動作する。トランジスタQ2のベース・エミ
ッタ間電圧VBE2 がばらついても、1.2V程度の和の電圧
よりも小さいことは明らかであり、外部に接続されたト
ランジスタQ2が確実に動作し、集積回路6の内部のト
ランジスタQ1は動作しない。したがって、電流容量の
大きなトランジスタQ2を制御回路で制御することによ
り、大きな出力を出力端子2に得ることができる。
【0012】図2は、本発明の半導体集積回路の他の実
施例を示す回路図である。入力端子1と出力端子2間に
制御トランジスタQ1が直列接続されているが、トラン
ジスタQ1は別のトランジスタQ4と共にダーリントン
回路を形成している。そして、トランジスタQ4のベー
スが、制御回路を形成するトランジスタQ3のコレクタ
に接続すると共に端子3に接続する。トランジスタQ2
に接続するPN接合は、トランジスタQ4のベース・エ
ミッタ間接合により形成される。外部のトランジスタQ
2は図1の場合と同様に入力端子1、出力端子2、端子
3に接続される。
【0013】図2の場合、トランジスタQ1のベース・
エミッタ間電圧VBE1 とトランジスタQ4のベース・エ
ミッタ間電圧VBE4 の和以上の電圧が、トランジスタQ
1のエミッタとトランジスタQ4のベース間に加えられ
た時にトランジスタQ1とトランジスタQ4は動作す
る。トランジスタQ2が並列接続された場合、そのベー
ス・エミッタ間電圧VBE2は和の電圧よりも明らかに小
さいから外部に接続されたトランジスタQ2が確実に動
作する。なお、実施例ではシリーズレギュレータを例に
とり説明したが、電流を制御する他の一般的な回路にも
応用できる。ダイオードは一般のダイオードの他に、シ
ョットキーダイオード等の種々のダイオードを使用でき
る。
【0014】
【発明の効果】以上述べたように、本発明の半導体集積
回路は内部の制御トランジスタのベースに半導体回路素
子のPN接合の一端を接続してあり、その他端を制御回
路に接続すると共に端子に導出してあり、外部に別のト
ランジスタが接続される場合には、その別のトランジス
タのベースが端子を介して制御回路に接続される。制御
トランジスタのベースと制御回路間にはPN接合による
電圧降下による電圧が発生するが、外部に接続されたト
ランジスタには発生しない。したがって、外部に接続さ
れたトランジスタを確実に動作させ、内部の制御トラン
ジスタの動作を停止させることができる。このことによ
り、外部に接続されるトランジスタの制御による大きな
出力が確実に出力端子に得られる。しかも、トランジス
タを除き外部端子や他の回路素子の接続は全く不要であ
り、必要に応じて最低限の回路素子だけを集積回路の外
部に接続するという見地から実用的な発明である。
【図面の簡単な説明】
【図1】 本発明の半導体集積回路の実施例を示す回路
図である。
【図2】 本発明の半導体集積回路の他の実施例を示す
回路図である。
【図3】 従来の半導体集積回路の回路図である。
【図4】 従来の半導体集積回路の他の回路図である。
【符号の説明】
1 入力端子 2 出力端子 3 端子 Q1 制御トランジスタ

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 内部には入力端子と出力端子との間に直
    列接続された制御トランジスタと該制御トランジスタを
    動作させるための制御回路が構成され、外部には該制御
    トランジスタよりも大きな電流容量を持つ外部トランジ
    スタが該制御トランジスタに対して並列に接続された半
    導体集積回路において、 制御トランジスタのベース半導体回路素子のPN接
    合の一端に接続され、該PN接合の他端は該制御回路
    接続されると共に半導体集積回路の外側に露呈する
    3の端子接続され、該第3の端子は該外部トランジス
    タのベースに接続されることを特徴とする半導体集積回
    路。
  2. 【請求項2】 該PN接合は、ダイオードにより形成さ
    れている請求項1の半導体集積回路。
  3. 【請求項3】 該PN接合は、制御トランジスタと共に
    ダーリントン回路を形成する別のトランジスタにより形
    成されている請求項1の半導体集積回路。
JP31457397A 1997-10-31 1997-10-31 半導体集積回路 Expired - Fee Related JP3286228B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31457397A JP3286228B2 (ja) 1997-10-31 1997-10-31 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31457397A JP3286228B2 (ja) 1997-10-31 1997-10-31 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH11136049A JPH11136049A (ja) 1999-05-21
JP3286228B2 true JP3286228B2 (ja) 2002-05-27

Family

ID=18054920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31457397A Expired - Fee Related JP3286228B2 (ja) 1997-10-31 1997-10-31 半導体集積回路

Country Status (1)

Country Link
JP (1) JP3286228B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006050074A (ja) * 2004-08-02 2006-02-16 New Japan Radio Co Ltd 利得可変型増幅器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020016043A1 (en) * 2000-07-28 2002-02-07 Toko, Inc. Semiconductor device
JP4838573B2 (ja) * 2005-11-24 2011-12-14 新日本無線株式会社 安定化電源回路
EP2387742B1 (en) * 2009-01-16 2015-09-23 Nxp B.V. Electronic circuit with a regulated power supply circuit
WO2020084966A1 (ja) * 2018-10-23 2020-04-30 日立オートモティブシステムズ株式会社 電子制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006050074A (ja) * 2004-08-02 2006-02-16 New Japan Radio Co Ltd 利得可変型増幅器

Also Published As

Publication number Publication date
JPH11136049A (ja) 1999-05-21

Similar Documents

Publication Publication Date Title
US5149199A (en) Temperature detection circuit used in thermal shielding circuit
JPS60118918A (ja) 直流電圧調整装置
US4801860A (en) Voltage stabilizer with a minimal voltage drop designed to withstand high voltage transients
US4578633A (en) Constant current source circuit
US5175489A (en) Current-detecting circuit
CA1228129A (en) Transistor protection circuit
JP3286228B2 (ja) 半導体集積回路
JPH0546571B2 (ja)
US4501933A (en) Transistor bridge voltage rectifier circuit
JPS5836015A (ja) 可変電子インピ−ダンス装置
US4017749A (en) Transistor circuit including source voltage ripple removal
US4381484A (en) Transistor current source
JP2741590B2 (ja) トランジスタの動作電流安定化回路装置
US4560919A (en) Constant-voltage circuit insensitive to source change
JP3425961B2 (ja) 制御回路装置
JPH08185232A (ja) シャントレギュレータ
JP2560010B2 (ja) 積層pnpトランジスタ−の反飽和回路
US4374356A (en) Constant voltage circuit
JP4130856B2 (ja) 電流源回路
JPH0534028Y2 (ja)
JPH032987Y2 (ja)
JPS6117620Y2 (ja)
JPS599297Y2 (ja) 電圧レギレ−タ
JPH0381325B2 (ja)
JPH022545B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090308

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100308

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100308

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100308

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110308

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110308

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120308

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120308

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120308

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120308

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130308

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140308

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees