JPH0381325B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体集積回路に適するカレントミラ
ー回路に関するものである。

従来より半導体集積回路に適したカレントミラ
ー回路として第１図、第２図に示されるものがあ
る。

第１図において、第１のトランジスタ１はコレ
クタとベースが共通に接続されてダイオード接続
となつており、その接続点に入力端子２が接続さ
れている。第１の出力トランジスタ３のコレクタ
は第１の出力端子４へ接続され、第２の出力トラ
ンジスタ５のコレクタは第２の出力端子６へ接続
され、これら第１、第２の出力トランジスタ３，
５のベースは共通に第１のトランジスタ１のベー
スへ接続されている。第１のトランジスタ１と第
１、第２の出力トランジスタ３，５のエミツタは
共通に接続されて、端子７を介して例えば接地電
位である基準電位に接続されている。

ここで第１のトランジスタ１と第１、第２の出
力トランジスタ３，５は同一ペレツト上に同じ形
状で作られているので、これらトランジスタ１，
３、５の電気的特性の整合が一致している。この
ため第１のトランジスタ１に流れる電流と第１、
第２の出力トランジスタ３，５に流れる電流は等
しくなる。よつて入力端子２に供給される電流と
等しい電流を第１、第２の出力端子４，６から取
り出すことができカレントミラー回路として動作
している。

又、第２図の従来例は基本的には第１図に示し
た従来例と同じであるが、第１のトランジスタ１
のベース・コレクタ間に第２のトランジスタ８の
エミツタ・ベース間が追加接続されている。すな
わち、入力端子２に第１のトランジスタ１のコレ
クタと第２のトランジスタ８のベースが接続さ
れ、第２のトランジスタ８のコレクタは電圧源へ
端子９を介して接続され、第２のトランジスタ８
のエミツタは第１のトランジスタ１と第２、第３
の出力トランジスタ３，５のベースへ接続され、
第１のトランジスタ１と第１、第２の出力トラン
ジスタ３，５のエミツタは共通に接続されて端子
７を介して接地電位等の基準電位へ接続されてい
る。

第２図に示した従来例も、第１図と同じく第１
のトランジスタ１と第１、第２の出力トランジス
タ３，５は電気的特性の整合がとられているた
め、入力端子２に供給される電流と等しい電流を
第１、第２の端子４，６より取り出すことができ
カレントミラー回路として動作している。

以上説明したように、第１図、第２図に示した
従来例では、入力端子に供給される電流と等しい
電流を複数の出力端子からそれぞれ取り出すカレ
ントミラー回路を構成している。

しかし、第１図、第２図に示した従来例では、
第１の出力端子４に接続される負荷が過大であつ
たり第１の出力端子４に印加される電圧が十分で
ないと、第２の出力端子６から取り出される電流
が小さくなつてしまう欠点があつた。すなわち、
第１の出力端子４に過大な負荷が接続された場
合、同端子からの電流にもとづき同負荷での電圧
降下が大きくなり、電源電圧は一定であることか
らトランジスタ３のコレクタ−エミツタ間電圧が
トランジスタ動作するに必要な電圧よりも小さく
なり、この結果、トランジスタ３は飽和すること
になる。トランジスタ３が飽和することはそのベ
ース・コレクタ接合が順方向にバイアスされるこ
とであり、ベースからコレクタへ電流が流れその
分トランジスタ３のベースに流れる電流が大きく
なる。当然のことながら電流の増大分は飽和する
前のトランジスタのベース電流よりもはるかに大
きい。トランジスタ３へのベース電流が増大する
分トランジスタ１に流れるベース電流、したがつ
てコレクタ電流が減少し、第２の出力トランジス
タ５はトランジスタ１と同様に動作するので、同
トランジスタ５に流れる電流も減少する。また、
トランジスタ３が飽和することはそのベース・エ
ミツタ間のインピーダンスが下がることを意味
し、同トランジスタへのベース電流はますます増
大し、その結果、トランジスタＱ１，Ｑ５へのベ
ース電流がますます減少して第２の出力トランジ
スタ５に流れる電流はさらに減少する。トランジ
スタ１，３，５のエミツタにそれぞれ抵抗を設け
れば、トランジスタの飽和によるベース・エミツ
タ間インピーダンスの低下にもとづくベース電流
の増大を抑えることができるが、ベース・コレク
タ接合の順方向バイアスによるベース電流の増大
に対しては何ら効果がない。

第２図に示した従来例の方は、第１図に示した
従来例よりも第２のトランジスタ８の電流増幅作
用のため改善されてはいるが十分ではなかつた。

本発明の目的は入力端子からの電流値に関係す
る電流値の電流を複数の出力端子からそれぞれ得
るカレントミラー回路に於いて、出力端子の負荷
の影響が他の出力端子に影響しないようにしたカ
レントミラー回路を得ることにある。

本発明によれば、エミツタを基準電位に直流的
に接続した少くとも第１、第２、第３のトランジ
スタと、第１のトランジスタのコレクタに接続さ
れた電流入力端子と、第１のトランジスタのコレ
クタにベースが接続された第４のトランジスタ
と、第４のトランジスタのエミツタと第１、第
２、第３のトランジスタの各ベースとを独立に抵
抗を介して接続する手段と、第２のトランジスタ
のコレクタに接続された第１の電流出力端子と、
第３のトランジスタのコレクタに接続された第２
の電流出力端子とを含むカレントミラー回路を得
る。

次に、図面を参照して、本発明をより詳細に説
明する。

本発明によるカレントミラー回路の実施例を第
３図に示す。第３図において、構成上は、第２図
に示した従来例と抵抗１０，１１，１２がそれぞ
れ第２のトランジスタ８のエミツタから第１のト
ランジスタ１のベースと第１、第２の出力トラン
ジスタ３，５のベースに追加接続されているが点
が異なる。他は第２図に示した従来例と同じであ
り、第１のトランジスタ１、第１の出力トランジ
スタ３および第２の出力トランジスタ５の電気的
特性は互いに整合がとられている。

本実施例によるカレントミラー回路において
は、抵抗１０，１１，１２の値がそれぞれ第１の
トランジスタ１と第１、第２の出力トランジスタ
３，５の実効エミツタ面積に反比例するように選
ばれる。このように抵抗値を選定すると、抵抗１
０，１１，１２における電圧降下は等しくなる。
したがつて第１のトランジスタ１と第１、第２の
出力トランジスタ３，５に流れる電流はそれぞれ
のトランジスタの実効エミツタ面積に比例してい
る。したがつて通常の動作では入力端子２に供給
された電流と等しいかあるいは比例した電流を第
１、第２の出力端子４，６より取り出している。

さらに第１の出力端子４に接続された負荷が過
大であつたり第１の出力端子４に印加される電圧
が十分でなく第１の出力トランジスタ３が飽和し
た場合にも抵抗１１が第１の出力トランジスタ３
のベースへ接続されているため、第１の出力トラ
ンジスタ３のベース電流が大きくなるのを制限す
る。すなわち、第１の出力トランジスタ３が飽和
して、第１の出力トランジスタ３のベース・エミ
ツタ間のインピーダンスが下がつても抵抗１１が
あるため、第２のトランジスタ８のエミツタから
みたインピーダンスの変化が押えられているの
で、第２のトランジスタ８のエミツタ電圧は変化
しない。よつて第２の出力トランジスタ５に流れ
る電流は変化しないので、第２の出力端子６より
取り出される電流には影響を与えないようにでき
る。

このように、第１の出力端子４に接続される負
荷が過大であつたり、第１の出力端子に印加され
る電圧が十分でなく、第１の出力端子４にコレク
タが接続されている第１の出力トランジスタ３が
飽和した場合にも、第２の出力端子６からは入力
端子２へ供給される電流と等しいか又は比例する
電流を取り出すことのできる。また、第２の出力
端子６に印加される負荷や電圧の影響も第１の出
力端子４の出力電流にも表われない。

第４図に、本発明による他の実施例を示してい
る。第３図に示した実施例と比較すると第１のト
ランジスタ１と第１、第２のトランジスタ３，５
のエミツタがそれぞれ抵抗１３，１４，１５を介
して共通に例えば接地端子である基準電位端子７
に接続されている点で異なつている。ここで抵抗
１３，１４，１５はそれぞれ第１のトランジスタ
１と第１、第２の出力トランジスタ３，５の実効
エミツタ面積に反比例するように選ばれている。

第４図に示した実施例では抵抗１３，１４，１
５によつて出力インピーダンスが増加し、出力電
流の定電流特性が改善される。出力端子４，６の
一方の過大負荷や過少電圧の影響が他の出力端子
の出力電流にあらわれないのは第３図の実施例と
同じである。

【図面の簡単な説明】

第１図は従来例を示す回路図である。第２図は
他の従来例を示す回路図である。第３図は本発明
の一実施例によるカレントミラー回路を示す回路
図である。第４図は本発明の他の実施例によるカ
レントミラー回路を示す回路図である。 １，３，５，８……トランジスタ、２……入力
端子、４，６……出力端子、７，９……端子、１
０，１１，１２，１３，１４，１５……抵抗。

Claims (1)

【特許請求の範囲】
1. １ それぞれがエミツタ、ベースおよびコレクタ
   を有し互いに電気的特性の整合がとられている第
   １、第２および第３のトランジスタと、これら第
   １、第２および第３のトランジスタのエミツタを
   基準端子に直流的にそれぞれ接続する手段と、前
   記第１のトランジスタのコレクタを入力端子に直
   流接続する手段と、前記第２および第３のトラン
   ジスタのコレクタを第１および第２の出力端子に
   それぞれ接続する手段と、前記第１のトランジス
   タのコレクタに接続されたベースおよび電位供給
   端子に接続されたコレクタを有する第４のトラン
   ジスタと、前記第４のトランジスタのエミツタを
   前記第１、第２および第３のトランジスタのベー
   スにそれぞれ接続する第１、第２および第３の抵
   抗とを有し、前記第１、第２および第３の抵抗の
   値はそれぞれ前記第１、第２および第３のトラン
   ジスタの実効エミツタ面積に反比例するように設
   定され、前記第２および第３のトランジスタの一
   方が当該トランジスタの出力端子に過大の負荷が
   接続されたり不充分な電圧が印加されたりするこ
   とにより飽和状態になつたときに生じる当該トラ
   ンジスタのベース電流の変動を当該トランジスタ
   のベースに接続された抵抗で制限して前期第１の
   トランジスタと前記第２および第３のトランジス
   タの他方とのベース電流の変動を抑え、前記入力
   端子に供給される入力電流と前記第２および第３
   のトランジスタの前記他方のコレクタが接続され
   た出力端子から得られる出力電流との比例関係を
   保つように制御したことを特徴とするカレントミ
   ラー回路。