JPS5873213A - カレントミラ−回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路に適するカレ、／ト＜ラー回路
に関するものである。

従来より半導体集積回路に適したカレントミラー回路と
して第１図、第２図に示されるものがある。

第１図において、第１のトランジスタ１はコレクタとペ
ースが共通に接続されてダイオード接続となっており、
その接続点に入力端子２が接続されている。第１の出力
トランジスタ３のコレクタは第１の出力端子４へ接続さ
れ、第２の出力トランジスタ５のコレクタは第２の出力
端子６へ接続され、これら第１．第２の出力トランジス
タ３゜５０ペースは共通に第１のトランジスタ１のベー
スへ接続されている。第１のトランジスタｌと第１、第
２の出力トランジスタ３，５のエミッタは共通に接続さ
れて、端子７を介して例えば接地電位である基準電位に
接続されて−る。

ここで第１のトランジスタｌと第１．第２の出力トラン
ジスタ３．５は同一ベレット上に同じ形状で作られゼい
るので、これらトランジスタｌ。

３．５の電気的特性の整合が一致しているｂこのため第
１のトランジスタ１に流れる電流と第１゜第２の出カド
２ンジスタ３，５に流れる電流は等しくなる。よって入
力端子２に供給さｎる電流と等しい電流を第１．第２の
出力端子４．６から取り出すことができカレントミラー
回路として動作している。

又、第２図の従来例は基本的には第１図に示した従来例
と同じであるが、第１のトランジスタ１のペース書コレ
クタ間に第２のト−）／ラスタ８のエミッタ・ペース間
が追加接続されている。すなわち、入力端子２に第１の
トランジスタ１のコレクタと第２のトランジスタ８０ペ
ースが接続され、第２のトランジスタ８のコレクタは電
圧源へ端子９を介して接続され、第２のトランジスタ８
のエミ、りは第１のトランジスタ１と第２．第３の出力
トランジスタ３，５のベースへ接続され、第１のトラン
ジスタ１と第１．第２の出力トランジスタ３，５のエミ
ッタは共通に接続されて端子７を介して接地電位等の基
準電位へ接続されている。

第２図に示した従来例も、第１図と同じく第１のトラン
ジスタｌと第１．第２の出力トランジスタ３，５は電気
的特性の整合がとられているため、入力端子２に供給さ
れる電流と等しい電流を第１゜第２の端子４，６より取
り出すことができカレントミラー回路として動作してい
る。

以上説明したように、第１図、第２図に示した従来例で
は、入力端子に供給される電流と等しい電流を複数の出
力端子からそれぞれ取り出すカレントミラー回路を構成
している。

しかし、第１図、第２図に示した従来例では、第１の出
力端子４に接続される負荷が過大であったり、又は第１
の出力端子４に印加さｎる電圧が十分でないと、＠２の
出力端子６から取り出さ扛る電流が小さくなってしまう
欠点があった。これは、第１の出力トランジスタ３が飽
和して、その電流増幅率ｈＦＫが下がってしまい、第１
の出力トランジスタ３のペースに流れる電流が大きくな
ってしまう丸め、第１図に示した従来例では入力端子２
に供給された電流が第１の出力トランジスタ３０ベース
へ流れてしまうため、第１のトランジスタｌへ流れる電
流が減少し、第２の出力トランジスタ５に流れる電流も
減少してしまうためである。ｔｐＪｚ図に示した従来例
でも、第１の出力トランジスタ３が飽和すると第１の出
力トランジスタ３のペース・エミッタ間のインピーダン
スが下がる。

第２図に示した従来例の方は、第１図に示した従来例よ
りも第２のトランジスタ８の電流増幅作用のため改善さ
れてはいるが十分ではなかった。

本発明の目的は入力端子からの電流値に関係する電流値
の電流を複数の出力端子からそれぞれ得るカレント１−
）−回路に於いて、出力端子の負荷の影曽が他の出力端
子に影響しないようにし九カレントミラー回路を得るこ
とにある。

本発明によれば、エミッタを基準電位に直流的に接続し
た少くとも第１．第２．第３のトランジスタと、第１の
トランジスタのコレクタに接続され比重流入力端子と、
第１のトランジスタのコレクタにベースが接続された第
４のトランジスタと、第４のトランジスタのエミッタと
第１．第２．第３のトランジスタの各ペースとを独立に
抵抗を介して接続する手段と、第２のトランジスタのコ
レクタに接続された第１の電流出力端子と、第３のトラ
ンジスタのコレクタに接続された第２の電流出力端子と
を含むカレントミラー回路を得る。

次に、図面を参照して、本発明をより詳細に説明する。

本発明によるカレントミラー回路の実施例を第３図に示
す。第３図において、構成上は、第２図に示した従来例
と抵抗１０，１１．１２がそｎぞれ第２のトランジスタ
８のエミッタから第１のトランジスタ１０ベースと第１
．第２の出力トランジスタ３，５のベースに追加接続さ
れている点が異なり、他は第２図に示した従来例と同じ
である。

本実施例によるカレント＜ラー回路においては、抵抗１
０，１１．１２の値がそれぞれ第１のトランジスタ１と
第１．第２の出力トランジスタ３゜５の実効エミ、り面
積に反比例するように選ばれる。このように抵抗値を選
定すると、抵抗１０゜１１．１２における電圧降下は等
しくなる。したがって第１のトランジスタ・１と第１．
第２の出力トランジスタ３，５に流れる電流はそれぞれ
のトランジスタの実効エミッタ面積に比例している。

したがって通常の動作では入力端子２に供給された電流
と等しいかあるいは比例した電流を第１゜第２の出力端
子４，６より取り出している。

さらに第１の出力端予盛に接続された負荷が過大であっ
たり第１の出力端子４に印加される電圧が十分でなく第
１の出力トランジスタ３が飽和した場合にも抵抗１１が
第１の出力トランジスタ３０ペースへ接続されているた
め、第１の出力トランジスタ３０ペース電流が大きくな
るのを制限する。すなわち、第１の出力トランジスタ３
が飽和して、第１の出力トランジスタ３のペース・エイ
、り間のインピーダンスが下がっても抵抗１１がある丸
メ、第２のトランジスタ８の二定ツタからみたインピー
タンスの変化が押えられているので、第２のトランジス
タ８のエミッタ電圧は変化しない。よって第２の出力ト
ランジスタ５に流れる電流は変化しないので、第２の出
力端子６より取り出される電流には影響を与えないよう
にできる。

このように、第１の出力端子４に接続される負荷が過大
であうたり、第１の出力端子に印加される電圧が十分で
なく、第１の出力端子４にコレクタが接続されている第
１の出力トランジスタ３が飽和した場合にも、第２の出
力端子６からは入力端子２へ供給される電流と等しいか
又は比例する電流を取り出すことのできる。また、第２
の出力端子６に印加される負荷や電圧の影響も第１の出
力端子４の出力電流にも表われない。

第４図に、本発明による他の実施例を示している。第３
図に示した実施例と比較すると第１のトランジスタ１と
第１．第２のトランジスタ３，５のエミ、りがそれぞれ
抵抗１３，１４．１５を介して共通に例えば接地端子で
ある基準電位端子７に接続されている点で異なりでいる
。ここで抵抗１３１１４９１５はそれぞれ第１のトラン
ジスタ１と第１．第２の出カド２ンジスタ３，５の実効
エミッタ面積に反比例するように選ばれている。

第４図に示した実施例では抵抗１３，１４．１５によっ
て出力インピーダンスが増加し、出力電流の定電流特性
が改善される。出力端子４，６の一方の過大負荷や過少
電圧の影響が他の出力端子の出力電流にあられれないの
は第３図の実施例と同じである。

【図面の簡単な説明】

第１図は従来例を示す回路図である。第２図は他の従来
例を示す回路図である。第３図は本発明の一冥施例によ
るカレン）１ラ一回路を示す回路図である。第４図は本
発明の他の実施例によるカレントミラー回路を示す回路
図である。 ｔ　、３．５．８・・・・・・トランジスタ、２・・・
・・・入力端子、４，６・・・・・・出力端子、７，９
・・・・・・端子、１０．１１，１２．１３，１４．１
５・・・・・・抵抗。 ＠１図

Claims (1)

【特許請求の範囲】
1. 七ｎぞれエイツタが基準電位端に直流的に接続された第
   １．第２および第３のトランジスタと、前記第１のトラ
   ンジスタのコレクタに接続された電流入力端子と、前記
   第１のトランジスタのコレクタにペースが接続された第
   ４のトランジスタと、前記第４のトランジスタの類ツタ
   と前記第１゜第２および第３のトランジスタのベースと
   を独立に抵抗を介して接続する手段と、前記第２のトラ
   ンジスタのコレクタに接続された第１の電流出力端子と
   、前記第３のトランジスタのコレクタに接続された第２
   の電流出力端子とを有することを特徴とするカレントミ
   ラー回路。