JPS59176680A - 電流検出回路 - Google Patents

電流検出回路

Info

Publication number
JPS59176680A
JPS59176680A JP58050714A JP5071483A JPS59176680A JP S59176680 A JPS59176680 A JP S59176680A JP 58050714 A JP58050714 A JP 58050714A JP 5071483 A JP5071483 A JP 5071483A JP S59176680 A JPS59176680 A JP S59176680A
Authority
JP
Japan
Prior art keywords
current
transistor
circuit
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58050714A
Other languages
English (en)
Other versions
JPH0648280B2 (ja
Inventor
Hajime Mori
盛 一
Masaru Hashimoto
勝 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58050714A priority Critical patent/JPH0648280B2/ja
Publication of JPS59176680A publication Critical patent/JPS59176680A/ja
Publication of JPH0648280B2 publication Critical patent/JPH0648280B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、たとえばラジオ受信機の同調状態指示回路と
かレベルメータ回路などに用いられ、入力電流が基準値
以上か否かの判別を行なう電流検出回路に係り、特にモ
ノリシック集積回路化される電流検出回路に関する。
〔発明の技術的背景〕
この種の電流検出回路の従来例を第1図に示している。
即ち、QP+およびQ、2はPNP形のトランジスタで
あって第1の力1/アントラー回路lを形成しており、
QN+およびQN2はNPN形のトランジスタであって
第2のカレントミラー回路2を形成している。そして、
第1のカレントミラー回路lの入力側が入力電流端子3
に接続され、第2のカレントミラー回路2の入力側に基
準電流値エルの定電流源4が接続され、上記両カレント
ミラー回路1.2の出力側同志が一括されて電流出力端
子5に接続されている。
而して、入力電流端子3を流れる入力電流IInが基準
電流値I8より小さいときには、トランジスタQ、2の
電流(=11n)がトランジスタQN2の電流(=1)
より小さくなるので、電流出力端子5から(Iin−I
、)なる電流が流入する。
これに対して、Ii。が1.より大きくなると、電流出
力端子5から(Iin−IFL)7a’る電流が流出す
る。したがって、電流出力端子5からの流出電流工。に
着目すれば、入力電流Ii。が基準電流値島より大きい
ときにIinの変化に応じた電流変化が検出可能になっ
ている。
〔背景技術の問題点〕
ところで、第1図の回路をモノリシック集積回路のチッ
プ上に形成する場合に、次のような不具合が生じる。即
ち、電流検出用のカレントミラー回路1.2のほかに基
準電流用の定電流源4を必要とし、パターン面積が大き
くなる。
また、電流検出回路のパターン上において、上記基迩電
流用の定電流源4を構成するのに必要な回路(たとえば
定電圧回路)を必ずしも前記第2のカレントミラー回路
2の近くに形成できるとは限らず、この場合には定電流
源4と第2のカレントミラー回路2との間の配線の引き
廻しによりチップサイズを大きくする必要が生じるおそ
れがある。
〔発明の目的〕
本発明は上記の事情に鑑みてなされたもので、回路構成
が簡単になり、モノリシック集積回路化に際してチップ
占有面積が小さくて済む電流検出回路を提供するもので
ある。
〔発明の概要〕
即ち、本発明の電流検出回路は、第1.第2の電源端子
と、前記第1の電源端子にエミッタが接続される第1導
電型の第1のトランジスタと、前記第1のトランジスタ
よりもそのエミッタ面積が大でかつそのベースが前記第
1のトランジスタのベースに@流接続される第1導電型
の第2のトランジスタと、前記第2のトランジスタのエ
ミッタを前記第1の電源端子に接続する抵抗手段と、前
記第1.第2のトランジスタのコレクタと前記第2の電
源端子間に接続され入力端子からの入力直流に応じた各
々同じ値の電流を供給する第1.第2の電流源とを具備
することを特徴とするものである。
〔発明の実施例〕
以下、図面を参照して本発明の一実施例を詳細に説明す
る。第2図は電流検出回路の基本構成を示しており、2
0はPNP形のトランジスタQ+−Qsからなるカレン
トミラー回路である。
このカレントミラー回路20において、トランジスタQ
、はエミッタが第11源十Voに接続され、そのベース
およびコレクタが相互に接続されると共に入力′M流端
子2Iに接続され、トランジスタQ2およびQ3はそれ
ぞれのエミッタが前記電源+vcに接続され、それぞれ
のベースが前記トランジスタQ、のベースに直流接続さ
れ、それぞれのコレクタが第1出力端N、および第2出
力端N、となっている。一方、NPN形のトランジスタ
Q4および同じ(NPN形のマルチエミッタトランジス
タQsは、それぞれのベースか直流接続されている。そ
して、上記トランジスタQ4は、エミッタが第2電源(
本例では接地電位)に接続され、そのコレクタ・ベース
が相互に接続されると共に前記カレントミラー回路20
の第1出力端N1に接続されている。才だ、前記マルチ
エミッタトランジスタQ、は、エミッタが抵抗Rを介し
て接地され、そのコレクタが前記カレントミラー回路2
0の第2出力端N2に接続されると共に出力端子22に
w続されている。
上記電流検出回路において、トランジスタQ1〜Q3の
エミツタ面積比は1:1:1.トランジスタQ4および
Q、のエミツタ面積比は1:Aであり、電流入力端子2
1を流れる入力電流(本例では入力電流源側に吸い込ま
れる電流)をIinで表わすものとする。したがって、
カレントミラー回路20の各トランジスタQ1〜Q3に
はそれぞれIinに等しいコレクタ醒流工、が流れ、ト
ランジスタQ4にもIIfjるコレクタ電流が流れる。
そして、マルチエミッタトランジスタQ、のコレクタ電
流を12で表わせば、そのエミッタ電位I2Rは次式で
示される。
T11XA I 2 R= −An − Q    I2 ここで、上記電流I、、I2の関係をクラフ化すると、
第3図に示すようになる。而して、入力電流1in(=
I+)がマルチエミッタトランジスタQ、の電流I2よ
り大きくなると、両者の差の電流(II  I2)が出
力電流Ioとして出力端子22から外部へ流出するよう
になるので、この出力電流あるいは出力端子22の出力
電圧を用い□て電流検出レベルの表示を行なうことが可
能になる。
即ち、上記電流検出回路は、カレントミラー回路20の
入力側に入力電流源を接続し、このカレントミラー回路
20の2個の出力端のうち第1出力端N1の電流を基準
電流としてトランジスタQ4に供給し、このトランジス
タQ、のコレクタ・ベースを相互接続すると共にマルチ
エミッタトランジスタQ、のベースに直流接続し、この
マルチエミッタトランジスタQ、のエミッタ回路に抵抗
を挿入し、このコレクタを前記カレントミラー回路20
の第2出力端N、に接続したものである。したがって、
上記回路によれば、従来の電流検出回路でカレントミラ
ー回路以外に別途必要としたような基準電流用の足電流
源(第1図4)およびこれとの間の配線が不要になり、
モノリシック集槓回路化に際してチップ上の占有面積が
小さくて済む。
第4図は、第2図の電流検出回路の一具体例を示丈と共
に電流検出出力によりたとえば発光ダイオードを点灯制
御するための発光表示回路の一具体例を示している。即
ち、電流検出回路4θにおいて、Q+ 、02 、Qs
はカレントミラー用のラテラルPNP形トランジスタで
あってエミツタ面積比に1:1:1である。Q6 iス
上計トランジスタQ、〜Q3のベース電流補正用のPN
PN上形ンジスタである。Q4およびQ、はNPN形ト
ランジスタであり、そのエミツタ面積比は1:4である
。R1−R3は?jJ記ラテうルPNP形トランジスタ
Q、〜Q、のエミッタ回路に挿入された抵抗、R4は前
記マルチエミッタのトランジスタQ、のエミッタ回路に
挿入された抵抗、41は入力電流端子、42は出力端子
である。一方、発光表示回路43において、Q7および
Q8は電流増幅用N I) N形トランジスタであり、
上記トランジスタQ7のコレクタは第1慮源+vcに接
続され、ベースは前記出力端子42に接続され、エミッ
タは電流制限用抵抗R5を介して前記トランジスタQ、
のベースに接続されている。このトランジスタQ8のエ
ミッタは第2電源(たとえば接地退位)に接続され、そ
のコレクタと第11!源+voとの間には発光タイオー
ド44および電流制限用抵抗R6が直列に接続されてい
る。なお、D、およびり、はトランジスタQ7の電流を
制限するためにそのベースとエミッタ回路の抵抗R5の
一端との間に直列に接続されたダイオードである。
而して、上記電流検出回路40の動作は第2図を参照し
て前述したと同様であり、入力電流Iinに等しいトラ
ンジスタQ、の電流I、がマルチエミッタトランジスタ
Q、の電流(基準電流)■、より大きくなると、1ii
ij電流1.、I、の差の出力電流IOが得られるよう
になる。ここでは、たとえばIin> 5’、Aを検出
したときに工。が出力するようにマルチエミッタトラン
ジスタQ5のエミッタに接続された抵抗R6の値が設定
されている。発光表示回路43は、上記電流検出回路4
0からの゛這流■。が入力するとこれを増幅して発光ダ
イオード44を点灯駆動する。
なお、上記実施例の電流検出回路は入力電流Tinが入
力電流源へ流れ出す負電流の場合であったが、入力電流
■ioが入力電流源から流れ込む正電流の場合には第5
図に示すように回路変更された電流検出回路を用いれば
よい。ここで、Qst + Q52はNPN l−ラン
ジスタ、05gはNPN形のマルチエミッタトランジス
タ、Q% 、 QssはPNP)ランジスタ、R111
〜R,ssは抵抗であり、上記トランジスタQ 5I−
Q ssおよび抵抗R’ff1iはカレントミラー回路
50を形成している。
入力電流端子5Iからの入力電流をIin、 )ランジ
スタQIIIp Qst + Q54 ! Q55の電
流を1゜(=Iin)、トランジスタQ113の電流を
It、出力端子52からの出力電流をIoで表わせば、
■。とIinとの関係は第2図の回路におけると同様に
なる。
〔発明の効果〕
上述したように本発明の電流検出回路によれば、回路構
成が簡単になり、モノリシック集積回路化に際してチッ
プ占有面積が小さくて済む利点がある。
【図面の簡単な説明】
兼71図は従来の電流検出回路を示す回路図、第2図は
本発明に係る電流検出回路の一実施例を示す回路図、第
3図は第2図の回路の動作特性を示す特性図、第4図は
第2図の回路の一具体例を示す回路図、第5図は本発明
の他の実施例を示す回路図である。 Q1〜Q5r Qs+−Q!+11・・・トランジスタ
、20゜50・・・カレントミラー回路、21.51・
・・入力電流端子。 出願人代理人 弁理士 鈴 江 武 彦第1図    
第2図 第311 Iin 第4111 第5図

Claims (3)

    【特許請求の範囲】
  1. (1)第1.第2の゛電源端子と、前記第1の′電源端
    子にエミッタが14される第1導電型の第1のトランジ
    スタと、前記第1のトランジスタよりもそのエミッタ面
    積が大でかつそのベースが前記第1のトランジスタのペ
    ースに直流接続される第1導電型の第2のトランジスタ
    と、前記第2のトランジスタのエミッタを前記第1の電
    源端子に接続する抵抗手段と、前記第1.第2のトラン
    ジスタのコレクタと前記第2の電源端子間に接続され入
    力端子からの入力電流に応じた各々同じ値の電流を供給
    する第1.第2の電流源とを具備し、前記第2のトラン
    ジスタのコレクタから出力を取り出すことを特徴とする
    電流検出(に)路。
  2. (2)前記第1.第2の電流源は、そのエミッタが各々
    前記第2の電源端子に接続されペース同志が互いに直流
    接続された第3乃至第5の第2導電型のトランジスタを
    具備し、前記第3の一トランジスタのベースおよびコレ
    クタが前記入力端子に接続されるとともに、前記第4、
    第5のトランジスタのコレクタが各々前記第1.第2の
    トランジスタのコレクタに接続されることを特徴とする
    特許請求の範囲第1項記載の電流検出回路。
  3. (3)  ダイオード接続され、そのベースが前記第1
    、第2のトランジスタのペースと直流接続され、エミッ
    タが前記第1の電源端子に接続された第1導這型の第3
    のトランジスタをさらに具備し、前記第3のトランジス
    タのペース及びコレクタが前記入力端子に接続されるこ
    とを特徴とする特許請求の範囲第1項記載の′電流検出
    回路。
JP58050714A 1983-03-26 1983-03-26 電流検出回路 Expired - Lifetime JPH0648280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58050714A JPH0648280B2 (ja) 1983-03-26 1983-03-26 電流検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58050714A JPH0648280B2 (ja) 1983-03-26 1983-03-26 電流検出回路

Publications (2)

Publication Number Publication Date
JPS59176680A true JPS59176680A (ja) 1984-10-06
JPH0648280B2 JPH0648280B2 (ja) 1994-06-22

Family

ID=12866553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58050714A Expired - Lifetime JPH0648280B2 (ja) 1983-03-26 1983-03-26 電流検出回路

Country Status (1)

Country Link
JP (1) JPH0648280B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03119812A (ja) * 1989-10-02 1991-05-22 Toshiba Corp 電流検出回路
EP1944674A1 (de) * 2006-12-18 2008-07-16 ATMEL Germany GmbH Schaltungsanordnung zum Erzeugen eines temperaturkompensierten Spannungs- oder Stromreferenzwerts
US7786765B2 (en) * 2007-02-20 2010-08-31 Analog Devices, Inc. Low voltage shutdown circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56147212A (en) * 1980-04-18 1981-11-16 Fujitsu Ltd Integrated circuit for generation of reference voltage
JPS5750066U (ja) * 1980-09-09 1982-03-20
JPS5821569A (ja) * 1981-07-31 1983-02-08 Sharp Corp バツテリ−チエツカ−回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56147212A (en) * 1980-04-18 1981-11-16 Fujitsu Ltd Integrated circuit for generation of reference voltage
JPS5750066U (ja) * 1980-09-09 1982-03-20
JPS5821569A (ja) * 1981-07-31 1983-02-08 Sharp Corp バツテリ−チエツカ−回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03119812A (ja) * 1989-10-02 1991-05-22 Toshiba Corp 電流検出回路
EP1944674A1 (de) * 2006-12-18 2008-07-16 ATMEL Germany GmbH Schaltungsanordnung zum Erzeugen eines temperaturkompensierten Spannungs- oder Stromreferenzwerts
US7786765B2 (en) * 2007-02-20 2010-08-31 Analog Devices, Inc. Low voltage shutdown circuit

Also Published As

Publication number Publication date
JPH0648280B2 (ja) 1994-06-22

Similar Documents

Publication Publication Date Title
JPS5990412A (ja) 双方向性定電流駆動回路
US4501933A (en) Transistor bridge voltage rectifier circuit
JPS59176680A (ja) 電流検出回路
JPH082010B2 (ja) 電流伝達回路
JPH0770935B2 (ja) 差動電流増幅回路
JPS63214009A (ja) 複合トランジスタ
US4553107A (en) Current mirror circuit having stabilized output current
JPH05218799A (ja) インピーダンス乗算器
US6339319B1 (en) Cascoded current mirror circuit
JPH0543131B2 (ja)
JPH06140848A (ja) 演算増幅器
JPS645369Y2 (ja)
JPH0677783A (ja) ヒステリシスアンプ
JPH0117170B2 (ja)
JPH077905B2 (ja) 電圧比較器
JPH0381325B2 (ja)
JPH05173657A (ja) 定電圧回路
JPS6055417A (ja) 定電流源回路
JPH06216665A (ja) 電圧/電流変換回路
JPS59211307A (ja) 電流ミラ−回路
JPS6392108A (ja) バツフア回路
JPH05129851A (ja) 差動増幅回路
JP2000269750A (ja) 半導体回路
JPS58201414A (ja) 利得制御回路
JPS59156010A (ja) 出力増幅器のドライバ段回路