JPH0534886B2 - - Google Patents
Info
- Publication number
- JPH0534886B2 JPH0534886B2 JP60238764A JP23876485A JPH0534886B2 JP H0534886 B2 JPH0534886 B2 JP H0534886B2 JP 60238764 A JP60238764 A JP 60238764A JP 23876485 A JP23876485 A JP 23876485A JP H0534886 B2 JPH0534886 B2 JP H0534886B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- zener diode
- diode
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は定電流源に関し、特に起動回路を具備
した定電流回路に関する。
した定電流回路に関する。
第２図は従来の起動回路を具備した電源変動に
依存しない定電流回路である。トランジスタQ1，
Q2のコレクタ及びエミツタはそれぞれ共通接続
され、それらのエミツタは抵抗R1を介して接地
され、トランジスタQ1のベースは定電流源Ｉと
ダイオードD1のアノード側に接続され、ダイオ
ードD1のカソード側は接地され、トランジスタ
Q1及びQ2のコレクタはトランジスタQ3のコレク
タ及びベースとトランジスタQ4，Q5のベースに
接続され、定電流源の他端はトランジスタQ3，
Q4及びQ5のエミツタと共に正電源端子に接続し、
トランジスタQ4のコレクタはトランジスタQ2の
ベースとダイオード2のアノード側に接続され、
ダイオードD2のカソード側はダイオードD3のア
ノード側に接続され、ダイオードD3のカソード
側は接地されている。
依存しない定電流回路である。トランジスタQ1，
Q2のコレクタ及びエミツタはそれぞれ共通接続
され、それらのエミツタは抵抗R1を介して接地
され、トランジスタQ1のベースは定電流源Ｉと
ダイオードD1のアノード側に接続され、ダイオ
ードD1のカソード側は接地され、トランジスタ
Q1及びQ2のコレクタはトランジスタQ3のコレク
タ及びベースとトランジスタQ4，Q5のベースに
接続され、定電流源の他端はトランジスタQ3，
Q4及びQ5のエミツタと共に正電源端子に接続し、
トランジスタQ4のコレクタはトランジスタQ2の
ベースとダイオード2のアノード側に接続され、
ダイオードD2のカソード側はダイオードD3のア
ノード側に接続され、ダイオードD3のカソード
側は接地されている。
電源投入時には定電流がダイオードD1に流れ、
トランジスタQ1のベースにダイオードD1の順方
向電圧VD1という電圧が発生する。このためトラ
ンジスタQ1が導通し、トランジスタQ3も導通と
なり、トランジスタQ3とカレントミラー回路を
構成するトランジスタQ4にも電流が流れる。こ
の電流がダイオードD2，D3に流れるため、トラ
ンジスタQ2のベースにはダイオードD2，D3の順
方向電圧の和であるVD2＋VD3という電圧が発生
し、トランジスタQ2が導通する。ここでVD1＜
VD2＋VD3なのでトランジスタQ1は非導通となり、
（VD2＋VD3−VBE）／R1（VBE2……トランジスタQ2
のベース・エミツタ電圧）なる出力の電流がトラ
ンジスタQ5のコレクタに得られる。
トランジスタQ1のベースにダイオードD1の順方
向電圧VD1という電圧が発生する。このためトラ
ンジスタQ1が導通し、トランジスタQ3も導通と
なり、トランジスタQ3とカレントミラー回路を
構成するトランジスタQ4にも電流が流れる。こ
の電流がダイオードD2，D3に流れるため、トラ
ンジスタQ2のベースにはダイオードD2，D3の順
方向電圧の和であるVD2＋VD3という電圧が発生
し、トランジスタQ2が導通する。ここでVD1＜
VD2＋VD3なのでトランジスタQ1は非導通となり、
（VD2＋VD3−VBE）／R1（VBE2……トランジスタQ2
のベース・エミツタ電圧）なる出力の電流がトラ
ンジスタQ5のコレクタに得られる。
上述した従来の定電流回路は、抵抗R1が変動
してトランジスタQ2のコレクタ電流が変化する
とトランジスタQ2，Q4で構成されるカレントミ
ラー回路によつてダイオード1，D2を流れる電流
が変化する。ダイオードの順方向電流−電圧の立
上り特性はあまり急峻ではないのでダイオードに
流れる電流が変化すると順方向電圧も変化する。
このためトランジスタQ2のベース電圧であるVD1
＋VD2が変化することになり、トランジスタQ2の
コレクタ電流がまたさらに変化してしまい、出力
電流であるトランジスタQ5のコレクタ電流は、
抵抗R1の変動のほにVD1＋VD2の変化の影響をも
受けるという欠点があり、又、ダイオードD1，
D2をバイアスする定電流が小さいとダイオード
D1，D2のダイナミツク抵抗が大きくなり、ひい
てはトランジスタQ4の出力抵抗が低いと電源雑
音除比が大きくなるという第２の欠点があつた。
又、素子もダイオードD1〜D3は各々別々の絶縁
領域を必要とし、IC化した場合にチツプ面積が
増大するという第３の欠点もあつた。
してトランジスタQ2のコレクタ電流が変化する
とトランジスタQ2，Q4で構成されるカレントミ
ラー回路によつてダイオード1，D2を流れる電流
が変化する。ダイオードの順方向電流−電圧の立
上り特性はあまり急峻ではないのでダイオードに
流れる電流が変化すると順方向電圧も変化する。
このためトランジスタQ2のベース電圧であるVD1
＋VD2が変化することになり、トランジスタQ2の
コレクタ電流がまたさらに変化してしまい、出力
電流であるトランジスタQ5のコレクタ電流は、
抵抗R1の変動のほにVD1＋VD2の変化の影響をも
受けるという欠点があり、又、ダイオードD1，
D2をバイアスする定電流が小さいとダイオード
D1，D2のダイナミツク抵抗が大きくなり、ひい
てはトランジスタQ4の出力抵抗が低いと電源雑
音除比が大きくなるという第２の欠点があつた。
又、素子もダイオードD1〜D3は各々別々の絶縁
領域を必要とし、IC化した場合にチツプ面積が
増大するという第３の欠点もあつた。
本発明の定電流源は、コレクタ及びエミツタが
それぞれ共通接続された第１導電型の第１のトラ
ンジスタ及び第２のトランジスタのエミツタが抵
抗を介して接地され、前記第１のトランジスタの
ベースが定電流源と第１のツエナーダイオードの
カソード側の接続点に接続され、前記第１のツエ
ナーダイオードのアノード側は接地され、前記第
１トランジスタ及び前記第２トランジスタのコレ
クタは第２導電型の第３のトランジスタのベー
ス、コレクタ及び第２導電型の第４のトランジス
タのベースに接続され、前記定電流源の他端と前
記第３のトランジスタのエミツタと前記第４のト
ランジスタのエミツタは共通に接続され、前記第
４のトランジスタのコレクタは前記第２のトラン
ジスタのベースと第２のツエナーダイオードのカ
ソード側に接続され、前記第２のツエナーダイオ
ードのアノード側は接地され、前記第２のツエナ
ーダイオードの逆耐電圧は前記第１のツエナーダ
イオードの逆耐電圧よりも大きいという特徴を有
している。
それぞれ共通接続された第１導電型の第１のトラ
ンジスタ及び第２のトランジスタのエミツタが抵
抗を介して接地され、前記第１のトランジスタの
ベースが定電流源と第１のツエナーダイオードの
カソード側の接続点に接続され、前記第１のツエ
ナーダイオードのアノード側は接地され、前記第
１トランジスタ及び前記第２トランジスタのコレ
クタは第２導電型の第３のトランジスタのベー
ス、コレクタ及び第２導電型の第４のトランジス
タのベースに接続され、前記定電流源の他端と前
記第３のトランジスタのエミツタと前記第４のト
ランジスタのエミツタは共通に接続され、前記第
４のトランジスタのコレクタは前記第２のトラン
ジスタのベースと第２のツエナーダイオードのカ
ソード側に接続され、前記第２のツエナーダイオ
ードのアノード側は接地され、前記第２のツエナ
ーダイオードの逆耐電圧は前記第１のツエナーダ
イオードの逆耐電圧よりも大きいという特徴を有
している。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。こ
の実施例では第１導電型をNPN、第２導電型を
PNPとしている。第１図と同等部分は、同一記
号をもつて示す。第１図と異なる点は、ダイオー
ドD1がツエナーダイオードZ1に、ダイオードD2，
D3がツエナーダイオードZ2となつている点であ
る。本回路においては電源投入時には定電流がツ
エナーダイオードZ1に流れ、トランジスタQ1の
ベースにツエナー電圧VZ1という電圧が発生す
る。このためトランジスタQ1が導通し、トラン
ジスタQ3も導通となり、トランジスタQ3とカレ
ントミラー回路を構成するトランジスタQ4にも
電流が流れる。この電流がツエナーダイオードZ2
に流れるためトランジスタQ2のベースにはツエ
ナー電圧VZ2という電圧が発生し、トランジスタ
Q2が導通する。ここで、VZ1＜VZ2となるように
ツエナーダイオードZ1，Z2を選ぶと、トランジス
タQ1は非導通となり、トランジスタQ5のコレク
タに定電流が得られる。たとえばツエナーダイオ
ードZ1にEBツエナー、ツエナーダイオードZ2に
バルクツエナーを使用した場合、各ツエナー電圧
は、VZ1≒6.6V，VZ2≒7.2Vとなる。ツエナーダ
イオードの電圧−電流特性は、普通のダイオード
に比べて急峻な立上り特性を持つているため、抵
抗R1が変動してトランジスタQ2のコレクタ電流
が変化し、ツエナーダイオードZ2に流れる電流が
変化してもツエナー電圧VZ2はほぼ一定に保たれ
る。つまりQ2のベース電位がほぼ一定に保たれ
ることになり、出力電流であるトランジスタQ5
のコレクタ電流に及ぶ影響は抵抗R1の変動分だ
けになる。
の実施例では第１導電型をNPN、第２導電型を
PNPとしている。第１図と同等部分は、同一記
号をもつて示す。第１図と異なる点は、ダイオー
ドD1がツエナーダイオードZ1に、ダイオードD2，
D3がツエナーダイオードZ2となつている点であ
る。本回路においては電源投入時には定電流がツ
エナーダイオードZ1に流れ、トランジスタQ1の
ベースにツエナー電圧VZ1という電圧が発生す
る。このためトランジスタQ1が導通し、トラン
ジスタQ3も導通となり、トランジスタQ3とカレ
ントミラー回路を構成するトランジスタQ4にも
電流が流れる。この電流がツエナーダイオードZ2
に流れるためトランジスタQ2のベースにはツエ
ナー電圧VZ2という電圧が発生し、トランジスタ
Q2が導通する。ここで、VZ1＜VZ2となるように
ツエナーダイオードZ1，Z2を選ぶと、トランジス
タQ1は非導通となり、トランジスタQ5のコレク
タに定電流が得られる。たとえばツエナーダイオ
ードZ1にEBツエナー、ツエナーダイオードZ2に
バルクツエナーを使用した場合、各ツエナー電圧
は、VZ1≒6.6V，VZ2≒7.2Vとなる。ツエナーダ
イオードの電圧−電流特性は、普通のダイオード
に比べて急峻な立上り特性を持つているため、抵
抗R1が変動してトランジスタQ2のコレクタ電流
が変化し、ツエナーダイオードZ2に流れる電流が
変化してもツエナー電圧VZ2はほぼ一定に保たれ
る。つまりQ2のベース電位がほぼ一定に保たれ
ることになり、出力電流であるトランジスタQ5
のコレクタ電流に及ぶ影響は抵抗R1の変動分だ
けになる。
以上説明したように本発明は、抵抗R1が変動
してトランジスタQ4のコレクタ電流が変化し、
ツエナーダイオードZ2を流れる電流が変化しても
トランジスタQ2のベース電位はほぼ一定に保た
れるため、出力電流に対する影響は抵抗R1の変
動分だけとなり、安定な出力電流を得ることがで
きる。又、ツエナーダイオードZ2の内部インピー
ダンスは従来のPN接合ダイオードに比べて低い
ので、トランジスタQ4のコレクタ出力抵抗によ
る電源雑音除去比が改善できる効果がある。又、
ツエナーダイオードZ1とZ2は同一絶縁領域に形成
することができ、又、素子数も従来例に比べ少な
くてすむため集積密度を上げることが出来るとい
う効果がある。
してトランジスタQ4のコレクタ電流が変化し、
ツエナーダイオードZ2を流れる電流が変化しても
トランジスタQ2のベース電位はほぼ一定に保た
れるため、出力電流に対する影響は抵抗R1の変
動分だけとなり、安定な出力電流を得ることがで
きる。又、ツエナーダイオードZ2の内部インピー
ダンスは従来のPN接合ダイオードに比べて低い
ので、トランジスタQ4のコレクタ出力抵抗によ
る電源雑音除去比が改善できる効果がある。又、
ツエナーダイオードZ1とZ2は同一絶縁領域に形成
することができ、又、素子数も従来例に比べ少な
くてすむため集積密度を上げることが出来るとい
う効果がある。
第１図は本発明の一実施例の回路接続図、第２
図は従来例の回路接続図である。 Q1〜Q5……トランジスタ、R1……抵抗、Z1，
Z2……ツエナーダイオード、D1〜D3……ダイオ
ード、Ｉ……定電流源。
図は従来例の回路接続図である。 Q1〜Q5……トランジスタ、R1……抵抗、Z1，
Z2……ツエナーダイオード、D1〜D3……ダイオ
ード、Ｉ……定電流源。
Claims (1)
- １ コレクタ及びエミツタがそれぞれ共通接続さ
れた第１導電型の第１のトランジスタおよび第２
のトランジスタのエミツタが抵抗を介して接地さ
れ、前記第１のトランジスタのベースが定電流源
と第１のツエナーダイオードのカソード側の接続
点に接続され、前記第１のツエナーダイオードの
アノード側は接地され、前記第１トランジスタ及
び前記第２トランジスタのコレクタは第２導電型
の第３のトランジスタのベース、コレクタ及び第
２導電型の第４のトランジスタのベースに接続さ
れ、前記定電流源の他端と前記第３のトランジス
タのエミツタと前記第４のトランジスタのエミツ
タは共通に接続され、前記第４のトランジスタの
コレクタは前記第２のトランジスタのベースと第
２のツエナーダイオードのカソード側に接続さ
れ、前記第２のツエナーダイオードのアノード側
は接地され、前記第２のツエナーダイオードの逆
耐電圧は前記第１のツエナーダイオードの逆耐電
圧よりも大きいことを特徴とする定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60238764A JPS62100130A (ja) | 1985-10-24 | 1985-10-24 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60238764A JPS62100130A (ja) | 1985-10-24 | 1985-10-24 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62100130A JPS62100130A (ja) | 1987-05-09 |
| JPH0534886B2 true JPH0534886B2 (ja) | 1993-05-25 |
Family
ID=17034913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60238764A Granted JPS62100130A (ja) | 1985-10-24 | 1985-10-24 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62100130A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2682175B2 (ja) * | 1989-11-24 | 1997-11-26 | 松下電器産業株式会社 | 定電圧回路 |
-
1985
- 1985-10-24 JP JP60238764A patent/JPS62100130A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62100130A (ja) | 1987-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5910154B2 (ja) | 整流回路 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JPH0339426B2 (ja) | ||
| JPH0534886B2 (ja) | ||
| JP3347896B2 (ja) | 定電圧源回路 | |
| JPH08339232A (ja) | 基準電圧回路 | |
| US3989997A (en) | Absolute-value circuit | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPH0474734B2 (ja) | ||
| JPH0642252Y2 (ja) | 定電圧回路 | |
| KR950000520B1 (ko) | 바이어스 집적회로 | |
| JP3526484B2 (ja) | 高入力インピーダンス回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JP2646721B2 (ja) | レベル変換回路 | |
| JP2908149B2 (ja) | 演算増幅器 | |
| JP2671304B2 (ja) | 論理回路 | |
| JPH07112135B2 (ja) | 電流増幅回路 | |
| JPH0542489Y2 (ja) | ||
| JP2572755B2 (ja) | 定電圧回路 | |
| JPH032987Y2 (ja) | ||
| JP2710362B2 (ja) | ３値論理回路 | |
| JPS645369Y2 (ja) | ||
| JPH0138979Y2 (ja) | ||
| JPH083769B2 (ja) | 定電流源回路 | |
| JPS6158073B2 (ja) |