JPH0582083B2

JPH0582083B2 -

Info

Publication number: JPH0582083B2
Application number: JP57085748A
Authority: JP
Inventors: Hiroshi Gomi
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-05-21
Filing date: 1982-05-21
Publication date: 1993-11-17
Also published as: JPS58202609A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は定電流回路や電流増幅回路として多
用されるカレントミラー回路に関する。

〔発明の技術的背景〕

各種回路システムを構成する場合、定電流回路
や電流増幅回路が必要となる場合が多い。このよ
うな回路システムを半導体集積回路（以下、IC
と称する）化する場合、上記定電流回路や電流増
幅回路としてカレントミラー回路が用いられるこ
とが多い。すなわち、カレントミラー回路は理想
的には入力電流に等しい出力電流を得ることがで
きる回路である。したがつて、入力電流を固定に
すれば、常に一定レベルの出力電流を得ることが
できるから、カレントミラー回路を定電流回路と
して用いることができる。また、入力電流を可変
にすれば、常に入力電流の変動に追随した出力電
流を得ることができるから、カレントミラー回路
を電流増幅回路として用いることができる。

カレントミラー回路は基本的には第１図に示す
ように、２つの特性の近似したトランジスタ
Q₁₁，Q₁₂を組み合わせて構成される。この場合、
トランジスタQ₁₁，Q₁₂のベース・エミツタ接合
には基準電位端子１０に対し同一レベルの電圧が
印加される。これにより、トランジスタQ₁₁，
Q₁₂のエミツタにはほとんど等しい電流が流れ
る。今、トランジスタQ₁₁，Q₁₂のエミツタ接地
時の電流増幅率βが充分大きいとすると、トラン
ジスタQ₁₁，Q₁₂のベース電流の差異を無視でき
る。したがつて、このような条件のもとでは、入
力端子１１に流れる入力電流I₁と出力端子１２に
流れる出力電流I₂とはほとんど等しくなる。そし
て、この状態は各トランジスタQ₁₁，Q₁₂の特性
には依存しなく、この場合両者の面積の比に依存
する。ところで、カレントミラー回路をIC化し
た場合、各トランジスタQ₁₁，Q₁₂の両者のエミ
ツタ面積の比を一定値に設定することは容易であ
る。したがつて、カレントミラー回路をIC化す
る場合、トランジスタQ₁₁，Q₁₂の電流増幅率β
を充分大きな値にすることさえできれば、入力電
流I₁と出力電流I₂が略等しくなるようなカレント
ミラー回路を実現し得る。

なお、以上の説明では、カレントミラー回路の
電流増幅度（Ａ＝I₂／I₁）が１である場合について説明したが、１以外のａにする場合についても同
様のことが言える。この場合、電流増幅度Ａをａ
にするには、第１図において例えばトランジスタ
Q₁₁とQ₁₂とのエミツタ面積の比を１：ａにすれ
ばよい。したがつて、トランジスタQ₁₁，Q₁₂の
電流増幅率βを大きくすることさえできれば、電
流増幅度Ａをａ（ａ≠１）にする場合であつても
常にこの値を確保することができる。

しかしながら、電流増幅率βが小さい場合に
は、上記トランジスタQ₁₁，Q₁₂のベース電流の
差異は無視できる電流増幅度Ａは電流増幅率の変
動に応じて変化する。

〔背景技術の問題点〕

ところで、トランジスタをIC化する場合、こ
のトランジスタとしてNPNトランジスタを用い
るのであれば、電流増幅率βを比較的大きくする
ことができる。しかしながら、PNPトランジス
タを用いる場合は、電流増幅率βを大きくするこ
とは難しい。これは次のような理由による。トラ
ンジスタをIC化する場合、Ｐ形基板の上にＮ形
エピタキシヤル層を作るというようにNPNトラ
ンジスタを中心に作られる。したがつて、これと
同一のプロセスで作られるPNPトランジスタ
（通常、ラテラルPNPトランジスタと言われる）
はNPNトランジスタに比べ充分な持性を得るこ
とができなくなる。特に、電流増幅率βは小さく、
しかもばらつきやすい。そして、そのばらつきの
幅は小さい方では２〜３(エミツタ接地にした場
合の電流増幅率）になることがあり、大きい方で
は、数十程度になることがある。この為、各種回
路システムを構成する場合、トランジスタとして
PNPトランジスタを用いることが便利な場合で
あつても、PNPトランジスタを用いることによ
り回路システムの性能が低下する虞れがある。

第２図はPNPトランジスタによつてカレント
ミラー回路を構成した場合の回路図である。この
回路の動作は第１図の場合と同様なので省略す
る。今、第２図の電流増幅度Ａを求めてみる。ま
ず、同図に於いて、トランジスタQ₁₃，Q₁₄は同
一チツプ上に作られた同一特性を有するトランジ
スタとする。入力端子１１、出力端子１２の入力
電流、出力電流をそれぞれI₁，I₂とする。今、ト
ランジスタQ₁₃，Q₁₄のエミツタ面積の比が１：
１であるとする。また、各エミツタ電流をI_Eとす
ると、電流I₁，I₂はそれぞれ次式(1)、(2)で表わさ
れる。

I₁＝（１＋１／１＋β）I_E ……(1) I₂＝β／１＋βI_E ……(2) 式(1)、(2)より電流増幅度Ａは次式(3)で表わされ
る。

Ａ＝I₂／I₁＝β／１＋β／１＋１／１＋β＝β／β＋
２＝１／１＋２／β
……(3) 式(3)に於いて、電流増幅率βが大きければ、
２／βなる項は略零となり、この項は無視でき
る。したがつて、電流増幅率βがばらついたとし
ても、この電流増幅率βが大きい限り、電流増幅
度Ａは常に一定となる。この場合、電流増幅度Ａ
は常に１であり、入力電流I₁と等しい出力電流I₂
を得ることができる。

一方、電流増幅率βが小さい場合、２／βなる
項を無視することはできず、電流増幅率βがばら
つけば電流増幅度Ａもばらつくことになる。第３
図は電流増幅率βと電流増幅度Ａとの関係を示す
特性図で、特に電流増幅率βが小さい領域の特性
を示す。図に示される如く、電流増幅率βが小さ
い場合、特性曲線の傾きが大きく、電流増幅率β
の値がある値から少しでも変動すると、電流増幅
度Ａは大きく変度する。今、電流増幅率βが20の
場合と２の場合の電流増幅度Ａをみると、それぞ
れ約0.909、0.5となる（なお、電流増幅率βが２
の場合については図示しない）。これから、電流
増幅率βが２の場合の電流増幅度Ａは電流増幅率
βが20の場合のそれに比べ、45％も減少すること
がわかる。しかも、この場合、トランジスタ
Q₁₃，Q₁₄のベース電流の差異により電流増幅度
Ａは設定された理想値Ｉから大きくかけ離れたも
のとなつている。

このように、トランジスタQ₁₃，Q₁₄の電流増
幅率βが小さい領域でばらつくと、電流増幅度Ａ
の均一なカレントミラー回路を得られないととも
に、その電流増幅度Ａも設定した理想値から大き
くかけ離れてしまう。したがつて、このように電
流増幅度Ａが不均一で、かつ理想値から大きくか
け離れたカレントミラー回路を定電流回路や電流
増幅回路として用いる場合、回路システムの設計
が難しくなる。

なお、電流増幅率βはIC化の過程でばらつく
ことも勿論であるが、温度変化によつてばらつく
こともある。

〔発明の目的〕

この発明は上記の事情に対処すべくなされたも
ので、トランジスタの電流増幅率が小さい場合に
おいても電流増幅度の変動を小さくすることがで
きるとともに、理想値に近づけることができ、し
かもIC化に好適なカレントミラー回路を提供す
ることを目的とする。

〔発明の概要〕

この発明は、ベースが共通接続された第１、第
２のトランジスタのベースの共通接続点側から前
記第１のトランジスタのベースの共通接続点側か
ら前記第１のトランジスタのコレクタ側に至る第
１の電流経路及び前記ベースの共通接続点側から
前記第２のトランジスタのコレクタ側に至る第２
の電流経路を有する分流回路が設けられる。ここ
で、第１、第２のトランジスタは、エミツタが基
準電位端側に接続され、互いのエミツタ比が１：
ａ（ａ≠１）とされている。そして分流回路は、
第１、第２の電流経路のインピーダンスの比を前
記ａの値に依存しない比に変えることが可能で該
インピーダンスの比を変えることにより前記第
１、第２の電流経路の電流量を調整可能である。
そして、第１、第２の電流経路を流れる電流が適
宜設定されると、トランジスタの電流増幅率が小
さい領域で、例えば温度等の影響により変動した
場合でも、電流増幅度は電流増幅率の影響を受け
ないようになる。

〔発明の実施例〕

以下、図面を参照してこの発明の実施例を詳細
に説明する。

第４図はこの発明の一実施例の回路図である。
図に於いて、トランジスタQ₂₁，Q₂₂のエミツタ
は共通接続され、その共通接続点は電源側端子
（基準電位端子）２１に接続されている。トラン
ジスタQ₂₁，Q₂₂のベースは共通続されている。
トランジスタQ₂₁のコレクタは入力端子２２に接
続され、トランジスタQ₂₂のコレクタは出力端子
２３に接続されている。トランジスタQ₂₃，Q₂₄
のエミツタはトランジスタQ₂₁，Q₂₂のベースの
共通接続点に接続されている。トランジスタ
Q₂₃，Q₂₄のベースは共通接続され、その共通接
続点はトランジスタQ₂₃のコレクタに接続されて
いる。トランジスタQ₂₃のコレクタとベースの共
通接続点は入力端子２２に接続されている。トラ
ンジスタQ₂₄のコレクタは出力端子２３に接続さ
れている。

上記構成に於いて動作を説明する。第４図にお
いてトランジスタQ₂₁とトランジスタQ₂₂とのエ
ミツタ面積の比を１：ａとする。このことは、前
述の如く、カレントミラー回路が理想的な状態で
構成された場合、回路の電流増幅度Ａがａになる
ことを意味する。

この状態で、トランジスタQ₂₁のエミツタ電流
をI_Eとすれば、トランジスタQ₂₂のエミツタには
aI_Eのエミツタ電流が流れる。ここで、トランジ
スタQ₂₁，Q₂₂のベース接地の電流増幅率をαと
おくと、トランジスタQ₂₁，Q₂₂のコレクタ電流
I_C1，I_C2はそれぞれ次式(4)、(5)で表わされる。

I_C1＝αI_E ……(4) I_C2＝αaI_E ……(5) また、トランジスタQ₂₁，Q₂₂のベース電流I_B1，
I_B2はそれぞれ次式(6)、(7)で表わされる。

I_B1＝（１−α）I_E ……(6) I_B2＝（１−α）aI_E ……(7) 式(6)、(7)より両ベース電流I_B1，I_B2の合計電流
I_B3は次式(8)で表わされる。

I_B3＝（１−α）（１＋ａ）I_E ……(8) 第５図は第４図においてトランジスタQ₂₃，
Q₂₄から成る回路部分を取り出して示した回路図
である。第５図に図示の如く端子２４〜２６を設
けると、第５図に示した回路部分は、それぞれエ
ミツタ、ベース、コレクタに対応した複合トラン
ジスタとみなすことができる。今、トランジスタ
Q₂₃とQ₂₄のエミツタ面積の比をｍ：１とすると、
上記複合トランジスタの等価電流増幅率α_nは次
式(9)で表わされる。

α_n＝１／１＋ｍα ……(9) 但し、α：トランジスタQ₂₃，Q₂₄のベース接
地の電流増幅率。

また、第５図の如く、端子２４〜２６を設けた
場合、複合トランジスタは端子２４に流入する電
流を端子２５，２６に分流する分流回路をみなす
ことができる。

ここで、端子２５，２６に振り分けられる電流
を求めてみる。端子２４には上記合計電流I_B2が
流れ込む。この合計電流I_B3はトランジスタQ₂₃，
Q₂₄のエミツタに振り分けられる。トランジスタ
Q₂₃，Q₂₄のエミツタ電流I_Ea，I_Ebはそれぞれ次式
(10)、(11)で表わされる。

I_Ea＝ｍ／１＋ｍ（１−α）（１＋ａ）I_E ……(10) I_Eb＝１／１＋ｍ（１−α）（１＋ａ）I_E ……(11) また、トランジスタQ₂₃，Q₂₄のコレクタ電流
I_Ca，I_Cbはそれぞれ次式(12)、(13)で表わされる。

I_Ca＝mα／１＋ｍ（１−α）（１＋ａ）I_E ……(12) I_Cb＝α／１＋ｍ（１−α）（１＋ａ）I_E ……(13) また、トランジスタQ₂₃，Q₂₄のベース電流I_Ba，
I_Bbはそれぞれ次式(14)、(15)で表わされる。

I_Ba＝ｍ／１＋ｍ（１−α）²（１＋ａ）I_E ……(14) I_Bb＝１／１＋ｍ（１−α）²（１＋ａ）I_E ……(15) したがつて、トランジスタQ₂₃，Q₂₄のベース
の合計電流I_Bcは次式(16)で表わされる。

I_Bc＝I_Ba＋I_Bb＝（１−α）²（１＋ａ）I_E ……(16) この結果、端子２５には電流I_CaとI_Bcの合計電
流I_Cdが流れ込む。

I_Cd＝mα／１＋ｍ（１−α）（１＋ａ）I_E ＋（１−α）²（１＋ａ）I_E ……(17) また、端子２６には前述した式(10)で表わされる
電流I_Cdが流れる。

このように端子２５，２６に振り分けられた電
流はそれぞれトランジスタQ₂₁，Q₂₂のコレクタ
電流I_C1，I_C2と合計され、入力端子２２、出力端
子２３に流れる。入力端子２２、出力端子２３に
流れる電流をI₁，I₂とするとそれぞれ次式(18)、(19)
で表わされる。

I₁＝αI_E＋mα／１＋ｍ（１−α）（１＋ａ）I_E ＋（１−α）²（１＋ａ）I_E ……(18) I₂＝αaI_E＋α／１＋ｍ(1-α)(1+a)I_E ……(19) 式(18)、(19)より第４図のカレントミラー回路の電
流増幅度Ａは次式(20)で表わされる。

Ａ＝I₂／I₁＝｛aα＋α／１＋ｍ（１−α）（１
＋ａ）｝I_E／｛α＋mα／１＋ｍ（１−α）（１＋ａ）
＋（１−α）²（１＋ａ）｝I_E ＝aα＋（１−α）（１＋ａ）１／１＋ｍα／
α＋（１−α）（１＋ａ）（１−α／１＋ｍ）……(20)
式(20)に於いて、１／１＋ｍαなる項は上記複合トランジスタの等価電流増幅率である。今、これを
Kmαとおくと、式(20)は次式(21)で表わされる。

Ａ＝aα＋（１−α）（１＋ａ）kmα／α＋（１−α）
（１＋ａ）（１−kmα） ……(21) なお、トランジスタQ₂₁〜Q₂₄のベース接地の
電流増幅率αとエミツタ接地の電流増幅率βとの
間は次式(22)が成り立つ。

α＝β／１＋β ……(22) ここで式(21)、(22)に従つて、Km（＝１／１＋ｍ）をパラメータにし、電流増幅率βと電流増幅度Ａ
との関係を求めると、第６図に示すような特性図
となる。なお、第６図では第３図で説明した従来
の特性図との比較の為に面比積ａをａ＝１とした
場合を代表として示す。第６図に於いて、特性曲
線ａは第１図又は第２図に示す従来の回路による
特性を示す。特性曲線ｂ〜ｅはこの実施例の回路
に於いて、それぞれにK_n＝0.5、0.60.7、１とお
いた場合の特性を示す。第６図からわかるよう
に、この実施例の回路では、K_nの値を変えるこ
とによつて、言い換えればトランジスタQ₂₃と
Q₂₄のエミツタ面積の比を変えることによつて、
特性曲線を選択することができる。

ここで、特性曲線ｄについて従来の特性曲線ａ
と比較してみる。特性曲線ｄはK_n＝0.7の場合で
あるから、トランジスタQ₂₃とQ₂₄のエミツタ面
積の比は３：７にとなつている。この場合、β＝
20のときの電流増幅度Ａは1.032であり、β＝２
のときの電流増幅度Ａは0.957である。また、こ
の特性曲線はβ＝６付近でピークを持ち、β＝６
のときの電流増幅度Ａは1.059となる。今、β＝
20のときの電流増幅度Ａを基準に考えると、β＝
２のときは電流増幅度Ａが7.3％減少し、β＝６
のときは2.6％増加する。したがつて、電流増幅
率βが20〜２の範囲で変動するものとした場合、
電流増幅度Ａ自体は約10％の範囲内でしか変動し
ない。この電流増幅度Ａの変動幅は従来の回路に
於ける変動幅の約1/5となつている。また、K_n＝
0.6あるいは0.5と設定することにより、K_n＝0.7
と設定した場合のように電流増幅度Ａの変動の幅
を小さくすることができることは勿論、電流増幅
度Ａの絶対値を理想的な値１により近づけること
ができる。

次にａ≠１の場合について説明する。この場合
も、従来例と比較しながら説明する為に、まず、
第２図に示す従来の回路に於いて、トランジスタ
Q₁₃とQ₁₄のエミツタ面積の比を１：ａ（ａ≠１）
に設定した場合の電流増幅度Ａを求めてみる。こ
の場合、入力端子１１、出力端子１２に流れる電
流I₁，I₂はそれぞれ次式23、24で表わされる。

I₁＝β／１＋βI_E＋１＋ａ／１＋βI_E……(23) I₂＝aβ／１＋βI_E ……(24) 但し、I_E：トランジスタQ₁₃のエミツタ電流式23、
24より、電流増幅度Ａは次式25で表わされる。

Ａ＝ａ／１＋１＋ａ／β ……(25) そして、この式(25)と先の式(21)（但し、ａ≠
１）について比較すればよい。第７図はａ≠１と
した場合の電流増幅率βと電流増幅度Ａとの式(2
１）で表される関係を示す特性図である。なお、ａ
≠１と設定したので、回路の電流増幅度Ａは理想
的にはａである。しかしながら、ａが種々様々な
値を取る場合に於いて、電流増幅率βの変動に対
する電流増幅度Ａのばらつき具合を比較する。

第７図に於いて、ｆ，ｇは従来の回路に於ける
特性曲線を示す。このうち、特性曲線ｆはａ＝５
とおいた場合を示し、特性曲線ｇはａ＝２とおい
た場合を示す。また、ｈ，ｉはこの実施例に於け
る特性曲線を示す。このうち、特性曲線ｈはａ＝
５とおいた場合を示し、特性曲線ｉはａ＝２とお
いた場合を示す。なお、特性曲線ｈではパラメー
タKmは例えば0.9に設定されており、特性曲線ｉ
ではパラメータKmは0.8に設定されている。第７
図からわかるように、電流増幅度Ａを１以外の値
に選んだ場合でも、この実施例によれば従来の回
路に比べ、電流増幅率βが小さい領域で変動した
としても、電流増幅度Ａの変動の幅を大幅に小さ
くすることができる。しかも、電流増幅度Ａの値
を極力理想値ａに近づけることができる。例え
ば、ａ＝２の場合を代表として、この実施例と従
来の回路を比較してみる。従来の回路の場合、電
流増幅率βが２〜20の範囲で変動すると、特性曲
線ｇに示されるように、電流増幅度Ａはβ＝20を
基準にして最高で54％も減少する。これに対し、
この実施例では特性曲線ｉに示されるように、電
流増幅度Ａは最高でも19％しか減少しない。この
値は従来のそれの約1/3である。しかも、この実
施例では特性曲線の傾きが緩やかである。そし
て、さらにこの実施例では実際の電流増幅度Ａの
絶対値は理想値ａに近い値となつている。

以上詳述したこの実施例によれば次のような効
果がある。

トランジスタQ₂₃とQ₂₄のエミツタ面積の比
を適宜設定することにより、電流増幅率βが小
さい領域に存在するとしても、電流増幅度Ａを
理想値に近い値に設定することができる。

同様に、トランジスタQ₂₃とQ₂₄のエミツタ
面積の比を適宜設定することにより、電流増幅
率βが小さい領域で変動した場合でも電流増幅
度Ａの変動を軽減することができる。

また、回路をIC化する場合、トランジスタ
Q₂₃，Q₂₄のエミツタ面積は温度変化が生じた
り、トランジスタQ₂₃，Q₂₄の特性が変動した
としても容易に所望の値に設定することができ
る。これにより、トランジスタQ₂₃，Q₂₄のエ
ミツタ面積の比を容易にかつ精度よく所望の比
に設定することができる。したがつて、第５図
の回路はIC化に適している。

また、トランジスタQ₂₁とQ₂₂、またはQ₂₃と
Q₂₄は同一構成のトランジスタであつても、コ
レクタ．エミツタ間に加わる電圧が異なる。し
たがつて、アーリー効果の影響により電流増幅
率βが違つてくることがある。例えば、一方の
トランジスタの方が他方のトランジスタよりも
常に電流増幅率βが大きいという場合も生じ
る。但し、電流増幅率βの変動方向は同じであ
る。このような場合に於いても、それぞれの条
件に合わせてトランジスタQ₂₃，Q₂₄のエミツ
タ面積の比を適宜設定することにより、上述し
た、の効果を得ることができる。

また、上述した、のような効果を有する
為、トランジスタとしてラテラルPNPトラン
ジスタを用いるとき極めて有効である。そし
て、このラテラルPNPトランジスタを用いた
カレントミラー回路の性能を向上させることが
できる為、このカレントミラー回路とNPNト
ランジスタを用いた各種回路との組み合せが容
易となり、回路設計上の応用範囲が広くなる。

第８図はこの発明の第２の実施例を示す回路図
である。先の実施例ではトランジスタQ₂₃とQ₂₄
のエミツタ面積の比を適宜設定することにより、
電流増幅率βの変動による影響を軽減できるよう
に構成した場合について説明した。この場合、エ
ミツタ面積の比を適宜設定するということは、ト
ランジスタQ₂₃とQ₂₄のエミツタ抵抗の比を適宜
設定していることに他ならない。そして、このこ
とは端子２４から端子２５に至る電流経路と端子
２４から端子２６に至る電流経路とのインピーダ
ンスの比を適宜設定し、端子２４に流れる電流を
端子２５と２６とに適宜振り分けて分流している
ことに他ならない。

そこで、第８図に示す実施例では、トランジス
タQ₂₃，Q₂₄のエミツタにそれぞれ、このトラン
ジスタQ₂₃，Q₂₄のエミツタ抵抗よりは充分大き
な抵抗値を有する抵抗R₂₁，R₂₂を挿入したもの
である。このような構成によれば、抵抗R₂₁と
R₂₂の抵抗値の比を適宜設定することにより、端
子２５と２６とに振り分けられる電流量を適宜設
定することができる。つまり、第８図の回路では
端子２５と２６とに振り分けられる電流量はトラ
ンジスタQ₂₃とQ₂₄のエミツタ抵抗には依存せず、
抵抗R₂₁とR₂₂に依存することになる。なお、抵
抗R₂₃，R₂₄も抵抗R₂₁，R₂₂と同様にトランジス
タQ₂₁とQ₂₂とのエミツタ電流量を決定する為に
挿入されたものである。この場合、抵抗R₂₁，
R₂₂の抵抗値をトランジスタQ₂₁，Q₂₂のエミツタ
抵抗の抵抗値よりも充分大きくすれば、電流増幅
度ＡはトランジスタQ₂₁とQ₂₂とのエミツタ面積
の比には依存せず、抵抗R₂₃とR₂₄との比によつ
て決定される。

この実施例に於いても先の実施例の、、
、の効果を得ることができる。また、回路を
IC化する場合、抵抗R₂₁，R₂₂の抵抗比を所望の
値に設定することは容易である。したがつて、こ
の実施例に於いても先のの効果を得ることがで
きる。

なお、抵抗R₂₁，R₂₂の抵抗値を小さくし、端子
２５，２６に振り分けられる電流量がトランジスタ
Q₂₃のエミツタ抵抗と抵抗R₂₁の合成抵抗及びト
ランジスタQ₂₄のエミツタ抵抗と抵抗R₂₄の合成
抵抗の比によつて決定されるようにしてもよい。

第９図はこの発明のさらに他の実施例を示す回
路図である。この実施例は、先の第５図で説明し
た複合トランジスタをダブルコレクタを有するト
ランジスタQ₂₅で構成したものである。このよう
な構成に於いては、各コレクタC₁，C₂の面積比
を適宜設定することにより、端子２４から２５に
至る電流経路と端子２４から２６に至る電流経路
とのインピーダンスの比を適宜設定することがで
きる。したがつて、この実施例に於いても、先の
実施例と同様の効果を得ることができる。なお、
この実施例に於いても、コレクタC₁，C₂に別途
抵抗を接続することにより、これらの抵抗の比あ
るいは各抵抗と対応するコレクタ抵抗との合成抵
抗の比により上記インピーダンスの比を適宜設定
することができる。

なお、この発明は先の実施例に限定されるもの
ではない。この発明は基本的には第１０図のよう
に構成される。第１０図に於いて、３１は分流回
路である。この分流回路３１はトランジスタ
Q₂₁，Q₂₂のベースの共通接続点側からトランジ
スタQ₂₁のコレクタ側に至る第１の電流経路と、
前記ベースの共通接続点側からトランジスタQ₂₂
のコレクタ側に至る第２の電流経路を有する。そ
して、第１、第２の電流経路は、それらのインピ
ーダンスの比を変えることが可能なものである。
このインピーダンスの比を変えることにより、第
１、第２の電流経路の電流量が制御される。この
場合、第１、第２の電流経路の電流量を適宜調整
することにより、カレントミラー回路を構成する
トランジスタの電流増幅率βが小さい領域で変動
したとしても、回路の電流増幅度Ａの変動の幅を
小さくすることができるものである。

今、トランジスタQ₂₁，Q₂₂の特性が等しいも
のとする。これにより、両者のエミツタ電流同
志、ベース電流同志は等しくなる。そして、端子
２４〜２６は直接対応するベースやコレクタに接
続されているものとする。このように仮定する
と、第１、第２の電流経路のインピーダンスの比
を１：１に設定することにより、電流増幅率βが
小さい領域で変動したとしても、電流増幅度Ａを
理想値１に保持することができる。

以上の点を考慮して、先の第１の実施例を分析
すると次のようになる。第５図に於いて、端子２
４から端子２５に至る経路が第１の電流経路であ
り、端子２４から端子２６に至る経路が第２の電
流経路である。第１、第２の電流経路を流れる電
流はそれぞれ先の式(17)、(13)で表わされる。式(17)、
(13)を簡単にするとそれぞれ次式(26)、(27)のよう
になる。

I_Cd＝（１−Kmα）(1-α)(1+a)I_E ……(26) I_Cb＝Kma(1-α)(1+a)I_E ……(27) 今、（１＋ａ）I_Eなる項が一定とすれば、電流
I_Cd，I_CbはKmなる変数を持つ関数で表わされる。
したがつて、電流I_Cd，I_Cbの値はKmの値が変わる
ことによつて変わる。このKmは１／１＋ｍであり、トランジスタQ₂₃，Q₂₄のエミツタ面積の比で決
まる値である。トランジスタQ₂₃，Q₂₄のエミツ
タ面積の比ということは、前述の如く第１、第２
の電流経路のインピーダンスに比に他ならない。
したがつて、電流I_Cd，I_Cbは第１、第２の電流経
路のインピーダンスの比で制御されると言うこと
ができる。そして、このインピーダンスの比、つ
まりエミツタ面積の比を適宜選べば、先の式(21)
に従つて、第６図及び第７図の特性図で説明した
ように、電流増幅度Ａは電流増幅率βが小さくて
もその変動の影響を受けなくなる。

なお、トランジスタQ₂₁，Q₂₂の特性が等しい
場合、第１、第２の電流経路のインピーダンスの
比を１：１に設定すれば、電流増幅度Ａを常に理
想値１にすることができることは前述した通りで
ある。しかしながら、第４図の構成の場合、第１
の電流経路はトランジスタQ₂₃のエミツタからそ
のコレクタに至る経路と、トランジスタQ₂₃，
Q₂₄のエミツタから両トランジスタQ₂₃，Q₂₄のベ
ースの共通接続点を介してトランジスタQ₂₃のコ
レクタに至る経路との２つの経路に分かれる。し
たがつて、第１、第２の電流経路のインピーダン
スの比を１：１にするのにトランジスタQ₂₃，
Q₂₄のエミツタ面積の比は必ずしも１：１とはな
らない。

ところで、トランジスタQ₂₃とQ₂₄からなる回
路（第５図に示す回路）は、第２図で説明した従
来のカレントミラー回路と同じ構成である。した
がつて、この回路をカレントミラー回路とみた場
合、その電流増幅度Aoは電流増幅率βが小さい
領域に存在するとき理想値から大きくかけ離れる
とともに、電流増幅率βがこの小さい領域で変動
するとそれによる影響をうける。このことは、第
１の電流経路と第２の電流経路とを流れる電流量
はトランジスタQ₂₃，Q₂₄のエミツタ面積の比の
みに依存するものではなく、トランジスタQ₂₃，
Q₂₄の電流増幅率βにも依存することを意味す
る。このことは、先の式(21)に於いて、電流増幅
度ＡがKmの他にαなる変数を含むことからも明
らかである。

ところで、第４図の全体回路に於いて、電流増
幅度Ａが電流増幅率βの影響を受けないようにす
るには、分流回路２１の電流増幅度Aoも電流増
幅率βの影響を受けないようにすることが当然必
要となつてくる。ところが、第５図の回路では、
電流増幅度Ａは上述の如く、Km及びαに依存す
るので、Kmのみを所望の値に設定したとして
も、電流増幅度Ａはどうしても電流増幅率βの影
響を受けてしまう。これを第６図の特性図により
説明する。特性曲線ｂ〜ｄに示されるように、第
５図の回路ではKmを0.5、0.6、0.7等に設定する
ことにより所望の特性が得られる。しかし、これ
も、電流増幅率βが８ぐらいまでであり、これよ
り小さくなると、電流増幅度Ａは理想値から大幅
にずれたり、ばらつきの度合いが大きくなること
がわかる。

このような問題を解消するには、トランジスタ
Q₂₃，Q₂₄から成るカレントミラー回路に対して
も、第４図のような構成を適用すればよい。すな
わち、第１１図に示すように、トランジスタ
Q₂₆，Q₂₇から成る回路を付加すればよい。この
ような構成によれば、トランジスタQ₂₆，Q₂₇の
ベースの共通接続点を流れる電流が少ないので、
トランジスタQ₂₂には流れないが、トランジスタ
Q₂₁には流れる電流を少なくすることができる。
したがつて、電流増幅度Ａは電流増幅率βによつ
て影響され難くなる。この場合、トランジスタ
Q₂₆，Q₂₇を流れる電流量の変動がまだ電流増幅
度Ａに影響するようであれば、さらに同様の構成
を追加して行けばよい。

なお、詳細は省略するが第２の実施例、第３の
実施例もそれぞれ第１、第２の電流経路を有し、
両電流経路のインピーダンスの比を適宜調整する
ことにより、電流増幅率βの変動によつて電流増
幅度Ａが影響されないようにしたものであり、基
本的には第１０図に示すように表わされる。

なお、第１０図に於いて、トランジスタQ₂₁，Q₂₂
はNPNトランジスタでもよいことは勿論である。

ところで、分流回路３１の端子２４〜２６は直
接トランジスタQ₂₁，Q₂₂のベースの共通接続点、
トランジスタQ₂₁，Q₂₂のコレクタに接続される
必要性はない。つまり、例えば第１２図〜第１４
図に示すように、各端子２４〜２６とトランジス
タQ₂₁，Q₂₂のベースの共通接続点、トランジス
タQ₂₁，Q₂₂のコレクタとの間にバツフア用のト
ランジスタQ₃₁〜Q₃₄を設けるようにしてもよい。
この場合、バツフア用のトランジスタをどの端子
２４〜２６に設けるかとかどのような接続構成に
するかとかは第１２図〜第１４図に示される構成
以外にも種々様々変形実施可能である。

〔発明の効果〕

このようにこの発明によれば、トランジスタの
電流続増率が小さい領域で変動したとしても電流
増幅度の変動を小さくすることができるととも
に、理想値に近づけることができ、しかもIC化
に好適なカレントミラー回路を提供することがで
きる。

【図面の簡単な説明】

第１図は従来のカレントミラー回路の一例を示
す回路図、第２図は同じく他の例を示す回路図、
第３図は第２図に示す回路に於ける電流増幅率β
と電流増幅度Ａとの関係を示す特性図、第４図は
この発明に係るカレントミラー回路の第１の実施
例を示す回路図、第５図は第４図の一部を抜き出
して示す回路図、第６図は第４図に示す回路と第
２図に示す回路に於ける電流増幅率βと電流増幅
度Ａの関係を比較して示す特性図で、特に電流増
幅度Ａが１の場合について示す特性図、第７図は
第６図と同様で、特に電流増幅度Ａが２、５の場
合について示す特性図、第８図はこの発明の第２
の実施例を示す回路図、第９図はこの発明の第３
の実施例を示す回路図、第１０図はこの発明の基
本的構成を示す回路図、第１１図はこの発明の第
４の実施例を示す回路図、第１２図はこの発明の
第５の実施例を示す回路図、第１３図はこの発明
の第６の実施例を示す回路図、第１４図はこの発
明の第７の実施例を示す回路図である。 Q₂₁〜Q₂₄，Q₂₅〜Q₂₇，Q₃₁〜Q₃₄…トランジス
タ、R₂₁〜R₂₄…抵抗、２１…電源端子、２２…
入力端子、２３…出力端子、２４〜２６…端子、
３１…分流回路。

Claims

【特許請求の範囲】１ベースが共通接続され、エミツタが基準電位
端側に接続され、互いのエミツタ電流比を１：ａ
（ａ≠１）とした第１、第２のトランジスタと、この第１、第２のトランジスタのベースの共通
接続点に結合した第１の接続点及び前記第１、第
２のトランジスタのコレクタ側に結合した第２、
第３の接続点を有し、前記第１の接続点の電流を
前記第２、第３の接続点にそれぞれ分流するため
の第３、第４のトランジスタを含む複合トランジ
スタと、前記第１、第２のトランジスタのコレクタにそ
れぞれ設けられた入力端子及び出力端子とを具備
し、前記第１の接続点から前記第３のトランジスタ
を含む電流経路を介して前記第２の接続点へ流れ
る電流と、前記第１の接続点から前記第４のトラ
ンジスタを含む電流経路を介して前記第３の接続
点へ流れる電流との比をｍ：１(0<1)とし、前記各トランジスタの電流増幅率βの変化に対
する前記入力端子の入力電流と前記出力端子の出
力電流との比（電流増幅度Ａ）の特性が、Ａ＜ａ
なる電流増幅度と、Ａ＞ａなる電流増幅度の領域
を有するように、前記ｍの値を設定し、前記電流増幅度Ａが、前記各トランジスタの電
流増幅率βの変動に対して安定化するようにした
ことを特徴とするカレントミラー回路。