JPH03117009A - 電流ミラー回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電流ミラー回路に係シ、特にトランジスタの対
称性を利用した基本回路として用いられている電流ミラ
ー回路において特にトランジスタのベース電流の影響に
よる電流比の精度低下を改善したバイボラ集積回路から
なる回路構成に関す。

る。

〔従来の技術〕

従来から用いられている電流ミラー回路の一例を第５図
に示す。第５図において、従来の電流ミラー回路は、ｐ
ｎｐ）ランジスタＱ□ｔＱ２と、電流入力端子１と、電
流出力端子２と、共通端子３と、電流供給源４とを備え
ている。コレクタ・ベース間を短絡したトランジスタＱ
□のコレクタ側へ電流を印加し、そのコレクタ・ベース
端子を他のトランジスタＱ２のベースに接続するという
回路構成である。トランジスタＱｌ−Ｑ２のエミッタは
短絡するか、各々抵抗を介して共通端子３へ接続され、
これは電流供給源４へ結合される。ここで、電流入力端
子１に印加する電流を■□とし、電流出力端子２に流出
する電流をＩ２とすると、それらの関係は以下のように
表わされる。但し、トランジスタＱｌ、Ｑ２の特性は同
一であるとし、エミッタ接地電流増幅率をβ、トランジ
スタＱｌ、Ｑ２のコレクタ電流を■Ｃ１ｒ　’Ｃ２とす
る。

前記（１）式より、電流増幅率βが充分大きければ、出
力電流■２は入力電流■１にはは等しくなるが、になシ
、βの低いＰＮＰ）ランジスタ等では十分な精度が得ら
れない場合があった。

第６図は第５図のトランジスタＱ２をトランジスタＱ□
に対してＮ倍のエミッタ面積とし、トランジスタＱ１の
エミッタ電流に対し、Ｎ倍のエミッタ電流が流れる構成
とした場合の回路図で、このとき入出力電流の関係は第
５図と同様に以下のように表わされる。

Ｉ　　＝＝Ｎ−ＩＣＩ ２ 前記（２）式よシ、出力側にＮ倍の電流を得ようとする
と、Ｎが大きい場合（例えばＮ個並列出力とする構成な
ど）には、更にベース電流の影響が太きくなバ電流ミラ
ーの精度が低下する。例えば、β＝１００でも、Ｎ＝２
では２．９％、Ｎ＝５では５゜７％の誤差が生じてしま
うことになる。

〔発明が解決しようとするｌ！１題〕 前述のように従来の電流ミラー回路の基本構成は、トラ
ンジスタのベース電流の影響による誤差が補償されてお
らず、特に出力側の電流を増加させる場合や、βの低い
トランジスタ等を用いる場合に十分な精度が得られない
という問題がある。

本発明の目的は、前記問題点が解決され、増幅率βの低
いトランジスタでも充分な精度が得られるようにした電
流ミラー回路を提供することにある。

〔課題を解決するための手段〕

本発明の電流ミラー回路の構成は、第１のトランジスタ
および第２のトランジスタのベース同士およびエミッタ
同士を互いに接続して、その共通エミッタを電流供給源
とし、第１のトランジスタおよび第２のトランジスタの
前記共通ベースに共通端子を接続してなる電流ミラー回
路本体を備え、前記第１のトランジスタのコレクタと前
記電流ミラー回路本体の入力端子との接続点を電流入力
端子とし、前記第２のトランジスタのコレクタと前記電
流ミラー回路本体の出力端子との接続点を電流出力端子
としたことを特徴とする。

〔実施例〕

次に本発明につい゛て図面を参照して説明する。

第１図は本発明の一実施例の電流ミラー回路の基５− 本回路を示す回路図である。

第１図において、本実施例の電流ミラー回路は、ＰＮＰ
　トランジスタＱｌ−Ｑ２と、電流ミラー回路本体１０
と、電流入力端子１と、電流出力端子２と、共通端子３
とを含み、構成される。

本実施例は、第６図と同様に、入力電流工、に対してＮ
倍の出力電流■２を得ようとするもので、共通端子３に
トランジスタＱ０とエミッタ面８Ｎ倍のトランジスタＱ
２のエミッタが接続され、ベースは共通接続されている
。共通ベースには、電流比１．＝Ｎに設定された電流ミ
ラー回路本体１０の共通端子１３が接続され、その入力
端子１１とトランジスタＱ１のコレクタの接続点を電流
入力端子１とし、入力端子１１からの電流のＮ倍の電流
を取多出す出力端子１２とトランジスタＱ２のコレクタ
との接続点を電流出力端子２とする構成となっている。

本実施例は、従来と同様に、トランジスタのエミッタ接
地電流増幅率をβ、各々のコレクタ電流をｌ。□Ｉ　’
Ｃ２として、入力電流１１と出力電流■２６− の関係を求めると以下のように表わされる。

ＩＣ２：Ｎ　ＩＣＩ ゆえに、ｌ２＝Ｎ１１　　　　　　・・・・・・・・・
・・・・・・（３）以上のように、トランジスタＱ□ｌ
Ｑ２の電流比１：Ｎと、電流ミラー回路本体１０の電流
比１：Ｎが等しい場合には、前記（３）式が成立し、β
の値にかかわらず、ベース電流による誤差のない高精度
の電流ミラー回路を得ることができる。

しかしながら、実際には、電流ミラー回路本体１０は、
前述の第６図のような回路で構成することになるので、
厳密に１：Ｎに一致させることは難しい。そこで、第１
図において、電流ミラー回路本体１０の電流比を１：Ｎ
として入カ電流工□と出力電流 １２との関係を求めると、 次式となる。

例えば、第６図に示した基本回路を、電流ミラー回路本
体１０として使用した場合を考える。前記（２）式から
電流比ｎは、次式と表わせる。

この（５）式を前記（４）式に代入して、Ｉ２は以下の
ようになる。

本発明の実施例の具体例を第２図に示すが、本具体例は
上述の第１図に、第６図を組合せたものに他ならない。

第２図において、トランジスタＱｌ−Ｑ２に、第６図の
電流ミラー回路本体に相当するトランジスタＱ３＝Ｑ４
を接続したもので、その入力電流工□と出力電流■２と
の関係は、前記（６）式で表わされる。前記（２）式と
比較すれば明らかなように、ベース電流による誤差成分
は、電流増幅率βの２乗が分母に付加されるので、大幅
に軽減されることになる。例えば、β＝ｉｏｏで、Ｎ＝
２では誤差０．０３％、Ｎ＝５でもα０６％とな）、ベ
ース電流の影響ははとんど無視できる。

以上本実施例は、ベース電流を補償するために、電流ミ
ラー回路を構成するトランジスタの共通ベースにベース
電流分配用の電流ミラー回路を接続してなる複合形の高
精度電流ミラー回路構成となっている。

第３図は本発明の他の実施例の電流ミラー回路の回路図
で、本実施例の電流ミラー回路には、マルチコレクタＰ
ＮＰ）？ンジスタＱ５を用いてお９、トランジスタＱ１
．Ｑ２のエミッタには各々抵抗Ｒｔ１．Ｒ２を挿入して
いる。

第４図は本発明のさらに他の実施例の電流ミラー回路を
示す回路図である。第４図において、本実施例の電流ミ
ラー回路は、出力側をトランジスタＱ２１　＋　Ｑ２２
に分けた複数の電流出力をもつ形であシ、電流ミラー回
路もトランジスタＱ６にょル２２に接続している。これ
は、第１図の基本回路の電流出力分離形に相当する。

以上の説明で用いた電流比Ｎは通常は整数となることが
多いが、正の実数であれば、整数に限られることはない
。

また、第１図乃至４図では、ＰＮＰトランジスタを用い
て説明したが、これをＮＰＮ）ランジスタで構成しても
同様の効果が得られる。

〔発明の効果〕

以上説明したように、本発明は、電流ミラー回路を構成
するトランジスタのベース電流経路に電流分配用の電流
ミラー回路本体を追加することによシ、トランジスタの
ベース電流の影響による誤差を軽減した高精度の電流ミ
ラー回路を得ることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の電流ミラー回路の基本回路
を示す回路図、第２図は第１図の実施例のよシ具体的な
回路図、第３図は本発明の他の実１０− 雄側の回路図、第４図は本発明のさらに他の実施例の回
路図、第５図、第６図はいずれも従来の電流ミラー回路
の回路図である。 １・・・電流入力端子、２，２１．２２・・・電流出力
端子、３・・・共通端子、４・・・電流供給源、Ｑ１ｔ
Ｑ２＋Ｑａ　ｌＱ４１　Ｑｓ　＋Ｑｓ　ｔＱ２ｘ　ｔＱ
２ｚ−ｈランジスタ、Ｒ１ｔ　”　２・・・抵抗。

Claims (1)

【特許請求の範囲】
1. 　第１のトランジスタおよび第２のトランジスタのベー
   ス同士およびエミッタ同士を互いに接続して、その共通
   エミッタを電流供給源とし、第１のトランジスタおよび
   第２のトランジスタの前記共通ベースに共通端子を接続
   してなる電流ミラー回路を備え、前記第１のトランジス
   タのコレクタと前記電流ミラー回路の入力端子との接続
   点を電流入力端子とし、前記第２のトランジスタのコレ
   クタと前記電流ミラー回路の出力端子との接続点を電流
   出力端子としたことを特徴とする電流ミラー回路。