JPS594305A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS594305A JPS594305A JP57112951A JP11295182A JPS594305A JP S594305 A JPS594305 A JP S594305A JP 57112951 A JP57112951 A JP 57112951A JP 11295182 A JP11295182 A JP 11295182A JP S594305 A JPS594305 A JP S594305A
- Authority
- JP
- Japan
- Prior art keywords
- current
- collector
- current mirror
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電子機器一般に好適するカレントミラー回路
の改良に関する。
の改良に関する。
従来、音響機器を含む電子機器一般に使用されるカレン
トミラー回路として第１図（ａ） 、 （ｂ） １（ｃ
）に示すように構成されたものが知られている。
トミラー回路として第１図（ａ） 、 （ｂ） １（ｃ
）に示すように構成されたものが知られている。
すなわち、（、）は最も基本的な回路であって、いわゆ
るカレントミラ一対になされたトランジスタＱ＋ 、
Ｑｔの各特性が互いに等しいものであれば、それらのペ
ース拳エミッタ間電圧ＶＢＥも等しいので、出力側トラ
ンジスタＱ２に流れる電流工、は入力側トランジスタＱ
１に流れる入力電流Ｉ、に等しくなる。
るカレントミラ一対になされたトランジスタＱ＋ 、
Ｑｔの各特性が互いに等しいものであれば、それらのペ
ース拳エミッタ間電圧ＶＢＥも等しいので、出力側トラ
ンジスタＱ２に流れる電流工、は入力側トランジスタＱ
１に流れる入力電流Ｉ、に等しくなる。
しかしながら、このような基本的なカレントミラー回路
にあっては、使用するトランジスタのペース電流やアー
リー効果による誤差が大きくなってしまうという問題点
を有していた。
にあっては、使用するトランジスタのペース電流やアー
リー効果による誤差が大きくなってしまうという問題点
を有していた。
このため、（、）の場合の欠点を改良したのが（ｂ）。
（ｃ）の回路であって、このうち（ｂ）の場合はペース
電流による誤差を小さくするためにトランジスタＱｌ側
にトランジスタＱ、を付加することにより、ペース電流
による誤差を（ａ）の場合に比しきる。
電流による誤差を小さくするためにトランジスタＱｌ側
にトランジスタＱ、を付加することにより、ペース電流
による誤差を（ａ）の場合に比しきる。
また、（ｃ）の場合は電源ＶＣＣ側に逆構成のカレント
ミラ一対トランジスタＱ４−Ｑｌｌを付加することによ
シ、ペース電流による誤差をさらに小さくすることがで
きると共に、アーリー効果による誤差を小さくすること
ができるようになされている。
ミラ一対トランジスタＱ４−Ｑｌｌを付加することによ
シ、ペース電流による誤差をさらに小さくすることがで
きると共に、アーリー効果による誤差を小さくすること
ができるようになされている。
なお、カレントミラー回路は第１図（ａ） ｌ （ｂ）
＋（ｃ）に示した以外にも各種のものが実用化されて
いる。
＋（ｃ）に示した以外にも各種のものが実用化されて
いる。
第２図は以上のようなカレントミラー回路の実用例とし
て電力増幅器の信号経路に第１図（、）と同種（但しエ
ミツタ面積比は１：Ｎまたは１：Ｎ’）のものを採用し
た場合を示している。
て電力増幅器の信号経路に第１図（、）と同種（但しエ
ミツタ面積比は１：Ｎまたは１：Ｎ’）のものを採用し
た場合を示している。
すなわち、これは入力端子ＩＮに供給される入力信号を
差動構成のトランジスタＱ！〜Ｑ４でなる入力段部１０
．トランジスタＱ５〜Ｑ会でなるバイアス回路部１１、
ドライブ段部１２および出力段部１３を介して電力増幅
した状態で負荷ＲＬに供給するに際し、そのドライブ段
部１２および出力段部１３に４対のカレントミラートラ
ンジスタＱｔｏ＋ Ｑｓｔ ｓ Ｑｓｔ ＋ Ｑｔｓ・
ＱＩ４＋Ｑ１１１％ Ｑｔｅ＋ Ｑ＋、を使用した場
合である。
差動構成のトランジスタＱ！〜Ｑ４でなる入力段部１０
．トランジスタＱ５〜Ｑ会でなるバイアス回路部１１、
ドライブ段部１２および出力段部１３を介して電力増幅
した状態で負荷ＲＬに供給するに際し、そのドライブ段
部１２および出力段部１３に４対のカレントミラートラ
ンジスタＱｔｏ＋ Ｑｓｔ ｓ Ｑｓｔ ＋ Ｑｔｓ・
ＱＩ４＋Ｑ１１１％ Ｑｔｅ＋ Ｑ＋、を使用した場
合である。
しかるに、この場合信号レベルの増大と共に使用するト
ランジスタの電流増幅率が低下して行くために、各カレ
ントミラ一部の出力電流の増加率が入力電流の増加率に
比して一段と小さくなってしまう。つまりは、これに起
因してドライブ不足が生じ、結果的に最大出力が低下し
てしまうという重大な問題を招来していた。
ランジスタの電流増幅率が低下して行くために、各カレ
ントミラ一部の出力電流の増加率が入力電流の増加率に
比して一段と小さくなってしまう。つまりは、これに起
因してドライブ不足が生じ、結果的に最大出力が低下し
てしまうという重大な問題を招来していた。
なお、この場合第１図（ｂ）、（Ｃ）と同種のカレント
ミラー回路を使用したとしても、その低下の割合が小さ
くなるだけであって根本的な解決とはならない。
ミラー回路を使用したとしても、その低下の割合が小さ
くなるだけであって根本的な解決とはならない。
また、カレントミラー回路の入力側トランジスタにペー
ス抵抗やエミッタ抵抗を挿入したとしても完全な対策と
はならない。
ス抵抗やエミッタ抵抗を挿入したとしても完全な対策と
はならない。
そして、第２図のような場合カレントミラートランジス
タ群のペース電流が全て無駄に流れているという問題も
有していた。
タ群のペース電流が全て無駄に流れているという問題も
有していた。
そこで、この発明は以上のような点に鑑みてなされたも
ので、使用するトランジスタの電流増幅率の低下による
出力電流の増加率が入力電流の増加率よシも大きくなる
ように改良し、以って信号経路に使用された場合の出力
低下を効果的に防止し得るのに寄与し得る極めて良好な
カレントミラー回路を提供することを目的としている。
ので、使用するトランジスタの電流増幅率の低下による
出力電流の増加率が入力電流の増加率よシも大きくなる
ように改良し、以って信号経路に使用された場合の出力
低下を効果的に防止し得るのに寄与し得る極めて良好な
カレントミラー回路を提供することを目的としている。
すなわち、この発明によるカレントミラー回路は、互い
のペースおよびエミッタが共通になされると共に入力側
のコレクタが定電流源に且つ出力側のコレクタが出力端
に接続されたカレントミラ一対トランジスタと、このカ
レントミラ一対トランジスタの共通ペースにエミッタが
接続され且つ入力側および出力側の各コレクタにペース
およびコレクタが対応して接続されたペース電流補正用
トランジスタとを具備してなることを特徴としている。
のペースおよびエミッタが共通になされると共に入力側
のコレクタが定電流源に且つ出力側のコレクタが出力端
に接続されたカレントミラ一対トランジスタと、このカ
レントミラ一対トランジスタの共通ペースにエミッタが
接続され且つ入力側および出力側の各コレクタにペース
およびコレクタが対応して接続されたペース電流補正用
トランジスタとを具備してなることを特徴としている。
以下図面を参照してこの発明の一実施例にっき詳細に説
明する。
明する。
すなわち、第３図に示すように互いのペースが直結され
たカレントミラ一対トランジスタＱ２１゜Ｑ１０のうち
入力側となるトランジスタＱ、１はそのコレクタが定電
流源ＩＳ、に接続され且つそのエミッタが電源ＶＣＣに
接続されている。また、出力側となるトランジスタＱ２
２はそのコレクタが定電流出力端ＯＵＴに接続され且つ
そのエミツｐが電源ＶＣＣに接続されている。
たカレントミラ一対トランジスタＱ２１゜Ｑ１０のうち
入力側となるトランジスタＱ、１はそのコレクタが定電
流源ＩＳ、に接続され且つそのエミッタが電源ＶＣＣに
接続されている。また、出力側となるトランジスタＱ２
２はそのコレクタが定電流出力端ＯＵＴに接続され且つ
そのエミツｐが電源ＶＣＣに接続されている。
そして、上記カレントミラ一対トランノスタＱｎｒＱｔ
ｔに対してペース電流補正用となるトランジスタＱ３が
、そのコレクタをＱ！１ｌＱ２２の共通ペースに且つそ
のペースをｑｎのコレクタに且つそのコレクタをＱｔ２
のコレクタに接続した状態で付加されている。
ｔに対してペース電流補正用となるトランジスタＱ３が
、そのコレクタをＱ！１ｌＱ２２の共通ペースに且つそ
のペースをｑｎのコレクタに且つそのコレクタをＱｔ２
のコレクタに接続した状態で付加されている。
而して、以上の構成においてカレントミラ一対トランジ
スタＱ□ｅＱ＊ｔおよびペース電流補正用トランジスタ
ｑｔｓはそれらの電流増幅率がいずれも等しくβとし、
且つカレントミラ一対トランジスタＱｆＩ＊Ｑｎはいわ
ゆるベア特性を有して互いのペース・エミッタ間電圧が
等しとすれば、カレントミラ一対トランジスタＱ！１１
Ｑ０のペース電流１１１１１ Ｉｌｌおよびコレクタ電
流ＩＣ１ｒ ＩＣｌＯ間には なる関係が成立している。
スタＱ□ｅＱ＊ｔおよびペース電流補正用トランジスタ
ｑｔｓはそれらの電流増幅率がいずれも等しくβとし、
且つカレントミラ一対トランジスタＱｆＩ＊Ｑｎはいわ
ゆるベア特性を有して互いのペース・エミッタ間電圧が
等しとすれば、カレントミラ一対トランジスタＱ！１１
Ｑ０のペース電流１１１１１ Ｉｌｌおよびコレクタ電
流ＩＣ１ｒ ＩＣｌＯ間には なる関係が成立している。
これによって、ベース電流補正用トランジスタＱ０のエ
ミッタ電流■工、およびペース電流１ｍ１３ならびにコ
レクタ電流■。３はそれぞれとなる。
ミッタ電流■工、およびペース電流１ｍ１３ならびにコ
レクタ電流■。３はそれぞれとなる。
また、この場合カレントミラ一対トランジスタＱｔｖ＋
Ｑｔｓのうち入力側トランジスタＱｚｘに接続された定
電流源１８１に流れる入力電流■１は上記ＩＣＩ とｌ
１１３の和であるからとなる。
Ｑｔｓのうち入力側トランジスタＱｚｘに接続された定
電流源１８１に流れる入力電流■１は上記ＩＣＩ とｌ
１１３の和であるからとなる。
同じく、出力端ＯＵＴに流れる出力電流Ｉ。
は上記Ｉｃｔとｒｃｓの和であるから
となる。
つまυ、入力電流Ｉ、と出力電流Ｉ、との比となるから
、電流増幅率βの低下に応じて出力電流！、の増加率の
方が入力電流１１の増加率に比して一段と大きくなって
いるものである。
、電流増幅率βの低下に応じて出力電流！、の増加率の
方が入力電流１１の増加率に比して一段と大きくなって
いるものである。
化したもので、曲＃ｉ！３で示すようにβの低下につて
行くことが一目瞭然である。
行くことが一目瞭然である。
なお、第４図中曲線１ａ、ｌｂはそれぞれ参考的に示し
た第１図（、）および（ｂ）の場合であるが、る。
た第１図（、）および（ｂ）の場合であるが、る。
第５図は以上のようなこの発明によるカレントミラー回
路を電力増幅器の信号経路に適用した場合を示している
。
路を電力増幅器の信号経路に適用した場合を示している
。
すなわち、第５図において入力端子ＩＮに印加された入
力信号は差動対トランジスタＱ３．。
力信号は差動対トランジスタＱ３．。
Ｑ３２およびカレントミラ一対トランジスタＱ３．。
Ｑ ８４でなる入力段部２１およびバイアス回路２２を
構成するエミッタ接地トランジスタＱｓｓを介して相補
形トランジスタＱ３６１Ｑ３７の共通エミッタに導出さ
れる。
構成するエミッタ接地トランジスタＱｓｓを介して相補
形トランジスタＱ３６１Ｑ３７の共通エミッタに導出さ
れる。
ここで、正の信号はＱｓｙのコレクタからの発明による
カレントミラー回路ＣＭ、を構成するトランジスタＱｓ
ｓ ｓ Ｑｓｓ ｅ Ｑ１０でなるドライブ段部２３ｍ
を介してＱｓｓ＋Ｑｓｏのエミツタ面積比８倍された後
、カレントミラ一対トランジスタＱ４ｔｔＱ４ｔでなる
出力段部２４＆を介してＱ４１＋Ｑ４！のエミツタ面積
比８７倍されて負荷ＲＬに供給される。
カレントミラー回路ＣＭ、を構成するトランジスタＱｓ
ｓ ｓ Ｑｓｓ ｅ Ｑ１０でなるドライブ段部２３ｍ
を介してＱｓｓ＋Ｑｓｏのエミツタ面積比８倍された後
、カレントミラ一対トランジスタＱ４ｔｔＱ４ｔでなる
出力段部２４＆を介してＱ４１＋Ｑ４！のエミツタ面積
比８７倍されて負荷ＲＬに供給される。
また、負の信号はＱｓｅのコレクタからこの発明による
カレントミラー回路ＣＭｂを構成するトランジスタＱ４
８ 、Ｑ４４ ｙ Ｑ４＋１でなるドライブ段部２３ｂ
を介してＱａｓｙＱ４＊のエミツタ面積比８倍された後
、カレントミラ一対トランジスタＱ４８１Ｑ４？でなる
出力段部２４ｂを介してＱ４６゜Ｑ４？のエミツタ面積
比８７倍されて負荷ＲＬに供給される。
カレントミラー回路ＣＭｂを構成するトランジスタＱ４
８ 、Ｑ４４ ｙ Ｑ４＋１でなるドライブ段部２３ｂ
を介してＱａｓｙＱ４＊のエミツタ面積比８倍された後
、カレントミラ一対トランジスタＱ４８１Ｑ４？でなる
出力段部２４ｂを介してＱ４６゜Ｑ４？のエミツタ面積
比８７倍されて負荷ＲＬに供給される。
而して、以上において（入力）信号が大きくなって使用
するトランジスタの電流増幅率βが低下してくると、ド
ライブ段部２３１Ｌ、２４ｂに使用されているカレント
ミラー回路ＣＭａ 、 ＣＭｂの出力電流が入力電流以
上に増加することになるので、出力段部２４＊、２４ｂ
に使用されているカレントミラ一対トランジスタＱ４１
１Ｑ４！およびＱ＊ｅｔＱ４ｙを強力にドライブして出
力低下を防止することができる。
するトランジスタの電流増幅率βが低下してくると、ド
ライブ段部２３１Ｌ、２４ｂに使用されているカレント
ミラー回路ＣＭａ 、 ＣＭｂの出力電流が入力電流以
上に増加することになるので、出力段部２４＊、２４ｂ
に使用されているカレントミラ一対トランジスタＱ４１
１Ｑ４！およびＱ＊ｅｔＱ４ｙを強力にドライブして出
力低下を防止することができる。
つまシ、第５図のような電力増幅器の場合には負帰還を
かけているので、ドライブ段部に使用されるカレントミ
ラー回路はその入出力電流の精度自体が問題でなく、β
低下時のドライブ電流不足が問題となるが、上述した如
くこの発明のように改良したカレントミラー回路を採用
することによってかかる問題を確実に解決し得るもので
ある。
かけているので、ドライブ段部に使用されるカレントミ
ラー回路はその入出力電流の精度自体が問題でなく、β
低下時のドライブ電流不足が問題となるが、上述した如
くこの発明のように改良したカレントミラー回路を採用
することによってかかる問題を確実に解決し得るもので
ある。
また、このことは換言すれば同じ最大出力を保証するの
によシ低容量のパワートランジスタで済むことを意味し
ているから、集積回路化を図る際にチップ面積が小さく
なってコスト的に有利となる。
によシ低容量のパワートランジスタで済むことを意味し
ているから、集積回路化を図る際にチップ面積が小さく
なってコスト的に有利となる。
なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
例えば、第６図（＆）に示すように第３図の各トランジ
スタＱｚｔ−Ｑ□、Ｑ７．に対してエミッタ抵抗ＲＩＩ
ｒ Ｒｇｔ ｌ ＲＥＳを挿入するようにしてもよい
。また、第６図（ｂ）に示すように第３図のカレントミ
ラ一対トランジスタＱ□、Ｑ２２のエミッタ面積を１：
１でなく１：Ｎとしてもよく、第５図に適用したカレン
トミラー回路ＣＭａ 、 ＣＭｂがこれに相当している
。さらには、第６図（ｃ）に示すように第３図のペース
電流補正用トランジスタＱ□のコレクタを直接出力側ト
ランジスタＱ！２のコレクタに接続するのでなく、カレ
ントミラ一対トランジスタＱ２４１Ｑ！５を介して接続
するようにしてもよい。この場合、カレントミラ一対ト
ランジスタＱｙ４ｔＱｔｓは１：Ｎ′のエミツタ面積比
を有するようになされているが、これに代えて適宜な回
路を用いるようにしてもよい。
スタＱｚｔ−Ｑ□、Ｑ７．に対してエミッタ抵抗ＲＩＩ
ｒ Ｒｇｔ ｌ ＲＥＳを挿入するようにしてもよい
。また、第６図（ｂ）に示すように第３図のカレントミ
ラ一対トランジスタＱ□、Ｑ２２のエミッタ面積を１：
１でなく１：Ｎとしてもよく、第５図に適用したカレン
トミラー回路ＣＭａ 、 ＣＭｂがこれに相当している
。さらには、第６図（ｃ）に示すように第３図のペース
電流補正用トランジスタＱ□のコレクタを直接出力側ト
ランジスタＱ！２のコレクタに接続するのでなく、カレ
ントミラ一対トランジスタＱ２４１Ｑ！５を介して接続
するようにしてもよい。この場合、カレントミラ一対ト
ランジスタＱｙ４ｔＱｔｓは１：Ｎ′のエミツタ面積比
を有するようになされているが、これに代えて適宜な回
路を用いるようにしてもよい。
また、用途についても第５図の如き電力増幅器の信号経
路のみに限らず、通常のカレントミラーと異なって使用
するトランジスタの電流増幅率の低下につれて出力電流
をより多く必要とする回路に使用してもよいものである
。
路のみに限らず、通常のカレントミラーと異なって使用
するトランジスタの電流増幅率の低下につれて出力電流
をより多く必要とする回路に使用してもよいものである
。
従って、以上詳述したようにこの発明によれば、使用す
るトランジスタの電流増幅率の低下による出力電流の増
加率が入力電流の増加率よ勺も大きく゛なるように改良
し、以って信号経路に使用された場合の出力低下を効果
的に防止し得るのに寄与し得る極めて良好なカレントミ
ラー回路を提供することが可能となる。
るトランジスタの電流増幅率の低下による出力電流の増
加率が入力電流の増加率よ勺も大きく゛なるように改良
し、以って信号経路に使用された場合の出力低下を効果
的に防止し得るのに寄与し得る極めて良好なカレントミ
ラー回路を提供することが可能となる。
【図面の簡単な説明】
第１図（ａ） ｌ （ｂ） ＃ （ｅ）は従来のカレン
トミラー回路を示す構成図、第２図は第１図のカレント
ミラー回路の実用例を示す構成図、第３図はこの発明に
係るカレントミラー回路の一実施例を示す構成図、第４
図は第３図の特性を示す曲線図、第５図は第３図のカレ
ントミラー回路の実用例を示す構成図、第６図（ａ）
ｌ （ｂ） ｌ （ｅ）は他の異なる実施例を示す構成
図である。 Ｑｔ＋＋Ｑｔｔ・・・カレントミラ一対トランジスタ、
Ｑｔｓ・・・ペース電流補正用トランジスタ、ｖＣＣ・
・・電源、ＯＵＴ・・・出力端、Ｉ８１・・・定電流源
っ出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 第４ 図
トミラー回路を示す構成図、第２図は第１図のカレント
ミラー回路の実用例を示す構成図、第３図はこの発明に
係るカレントミラー回路の一実施例を示す構成図、第４
図は第３図の特性を示す曲線図、第５図は第３図のカレ
ントミラー回路の実用例を示す構成図、第６図（ａ）
ｌ （ｂ） ｌ （ｅ）は他の異なる実施例を示す構成
図である。 Ｑｔ＋＋Ｑｔｔ・・・カレントミラ一対トランジスタ、
Ｑｔｓ・・・ペース電流補正用トランジスタ、ｖＣＣ・
・・電源、ＯＵＴ・・・出力端、Ｉ８１・・・定電流源
っ出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 第４ 図
Claims (1)
- 互いのペースおよびエミッタが共通になされると共に入
力側のコレクタが定電流源に且つ出力側のコレクタが出
力端に接続されたカレントミラ一対トランジスタと、こ
のカレントミラ一対トランジスタの共通ペースにエミッ
タが接続され且つ入力側および出力側の各コレクタにペ
ースおよびコレクタが対応して接続されたペース電流補
正用トランジスタとを具備してなることを特徴とするカ
レントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112951A JPS594305A (ja) | 1982-06-30 | 1982-06-30 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112951A JPS594305A (ja) | 1982-06-30 | 1982-06-30 | カレントミラ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594305A true JPS594305A (ja) | 1984-01-11 |
Family
ID=14599603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57112951A Pending JPS594305A (ja) | 1982-06-30 | 1982-06-30 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594305A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03117008A (ja) * | 1989-09-28 | 1991-05-17 | Nec Ic Microcomput Syst Ltd | 電流ミラー回路 |
| JPH03136507A (ja) * | 1989-10-23 | 1991-06-11 | Nec Ic Microcomput Syst Ltd | 電流ミラー回路 |
| US5291149A (en) * | 1992-03-30 | 1994-03-01 | Murata Manufacturing Co., Ltd. | Operational amplifier |
-
1982
- 1982-06-30 JP JP57112951A patent/JPS594305A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03117008A (ja) * | 1989-09-28 | 1991-05-17 | Nec Ic Microcomput Syst Ltd | 電流ミラー回路 |
| JPH03136507A (ja) * | 1989-10-23 | 1991-06-11 | Nec Ic Microcomput Syst Ltd | 電流ミラー回路 |
| US5291149A (en) * | 1992-03-30 | 1994-03-01 | Murata Manufacturing Co., Ltd. | Operational amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS605085B2 (ja) | カレントミラ−回路 | |
| JPH027522B2 (ja) | ||
| JPS6412405B2 (ja) | ||
| JPH03119814A (ja) | 電流ミラー回路 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JPS594305A (ja) | カレントミラ−回路 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| US4435656A (en) | Phase inverter circuit | |
| JPH04369105A (ja) | 増幅器 | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JPS59103409A (ja) | カレントミラ−回路 | |
| JPS5992618A (ja) | レベルシフト回路 | |
| US4345216A (en) | Compensation of base-current-related error in current mirror amplifier circuitry | |
| JPS6033717A (ja) | カレントミラ−回路 | |
| JPS6114174Y2 (ja) | ||
| JPH03744Y2 (ja) | ||
| JPS6221310A (ja) | 電流定倍回路 | |
| JP2567145B2 (ja) | 複合電流ミラー回路 | |
| JP2793212B2 (ja) | 電流ミラー回路 | |
| JPS62105281A (ja) | 最小値出力回路 | |
| JPS6097705A (ja) | 差動増幅器 | |
| JPH0750849B2 (ja) | 増幅回路 | |
| JPS62194715A (ja) | 差動増幅器 | |
| JPS6359204A (ja) | 高精度カレントミラ−回路 | |
| JPH11168329A (ja) | ベース電流補償回路 |