JPH027522B2 - - Google Patents
Info
- Publication number
- JPH027522B2 JPH027522B2 JP56091992A JP9199281A JPH027522B2 JP H027522 B2 JPH027522 B2 JP H027522B2 JP 56091992 A JP56091992 A JP 56091992A JP 9199281 A JP9199281 A JP 9199281A JP H027522 B2 JPH027522 B2 JP H027522B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- emitter
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 description 11
- 238000003199 nucleic acid amplification method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003503 early effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は特に低電圧用集積回路に好適するカ
レントミラー回路に関する。
レントミラー回路に関する。
従来、電子回路一般用として特には線形集積回
路の差動増幅器用能動負荷として多用されるカレ
ントミラー回路は第１図ａ，ｂ，ｃに示すように
構成されていた。先ず、ａは最も基本的なカレン
トミラー回路であつて、この回路ではよく知られ
ているようにカレントミラー用トランジスタ
Qa1，Qa2のベース電流に起因する誤差を生じ易
いものである。すなわち、トランジスタQa1，
Qa2の電流増幅率をβ1とするとき、出力電流Iout
は入力電流Iinとの間に Iout＝Iin／１＋２／β1 なる関係を有しているから、β1が小さくなると急
激に電流利得Iout／Iinが小さくなる如く、電流
増幅率の影響を受けて誤差を生じてしまうもので
ある。
路の差動増幅器用能動負荷として多用されるカレ
ントミラー回路は第１図ａ，ｂ，ｃに示すように
構成されていた。先ず、ａは最も基本的なカレン
トミラー回路であつて、この回路ではよく知られ
ているようにカレントミラー用トランジスタ
Qa1，Qa2のベース電流に起因する誤差を生じ易
いものである。すなわち、トランジスタQa1，
Qa2の電流増幅率をβ1とするとき、出力電流Iout
は入力電流Iinとの間に Iout＝Iin／１＋２／β1 なる関係を有しているから、β1が小さくなると急
激に電流利得Iout／Iinが小さくなる如く、電流
増幅率の影響を受けて誤差を生じてしまうもので
ある。
次に、ｂは上述したａの欠点を改良したカレン
トミラー回路であつて、電流増幅率補正用トラン
ジスタQb3の存在により、カレントミラー用トラ
ンジスタQb1，Qb2のベース電流の影響が１／β2
（但しβ2はQb3の電流増幅率）となるものである。
しかしながら、この回路では入力側の所要電圧が
トランジスタQb1およびQb3の各々のベース・エ
ミツタ間電圧VBEの和（約1.4V）となるので、そ
れだけ電圧損失が増加（ａの場合はQa1のVBEの
みの約0.7V）してしまうという欠点を有してい
た。
トミラー回路であつて、電流増幅率補正用トラン
ジスタQb3の存在により、カレントミラー用トラ
ンジスタQb1，Qb2のベース電流の影響が１／β2
（但しβ2はQb3の電流増幅率）となるものである。
しかしながら、この回路では入力側の所要電圧が
トランジスタQb1およびQb3の各々のベース・エ
ミツタ間電圧VBEの和（約1.4V）となるので、そ
れだけ電圧損失が増加（ａの場合はQa1のVBEの
みの約0.7V）してしまうという欠点を有してい
た。
さらに、ｃは上述したｂの欠点を改良したカレ
ントミラー回路であつて、カレントミラー用トラ
ンジスタQc1，Qc2と逆極性の差動対トランジス
タQc3，Qc4が用いられる。この場合、共通電流
源Ioの電流をQc1，Qc2のベース電流の最大値よ
りも大きな一定値に設定しておくもので、その誤
差電流は最大でIo／β3（但しβ3はQc3の電流増幅
率）となる。そして、電圧損失については、基準
電圧VRFRの設定により各構成トランジスタの能動
領域を外れない範囲で任意に設定できる。しかし
ながら、この回路では基準電圧VRERを与える必要
があるために、それだけ構成が複雑化してしまう
ということである。
ントミラー回路であつて、カレントミラー用トラ
ンジスタQc1，Qc2と逆極性の差動対トランジス
タQc3，Qc4が用いられる。この場合、共通電流
源Ioの電流をQc1，Qc2のベース電流の最大値よ
りも大きな一定値に設定しておくもので、その誤
差電流は最大でIo／β3（但しβ3はQc3の電流増幅
率）となる。そして、電圧損失については、基準
電圧VRFRの設定により各構成トランジスタの能動
領域を外れない範囲で任意に設定できる。しかし
ながら、この回路では基準電圧VRERを与える必要
があるために、それだけ構成が複雑化してしまう
ということである。
そこで、この発明は以上のような点に鑑みてな
されたもので、使用するトランジスタの電流増幅
率の影響を可及的に受けないようにして誤差を小
さくし得ると共に、電圧損失も小さくし得るよう
に改良した極めて良好なるカレントミラー回路を
提供することを目的としている。
されたもので、使用するトランジスタの電流増幅
率の影響を可及的に受けないようにして誤差を小
さくし得ると共に、電圧損失も小さくし得るよう
に改良した極めて良好なるカレントミラー回路を
提供することを目的としている。
以下図面を参照してこの発明の一実施例につき
詳細に説明する。
詳細に説明する。
すなわち、第２図に示すようにコレクタから入
力電流Iinを与えるカレントミラー用の第１のト
ランジスタQ1は、そのエミツタが電源Vccに接続
され且つそのベースがカレントミラー用の第２の
トランジスタQ2のベースに接続される。この第
２のトランジスタQ2はそのコレクタから出力電
流Ioutを与えるもので、そのエミツタが電源＋
Vccに接続されている。
力電流Iinを与えるカレントミラー用の第１のト
ランジスタQ1は、そのエミツタが電源Vccに接続
され且つそのベースがカレントミラー用の第２の
トランジスタQ2のベースに接続される。この第
２のトランジスタQ2はそのコレクタから出力電
流Ioutを与えるもので、そのエミツタが電源＋
Vccに接続されている。
そして、上記第１のトランジスタQ1のコレク
タにベースが接続された第３のトランジスタQ3
は後述するようにレベルシフト用となるもので、
そのコレクタが電源Vccに接続され、且つそのエ
ミツタが補正用となるトランジスタQ4のベース
に接続されると共に共通電流源ISを介して接地さ
れる。この第４のトランジスタQ4はそのエミツ
タが上記第１および第２のトランジスタQ1，Q2
の共通ベースに接続され且つそのコレクタが接地
されている。
タにベースが接続された第３のトランジスタQ3
は後述するようにレベルシフト用となるもので、
そのコレクタが電源Vccに接続され、且つそのエ
ミツタが補正用となるトランジスタQ4のベース
に接続されると共に共通電流源ISを介して接地さ
れる。この第４のトランジスタQ4はそのエミツ
タが上記第１および第２のトランジスタQ1，Q2
の共通ベースに接続され且つそのコレクタが接地
されている。
ここで、上記カレントミラー用第１および第２
のトランジスタQ1，Q2と補正用となる第４のト
ランジスタQ4は図示の場合いずれもPNP形とな
される如く同一極性のトランジスタが用いられ
る。また、レベルシフト用の第３のトランジスタ
Q3は図示場合NPN形となされる如く上記Q1，Q2
およびQ4とは逆極性のトランジスタが用いられ
るものとする。
のトランジスタQ1，Q2と補正用となる第４のト
ランジスタQ4は図示の場合いずれもPNP形とな
される如く同一極性のトランジスタが用いられ
る。また、レベルシフト用の第３のトランジスタ
Q3は図示場合NPN形となされる如く上記Q1，Q2
およびQ4とは逆極性のトランジスタが用いられ
るものとする。
そして、共通電流源ISの電流は補正用トランジ
スタQ4の最大ベース電流よりも大なる値に設定
するものとする。
スタQ4の最大ベース電流よりも大なる値に設定
するものとする。
而して、以上の構成において、補正用となる第
４のトランジスタQ4は前述した第１図ｂの電流
増幅率補正用トランジスタQb3に相当するもの
で、そのベース側にレベルシフト用となる第３の
トランジスタQ3がエミツタホロワ形式で挿入さ
れている。
４のトランジスタQ4は前述した第１図ｂの電流
増幅率補正用トランジスタQb3に相当するもの
で、そのベース側にレベルシフト用となる第３の
トランジスタQ3がエミツタホロワ形式で挿入さ
れている。
すなわち、このようなカレントミラー回路は基
準電圧を不要とし得る点で前述した第１図ｃのも
のより優れており、それだけ構成の簡易化に寄与
し得るものである。また、電流増幅率補正効果に
ついてもより優れたものである。
準電圧を不要とし得る点で前述した第１図ｃのも
のより優れており、それだけ構成の簡易化に寄与
し得るものである。また、電流増幅率補正効果に
ついてもより優れたものである。
つまり、共通電流源ISの電流Ioの設定条件が第
１図ｃではIo＞2Iout／β1であるのに対し、この発明 による第２図の場合はIo＞Iout／β1・β2でよい如くIo の設定電流をより小さくすることができるように
なると共に、誤差電流となる第３のトランジスタ
Q3のベース電流をも小さくし得るからである。
この場合、β1はカレントミラー用となる第１およ
び第２のトランジスタQ1，Q2の電流増幅率であ
り、β2は補正用となる第４のトランジスタQ4の
電流増幅率である。
１図ｃではIo＞2Iout／β1であるのに対し、この発明 による第２図の場合はIo＞Iout／β1・β2でよい如くIo の設定電流をより小さくすることができるように
なると共に、誤差電流となる第３のトランジスタ
Q3のベース電流をも小さくし得るからである。
この場合、β1はカレントミラー用となる第１およ
び第２のトランジスタQ1，Q2の電流増幅率であ
り、β2は補正用となる第４のトランジスタQ4の
電流増幅率である。
そして、損失電圧についても、レベルシフト用
となる第３のトランジスタQ3の存在により、ト
ランジスタ１個分のVBE（約0.7V）で済ませるこ
とができる如く、可及的に小さくし得るものであ
る。
となる第３のトランジスタQ3の存在により、ト
ランジスタ１個分のVBE（約0.7V）で済ませるこ
とができる如く、可及的に小さくし得るものであ
る。
第３図は他の実施例を示すもので、この場合第
２図の場合と異なるのはレベルシフト用第３のト
ランジスタQ3のエミツタと補正用第４のトラン
ジスタQ4のベースとの間に抵抗Ｒを挿入するこ
とにより、レベルシフト電圧をVBE＋LoRに増加
させる如く構成した点である。すなわち、これに
よつて電圧損失は約VBE−IoRとなり、第１のト
ランジスタQ1が飽和する寸前まで損失電圧を小
さくすることができるようになり、特に低電圧用
集積回路に有用なものである。
２図の場合と異なるのはレベルシフト用第３のト
ランジスタQ3のエミツタと補正用第４のトラン
ジスタQ4のベースとの間に抵抗Ｒを挿入するこ
とにより、レベルシフト電圧をVBE＋LoRに増加
させる如く構成した点である。すなわち、これに
よつて電圧損失は約VBE−IoRとなり、第１のト
ランジスタQ1が飽和する寸前まで損失電圧を小
さくすることができるようになり、特に低電圧用
集積回路に有用なものである。
第４図もまた他の実施例を示すもので、この場
合第３図に加えてカレントミラー用のうちの出力
側の第２のトランジスタQ2に対してカスケード
接続される第５のトランジスタQ5を挿入したも
のである。すなわち、これによりいわゆるトラン
ジスタのアーリー効果を減少せしめてカレントミ
ラー回路としての直線性を改善し、信号の歪を非
常に小さくすることができる。そして、実測した
ところでは、第２のトランジスタQ2のコレク
タ・エミツタ間電圧VCEを3Vとし、無信号時のバ
イアス電流を200μとし、信号の振幅が100μAの場
合で、1KHzのTHDが0.1％（第３図では３％）に
改善された結果を得ることができた。
合第３図に加えてカレントミラー用のうちの出力
側の第２のトランジスタQ2に対してカスケード
接続される第５のトランジスタQ5を挿入したも
のである。すなわち、これによりいわゆるトラン
ジスタのアーリー効果を減少せしめてカレントミ
ラー回路としての直線性を改善し、信号の歪を非
常に小さくすることができる。そして、実測した
ところでは、第２のトランジスタQ2のコレク
タ・エミツタ間電圧VCEを3Vとし、無信号時のバ
イアス電流を200μとし、信号の振幅が100μAの場
合で、1KHzのTHDが0.1％（第３図では３％）に
改善された結果を得ることができた。
なお、この発明は上記し且つ図示した実施例の
みに限定されることなく、この発明の要旨を逸脱
しない範囲で種々の変形や適用が可能であること
は言う迄もない。
みに限定されることなく、この発明の要旨を逸脱
しない範囲で種々の変形や適用が可能であること
は言う迄もない。
従つて、以上詳述したようにこの発明によれ
ば、使用するトランジスタの電流増幅率の影響を
可及的に受けないようにして誤差を小さくし得る
と共に、電圧損失も小さくし得るように改良した
極めて良好なカレントミラー回路を提供すること
が可能となる。
ば、使用するトランジスタの電流増幅率の影響を
可及的に受けないようにして誤差を小さくし得る
と共に、電圧損失も小さくし得るように改良した
極めて良好なカレントミラー回路を提供すること
が可能となる。
第１図ａ，ｂ，ｃは従来のカレントミラー回路
を示す構成図、第２図はこの発明に係るカレント
ミラー回路の一実施例を示す構成図、第３図、第
４図は同じく他の異なる実施例を示す構成図であ
る。 Q1，Q2…カレントミラー用トランジスタ、Q3
…レベルシフト用トランジスタ、Q4…補正用ト
ランジスタ、IS…共通電流源、Vcc…電源。
を示す構成図、第２図はこの発明に係るカレント
ミラー回路の一実施例を示す構成図、第３図、第
４図は同じく他の異なる実施例を示す構成図であ
る。 Q1，Q2…カレントミラー用トランジスタ、Q3
…レベルシフト用トランジスタ、Q4…補正用ト
ランジスタ、IS…共通電流源、Vcc…電源。
Claims (1)
- １ 互いのベースとエミツタとがそれぞれ毎に共
通に接続され且つ該共通エミツタが電源に接続さ
れた第１極性の第１および第２のトランジスタ
と、前記第１のトランジスタのコレクタにベース
が接続され且つコレクタが前記電源に接続された
第２極性の第３のトランジスタと、前記第１およ
び第２のトランジスタの共通ベースにエミツタが
且つコレクタが基準電位点に接続され且つベース
が前記第３のトランジスタのエミツタに接続され
た第１極性の第４のトランジスタと、前記第３の
トランジスタのエミツタと第４のトランジスタの
ベースとの接続点と基準電位点間に接続された電
流源とを具備してなることを特徴とするカレント
ミラー回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56091992A JPS57206107A (en) | 1981-06-15 | 1981-06-15 | Current mirror circuit |
| US06/387,750 US4462005A (en) | 1981-06-15 | 1982-06-11 | Current mirror circuit |
| CA000405097A CA1172711A (en) | 1981-06-15 | 1982-06-14 | Current mirror circuit |
| EP82105236A EP0067447B1 (en) | 1981-06-15 | 1982-06-15 | Current mirror circuit |
| DE8282105236T DE3270079D1 (en) | 1981-06-15 | 1982-06-15 | Current mirror circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56091992A JPS57206107A (en) | 1981-06-15 | 1981-06-15 | Current mirror circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57206107A JPS57206107A (en) | 1982-12-17 |
| JPH027522B2 true JPH027522B2 (ja) | 1990-02-19 |
Family
ID=14041934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56091992A Granted JPS57206107A (en) | 1981-06-15 | 1981-06-15 | Current mirror circuit |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4462005A (ja) |
| EP (1) | EP0067447B1 (ja) |
| JP (1) | JPS57206107A (ja) |
| CA (1) | CA1172711A (ja) |
| DE (1) | DE3270079D1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH069326B2 (ja) * | 1983-05-26 | 1994-02-02 | ソニー株式会社 | カレントミラー回路 |
| JPS59221014A (ja) * | 1983-05-30 | 1984-12-12 | Sony Corp | 電圧電流変換回路 |
| US4525682A (en) * | 1984-02-07 | 1985-06-25 | Zenith Electronics Corporation | Biased current mirror having minimum switching delay |
| JPS60244106A (ja) * | 1984-05-18 | 1985-12-04 | Oki Electric Ind Co Ltd | カレントミラ−回路 |
| JPH0623939B2 (ja) * | 1984-07-02 | 1994-03-30 | 沖電気工業株式会社 | カレントミラ−回路 |
| JPH0728184B2 (ja) * | 1985-06-24 | 1995-03-29 | 松下電器産業株式会社 | カレントミラー回路 |
| US4769619A (en) * | 1986-08-21 | 1988-09-06 | Tektronix, Inc. | Compensated current mirror |
| JP2542623B2 (ja) * | 1987-07-17 | 1996-10-09 | 株式会社東芝 | カレントミラ−回路 |
| US4766367A (en) * | 1987-07-20 | 1988-08-23 | Comlinear Corporation | Current mirror with unity gain buffer |
| US4882548A (en) * | 1988-12-22 | 1989-11-21 | Delco Electronics Corporation | Low distortion current mirror |
| FR2679081B1 (fr) * | 1991-07-08 | 1996-10-18 | Matra Communication | Etage differentiel de courant a miroir de courant. |
| JP3110502B2 (ja) * | 1991-07-31 | 2000-11-20 | キヤノン株式会社 | カレント・ミラー回路 |
| US5311146A (en) * | 1993-01-26 | 1994-05-10 | Vtc Inc. | Current mirror for low supply voltage operation |
| DE4302221C1 (de) * | 1993-01-27 | 1994-02-17 | Siemens Ag | Integrierbare Stromquellenschaltung unter Verwendung von bipolaren pnp-Transistoren |
| US5373253A (en) * | 1993-09-20 | 1994-12-13 | International Business Machines Corporation | Monolithic current mirror circuit employing voltage feedback for β-independent dynamic range |
| US5617056A (en) * | 1995-07-05 | 1997-04-01 | Motorola, Inc. | Base current compensation circuit |
| WO2000031604A1 (en) | 1998-11-20 | 2000-06-02 | Koninklijke Philips Electronics N.V. | Current mirror circuit |
| JP3232560B2 (ja) | 1999-01-21 | 2001-11-26 | 日本電気株式会社 | 位相比較回路 |
| US6753734B2 (en) | 2001-06-06 | 2004-06-22 | Anadigics, Inc. | Multi-mode amplifier bias circuit |
| US6842075B2 (en) * | 2001-06-06 | 2005-01-11 | Anadigics, Inc. | Gain block with stable internal bias from low-voltage power supply |
| US6515546B2 (en) | 2001-06-06 | 2003-02-04 | Anadigics, Inc. | Bias circuit for use with low-voltage power supply |
| US6518832B2 (en) * | 2001-07-09 | 2003-02-11 | Intersil Americas Inc. | Mechanism for minimizing current mirror transistor base current error for low overhead voltage applications |
| US6507236B1 (en) * | 2001-07-09 | 2003-01-14 | Intersil Americas Inc. | Multistage precision, low input/output overhead, low power, high output impedance and low crosstalk current mirror |
| JP2003124757A (ja) * | 2001-10-16 | 2003-04-25 | Texas Instr Japan Ltd | アーリー効果の影響を低減する方法および装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE373248B (ja) * | 1970-07-20 | 1975-01-27 | Rca Corp | |
| NL169239C (nl) * | 1971-10-21 | 1982-06-16 | Philips Nv | Stroomversterker. |
| US4237414A (en) * | 1978-12-08 | 1980-12-02 | Motorola, Inc. | High impedance output current source |
| JPS605085B2 (ja) * | 1980-04-14 | 1985-02-08 | 株式会社東芝 | カレントミラ−回路 |
-
1981
- 1981-06-15 JP JP56091992A patent/JPS57206107A/ja active Granted
-
1982
- 1982-06-11 US US06/387,750 patent/US4462005A/en not_active Expired - Lifetime
- 1982-06-14 CA CA000405097A patent/CA1172711A/en not_active Expired
- 1982-06-15 EP EP82105236A patent/EP0067447B1/en not_active Expired
- 1982-06-15 DE DE8282105236T patent/DE3270079D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4462005A (en) | 1984-07-24 |
| DE3270079D1 (en) | 1986-04-30 |
| EP0067447A2 (en) | 1982-12-22 |
| EP0067447A3 (en) | 1983-01-19 |
| CA1172711A (en) | 1984-08-14 |
| EP0067447B1 (en) | 1986-03-26 |
| JPS57206107A (en) | 1982-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027522B2 (ja) | ||
| JPH07147523A (ja) | 可変利得増幅器 | |
| JPS6155288B2 (ja) | ||
| JPS6333727B2 (ja) | ||
| US4928073A (en) | DC amplifier | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JPS6010106Y2 (ja) | カスケ−ド増幅器 | |
| JPH0535613Y2 (ja) | ||
| JPS6113403B2 (ja) | ||
| EP0645883A2 (en) | Wideband amplifier circuit | |
| JPH0145766B2 (ja) | ||
| JPH0326670Y2 (ja) | ||
| JP3294355B2 (ja) | 電流源回路 | |
| JPS641785Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH0212743Y2 (ja) | ||
| JPH0198307A (ja) | トランジスタ増幅器 | |
| JPS6259926B2 (ja) | ||
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPH0115224Y2 (ja) | ||
| JPS6155805B2 (ja) | ||
| SU1739475A1 (ru) | Усилитель мощности | |
| JPH0151207B2 (ja) | ||
| JPS6340901Y2 (ja) | ||
| JPH0347010B2 (ja) |