JPS6331105B2 - - Google Patents

Info

Publication number
JPS6331105B2
JPS6331105B2 JP54137645A JP13764579A JPS6331105B2 JP S6331105 B2 JPS6331105 B2 JP S6331105B2 JP 54137645 A JP54137645 A JP 54137645A JP 13764579 A JP13764579 A JP 13764579A JP S6331105 B2 JPS6331105 B2 JP S6331105B2
Authority
JP
Japan
Prior art keywords
substrate
wire bonding
bonding pad
grounding
acoustic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54137645A
Other languages
English (en)
Other versions
JPS5662352A (en
Inventor
Kunio Seki
Ritsuji Takeshita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13764579A priority Critical patent/JPS5662352A/ja
Priority to GB8032113A priority patent/GB2061617B/en
Priority to DE19803039261 priority patent/DE3039261A1/de
Priority to IT25539/80A priority patent/IT1134010B/it
Priority to US06/200,459 priority patent/US4403240A/en
Publication of JPS5662352A publication Critical patent/JPS5662352A/ja
Priority to SG630/84A priority patent/SG63084G/en
Priority to HK377/85A priority patent/HK37785A/xx
Priority to MY121/86A priority patent/MY8600121A/xx
Publication of JPS6331105B2 publication Critical patent/JPS6331105B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Description

【発明の詳細な説明】 本発明は半導体集積回路装置（以下、ICと言
う）に関し、特に増幅回路が形成されたICを対
象とする。
サブストレート（半導体基板）上に素子が形成
されたICにおいてはサブストレートと素子との
間をpn接合によつて分離するため、サブストレ
ートを接地電位に固定する必要がある。
一方、ICに形成された回路の基準電位線（ア
ース）は回路接地用ワイヤボンデイングパツドを
サブストレート上に設け、このパツドとICの外
部引出用リード（以下、ICの外部接続ピンとも
言う）とを、コネクタ金属線によつて接続して、
接地電位に固定する必要がある。
一般に、ICの外部接続ピン数は、そのICのパ
ツケージの構造に従つて、そのパツケージに対し
取り付けされるべき制限されるので、集積化され
る回路の外部接続ピン数は極力少なくすることが
要求される。このような見地から、従来、上記し
た回路接地用ワイヤボンデイングパツドと、サブ
ストレートを接地するためのワイヤボンデイング
パツドとは、共通した１つのワイヤボンデイング
パツドとしてサブストレート上に設けられ、この
共通パツドをコネクタ金属線を介して１つのIC
の外部接続ピンに接続することによつて、プリン
ト基板等から成る電子装置の接地電位に接続され
ていた。
しかしながら、本発明者等は、かかる従来の
ICにおいて、特にそのICが音響増幅回路に関係
している場合、IC内に用いられた、共通ワイヤ
ボンデイングパツドと外部接続ピンとを接続する
ためのコネクタ金属線が、内部抵抗を持つている
事実に基づいて、その音響増幅回路の歪率が悪化
されていることを明らかにした。すなわち、IC
化された回路の基準電位から出力電流等の大電流
が接地電位へ流れるため、前記コネクタ金属線の
内部抵抗によつて、IC回路内の基準電位が変動
することに基づいてサブストレートの電位も変動
するという問題があり、この出力電流によるサブ
ストレート電位の変動が音響増幅回路における出
力歪率を悪化させることを明らかにした。
この点について、さらに詳述するならば、出力
増幅回路部と入力増幅回路部とを少なくとも有す
る音響増幅回路を含むICにおいては、出力増幅
回路部の大電流による基準電位の変動の入力側へ
の帰還をさけるため、入力増幅回路部の基準電位
ラインと、出力増幅回路部の基準電位ラインと
は、IC内において分離するとともに、それぞれ
について接地用ワイヤボンデイングパツドおよび
外部引出用リードを設け接地するものである。
この場合、サブストレートを、出力増幅回路の
接地用ワイヤボンデイングパツドに接続すると、
出力電流は、出力側のコネクタ金属線および外部
引出用リードを介して流れるものとなるが、前記
コネクタ金属線には内部抵抗が存在するため、出
力増幅回路の基準電位ラインが出力電流によつて
変動し、サブストレートも同時に変動する。サブ
ストレートの変動は、入力段トランジスタの形成
領域と形成領域におけるサブストレートとの間に
形成される寄生容量によつて帰還され、この帰還
信号は入力信号に重畳されるため歪率が悪化して
いた。
一方、サブストレートを入力増幅回路の接地用
ワイヤボンデイングパツドに接続すると出力増幅
回路に一般に用いられる準コンプリメンタリープ
ツシユプル回路を構成するpnpラテラルトランジ
スタによるサブストレートへのもれ電流が、入力
側のコネクタ金属線および外部引出用リードを介
して流れるものとなるが、このコネクタ金属線に
は抵抗が存在するため、入力増幅回路部の基準電
位ラインが前記サブストレートへのもれ電流によ
つて変動するものとなり、歪率の悪化となつてい
た。
従つて、本発明の目的は、歪率の低減を図つた
音響増幅回路用半導体集積回路装置を提供するこ
とにある。
この発明は、音響増幅回路の基準電位と接続さ
れた接地用ワイヤボンデイングパツドから接地電
位へ流れる電流によつて生ずる基準電位の変動が
サブストレートに伝わるのを防止するため、前記
接地用ワイヤボンデイング用パツドと離間され
て、サブストレートを接地するための基板用ワイ
ヤボンデイングパツドをサブストレート上に設
け、この基板用ワイヤボンデイングパツドと前記
接地される外部引出用リード（外部接続ピン）と
を第２のコネクタ金属線によつて接続するもので
ある。
以下、図面を参照して、この発明を具体的に説
明する。
第１図および第２図は、この発明の一実施例で
あるパワーICの回路図および構造図である。
このICは、一つのシリコン半導体基板から成
る所謂モノリシツクICによつて構成され、一点
鎖線ICで示した部分が半導体チツプ内に構成さ
れた部分である。P1ないしP8は外部引出用リー
ドすなわちICのパツケージに設けられた外部接
続ピンである。
先ず第１図を参照して、本発明においてIC化
された音響回路について説明する。
この音響増幅回路は、入力信号を増幅する入力
増幅回路A1 と、入力増幅回路の出力を受け後段
を駆動する駆動回路A2 と、駆動回路によつて駆
動され出力信号を送出する出力増幅回路A3 とに
よつて構成される。
入力増幅回路A1 は、pnpトランジスタQ1〜Q4
を含む差動増幅回路を構成しており、後段に接続
された駆動回路A2 のバツフアアンプとして使用
されている。
ダーリントン接続されたpnpトランジスタQ1，
Q2は、コレクタ電極が接地され、ベース電極に
外部引出用リードP2を介して入力信号VINが印加
される。
また、同様にダーリントン接続されたpnpトラ
ンジスタQ3，Q4は、コレクタ電極が接地され、
トランジスタQ4のベース電極はOVにバイアスさ
れる。
トランジスタQ2およびQ3のエミツタ電極は、
差動増幅トランジスタQ5，Q8のエミツタ電極に
それぞれ抵抗R10，R13を介して接続されている。
上記トランジスタQ5，Q8の共通接続されたベ
ース電極には、定電流トランジスタQ9のコレク
タ電極が接続されている。
この定電流トランジスタQ9のベース電極には、
直列接続されたダイオード接続のトランジスタ
Q12，Q13から定電圧が与えられ、定電流トラン
ジスタQ9のエミツタ電極に接続された抵抗R2に
よつて定まつた定電流をコレクタ電極に出力し、
この定電流を前記差動トランジスタQ5，Q8の共
通接続されたベース電極へ供給している。
上記ダイオード接続のトランジスタQ12の共通
接続されたコネクタ・ベース電極は、トランジス
タQ10，Q11を介して電源電圧VCCが供給されると
ともに、前記定電流トランジスタQ9のエミツタ
電極に接続された抵抗R2および前記差動トラン
ジスタQ5，Q8の負荷抵抗R1，R3へ電流を供給し
ている。
上記差動トランジスタQ5，Q8のコレクタ電極
には、上記負荷抵抗R1，R3をそれぞれ設けるこ
とによつて、互いに逆相の増幅出力信号を得る。
上記差動トランジスタQ5，Q8のそれぞれのベ
ースと、トランジスタQ2，Q3のそれぞれのエミ
ツタ電極との間にそれぞれ設けられたダイオード
接続のトランジスタQ6，Q7および抵抗R11，R12
は、差動トランジスタQ5，Q8の見かけ上の電流
増幅率を約１にするためのものである。
駆動回路A2 は、トランジスタQ14〜Q16を含む
バイアス回路と帰還用トランジスタQ18を含む差
動回路と、ダーリントン接続されたトランジスタ
Q20，Q21を含むドライバー回路とからなり、後
段に接続される出力増幅回路A3 を駆動する。
pnpトランジスタQ17およびnpnトランジスタ
Q18はそれぞれのエミツタ電極が共通接続され、
トランジスタQ17のコレクタ電極は抵抗R15を介
して接地され、トランジスタQ18のコレクタ電極
は、トランジスタQ10とQ11との接続点に接続さ
れている。
トランジスタQ17のベース電極には、前記入力
増幅回路A1から得られた増幅出力の一方が印加
され、トランジスタQ17のコレクタ電極に出力信
号を得る。
トランジスタQ18は、直流帰還用トランジスタ
であり、ベース電極の出力増幅回路A3の中点電
圧が、外付の抵抗R8，R9およびコンデンサC3か
らなる帰還回路を介して印加されることによつ
て、上記出力増幅回路A3の中点電位を所定の電
位に制御するものである。
上記帰還回路は、交流負帰還の役目も兼ねてい
る。
ダーリントン接続されたトランジスタQ20，
Q21は、トランジスタQ20のベース電極に前記差
動回路のトランジスタQ17のコレクタ電極からの
出力信号が印加され、定電流トランジスタQ19を
負荷として、トランジスタQ20，Q21のそれぞれ
のコレクタ電極から出力信号を送出する。
上記トランジスタQ20のベース電極と、トラン
ジスタQ21のコレクタ電極との間に接続されたコ
ンデンサC1は発振防止用である。
出力増幅回路Ａ 3は、準コンプリメンタリープ
ツシユプル回路によつて構成されている。
ダーリントン接続されたトランジスタQ26，
Q27は、ベース電極に、前記駆動回路A2の出力信
号が印加され、エミツタ電極に正の交流出力信号
を得る。
負の交流出力を得るためのトランジスタQ28は
上記トランジスタQ26，Q27と相補的に動作させ
るため、反転入力を形成するためのpnpトランジ
スタQ23を介して、前記駆動回路A2の出力信号が
印加されるものである。
ダイオードD1〜D3及びトランジスタQ24は、上
記出力トランジスタQ23，Q28，Q26およびQ27の
バイアス回路を構成する。
上記トランジスタQ27のエミツタ電極とトラン
ジスタQ28のコレクタ電極の接続点からは外部引
出用リードP8を介して音響出力信号が得られる。
なお、この回路において、入力増幅回路A1お
よび駆動回路A2の基準電位は、入力側の接地用
ワイヤボンデイングパツド３（第２図）および外
部引出用リードP3を介して接地され、出力増幅
回路A3の基準電位は、出力側の接地用ワイヤボ
ンデイングパツド６（第２図）および外部引出用
リードP6を介して接地され、サブストレートは、
基板用ワイヤボンデイングパツド６′（第２図）
および外部引出用リードP6を介して接地されて
いる。
この音響増幅回路（パワーIC）のIC構造を第
２図に示す。
第２図において、第１図に示したものと同一部
分については同一符号で示してある。
同図において、破線Ａ 1で囲まれた部分が入力
増幅回路部で、破線Ａ 2で囲まれた部分が駆動回
路部で、破線Ａ 3で囲まれた部分が出力増幅回路
部である。
１ないし８は、ワイヤボンデイングパツドであ
り、それぞれコネクタ金属線１１ないし１８を介
して対応する所定の外部引出用リードP1〜P8（外
部接続ピン）と接続されている。尚、３は入力側
の接地用ワイヤボンデイングパツドであり、６が
出力側の接地用ワイヤボンデイングパツドであ
る。
２０は半導体チツプであり、１０は半導体チツ
プ２０を固定するタブである。
前記半導体チツプにおいて、入力増幅回路部に
形成されたpnpトランジスタ形成領域の−に
おける断面を拡大して第３図に、また、出力増幅
回路部に設けられた基板用ワイヤボンデイングパ
ツド６′の−における断面を拡大して第４図
に示す。
第３図および第４図において、１０はタブであ
り、２１はサブストレート（Ｐ−SUB）、２２は
P+型アイソレーシヨン領域２１′によつてpn接合
分離された素子を形成するためのｎ型ウエル領域
であり、２３は上記ウエル領域２２内に形成され
たｐ型領域、２４は上記ウエル領域２２あるいは
ｐ型領域２３内に形成されたN+型領域、２５は
第１の絶縁層、２６はサブストレート上に形成さ
れた各素子の電極となり、所定の回路接続をおこ
なう第１のアルミニウム配線、２７は第１のアル
ミニウム配線上に設けられた第２の絶縁膜、２８
は所定の回路配線をおこなう第２のアルミニウム
配線であり、第１のアルミニウム配線とは第２の
絶縁膜２７によつて絶縁され、また、第２の絶縁
膜２７に穴を開けることによつて第１のアルミニ
ウム配線と第２のアルミニウム配線とを接続して
いる。
尚、第３図における第１のアルミニウム配線
９′と第２のアルミニウム配線９とは、配線で示
すように接続されており、その延長はで示すよ
うに第４図におけるアルミニウム配線９と接続さ
れている。
入力増幅回路部Ａ 1に形成されたpnpトランジ
スタQ1〜Q4は、Ｎ型ウエル領域２２をベース領
域とし、ｐ型領域２３をエミツタ領域、サブスト
レート２１をコレクタ領域とするサブストレート
型pnpトランジスタである。
６′で示す第２のアルミニウム配線は、基板用
ワイヤボンデイングパツドであり、１６′は上記
基板用ワイヤボンデイングパツド６′と接地され
た外部引出し用リードP6とを接続するコネクタ
金属線であり例えば金線を用いる。
サブストレート２１は第１アルミニウム配線２
６を介して上記基板用ワイヤボンデイングパツド
６′と接続されることによつて接地されている。
第１図ないし第４図に示した本発明の一実施例
によると、出力増幅回路Ａ 3を構成する出力トラ
ンジスタQ28からの出力電流は、接地用ワイヤボ
ンデイングパツド６、コネクタ金属線１６および
外部引出用リードP6を介して流れるものとなる。
このため、コネクタ金属線１６の抵抗（例えば
50ｍΩ）によつて外部接続リードP6の電位に対
する接地用ワイヤボンデイングパツド６の電位が
変動するものとなる。
しかしながら、本発明に従えば、接地用ワイヤ
ボンデイングパツド６は別個に基板用ワイヤボン
デイングパツド６′を設け、これを第２のコネク
タ金属線１６′を介して外部接続リードP6に接続
している。
従つて、基板用ワイヤボンデイングパツド６′
を外部引出リードP6に接続したことによつて、
出力回路によるコネクタ金属線の抵抗と出力電流
による電圧変動はサブストレートへ伝わらない。
その結果、上記電圧変動によつて、上記サブスト
レートの電位を変動させることはなく、Ａ 1の
pnpトランジスタQ1〜Q4のベース領域２２とこの
pnpトランジスタQ1〜Q4形成領域におけるサブス
トレートとの間の寄生容量による入力信号への帰
還がないので、上記入力信号の歪の悪化が防止で
きる。
さらに、出力増幅回路A3を構成するpnpラテラ
ルトランジスタQ23に、コレクタをｐ型サブスト
レートとする寄生バーチカルトランジスタが形成
され、第１図の破線で示すようなサブストレート
へのもれ電流ｉが流れた場合、上記もれ電流ｉは
サブストレートから前記基板用ワイヤボンデイン
グパツド６′、コネクタ金属線１６′および外部引
出用リードP6を介して接地電位へ流れるものと
なり、主に抵抗値の高いサブストレートの抵抗に
よつてサブストレートが変動するものとなるが、
サブストレートの変動の影響を受けやすい入力増
幅回路A1に形成されたpnpトランジスタQ1〜Q4
は、その形成領域におけるサブストレートがサブ
ストレートの抵抗値より極めて低い抵抗値のアル
ミニウム配線９′および９によつて接地された基
板用ワイヤボンデイングパツドと接続されてい
る。
従つて、前記pnpラテラルトランジスタQ23の
サブストレートへもれ電流ｉによる入力増幅回路
のpnpトランジスタ形成領域におけるサブストレ
ートの変動は極めて小さいので、前記寄生容量の
帰還による入力信号の歪の悪化がさらに小さくな
る。
また、サブストレートが接続された基板用ワイ
ヤボンデイングパツド６′は、出力側の基準電位
の接地用ワイヤボンデイングパツド６および入力
側基準電位の接地用ワイヤボンデイングパツド３
とは分離して設けられ、出力側接地用の外部引出
用リードP6と接続されているため、前記サブス
トレートへのもれ電流ｉが、入力側の接地用ワイ
ヤボンデイングパツド３、コネクタ金属線１３お
よび入力側の外部引出用リードP3を流れること
はない。従つて、入力増幅回路Ａ 1と駆動回路Ａ 2
と基準電位（接地）ラインがコネクタ金属線１３
と外部引出用リードP3の抵抗によつて変動する
ことはなく、前述の様な入力信号の歪の悪化が防
止できる。
第５図は、第１図の音響増幅回路における本発
明の構造の他の実施例であつて、集積回路の半導
体チツプの一部を拡大して示したものである。
尚、第１図ないし第４図に示したものと同一部
分には同一符号で示す。
同図において、３は入力増幅回路Ａ 1および駆
動回路Ａ 2の基準電位が接続された接地用ワイヤ
ボンデイングパツドであり、P3は接地電位と接
続された外部引出用リード、１３は上記接地用ワ
イヤボンデイングパツド３と外部引出用リード
P3とを接続するコネクタ金属線、９′はサブスト
レートと接続された第１アルミニウム配線、３′
は前記第１アルミニウム配線と接続された基板用
ワイヤボンデイングパツド、１３′は前記基板用
ワイヤボンデイングパツド３′と外部引出用リー
ドP3とを接続するコネクタ金属線である。
サブストレートが接続された基板用ワイヤボン
デイングパツド３′は、入力側および出力側の接
地用ワイヤボンデイングパツド３および６とは分
離され、コネクタ金属線１３′によつて入力側の
外部引出用リードP3と接続されている。
このため、出力増幅回路Ａ 3のトランジスタQ28
の出力電流がコネクタ金属線１６および外部引出
用リードP6を流れてもサブストレートの電位が
変動するようなことはなく、入力信号の歪の悪化
を防止することができる。
また、出力増幅回路A3を構成するpnpラテラル
トランジスタQ23からサブストレートへもれ電流
ｉが流れた場合、入力増幅回路A1 のpnpトランジ
スタQ1〜Q4形成領域におけるサブストレートは、
上記pnpラテラルトランジスタQ23の形成領域と
上記pnpトランジスタQ1〜Q4の形成領域との間の
サブストレートの抵抗値より極めて低い抵抗値を
有する第１アルミニウム配線９′、コネクタ金属
線１３′、入力側の外部引出用リードP3を介して
接地されているので、上記もれ電流ｉによる入力
増幅回路Ａ 1のpnpトランジスタQ1〜Q4形成領域
におけるサブストレートの変動は極めて小さいも
のとなり、入力信号の歪の悪化を小さくすること
ができる。
本発明は、前記実施例に限定されず、種々の実
施形態をとることができる。
例えば、入力増幅回路A1のpnpトランジスタ
は、ラテラルpnpトランジスタであつても、ベー
ス領域とサブストレートとの間の寄生容量によつ
て、サブストレートの電位の変動が入力信号へ帰
還されるため、本発明を適用することによつて、
前述のような歪の悪化が防止できる。
この発明は、音響増幅回路のICの他、半導体
チツプに形成されたモノリシツクICであつて、
半導体チツプ上に設けられたワイヤボンデイング
パツドと、コネクタ金属線と、外部引出用リード
とを含むICにすべて適用できる。
【図面の簡単な説明】
第１図は、この発明の一実施例を示す回路図、
第２図は上記一実施例を示す半導体チツプの平面
図、第３図は、上記一実施例の半導体チツプの第
２図の−における拡大断面図、第４図は、上
記一実施例の半導体チツプの第２図の−にお
ける拡大断面図、第５図は、上記実施例の半導体
チツプにおけるワイヤボンデイングパツドの他の
実施例を示す半導体チツプの一部平面図である。 １〜８……ワイヤボンデイングパツド、９，
９′……金属配線層、１０……タブ、１１〜１８
……コネクタ金属線、２０……半導体チツプ、２
１……サブストレート、２２……ウエル、２３…
…ｐ型領域、２４……N+型領域、２５，２７…
…絶縁膜、２６，２８……金属層、P1〜P8……
外部引出用リード、Q1〜Q28……トランジスタ、
R1〜R17……抵抗、D1〜D3……ダイオード、C1〜
C4……コンデンサ、A1 ……入力増幅回路、A2 …
…駆動回路、A3 ……出力増幅回路。

Claims (1)

  1. 【特許請求の範囲】 １ 音響増幅回路が集積回路の形に形成されてい
    る半導体基板と、前記半導体基板上に設けられ
    た、少なくとも１つの前記音響増幅回路を接地す
    るための接地用ワイヤボンデイング用パツドと、
    前記半導体基板から離間されて設けられ、かつ、
    前記接地用ワイヤボンデイング用パツドとコネク
    タ金属線によつて電気的に接続された外部引出用
    リードとを少なくとも含む音響増幅回路用半導体
    集積回路装置において、前記接地用ワイヤボンデ
    イング用パツドから離間されて前記半導体基板上
    に設けられた、前記半導体基板を接地するための
    基板用ワイヤボンデイング用パツドと、その基板
    用ワイヤボンデイング用パツドと前記外部引出用
    リードとの間を電気的に接続する他のコネクタ金
    属線とを具備してなることを特徴とする音響増幅
    回路用半導体集積回路装置。 ２ 前記半導体基板内に具備された前記音響増幅
    回路用pnpトランジスタ素子形成領域と、該pnp
    トランジスタ素子形成領域における半導体基板を
    前記基板用ワイヤボンデイング用パツドに電気的
    接続するための電気接続手段とを具備して成る特
    許請求の範囲第１項記載の音響増幅回路用半導体
    集積回路装置。 ３ 前記音響増幅回路は、出力増幅回路部と、前
    記出力増幅回路部の入力側に接続された入力増幅
    回路部とを含み、前記pnpトランジスタ素子形成
    領域は、前記入力増幅回路部の少なくとも一部を
    形成していることを特徴とする特許請求の範囲第
    ２項記載の音響増幅回路用半導体集積回路装置。 ４ 前記外部引出用リードは、前記出力増幅回路
    部の接地のために設けられて成ることを特徴とす
    る特許請求の範囲第３項記載の音響増幅回路用半
    導体集積回路装置。 ５ 前記外部引出用リードは、前記入力増幅回路
    部の接地のために設けられて成ることを特徴とす
    る特許請求の範囲第３項記載の音響増幅回路用半
    導体集積回路装置。 ６ 前記電気接続手段は、前記pnpトランジスタ
    素子形成領域における前記半導体基板に電気的接
    続され、かつ、その素子形成領域と前記基板用ワ
    イヤボンデイング用パツドとの間において前記半
    導体基板上に延在する金属層から成ることを特徴
    とする特許請求の範囲第２項ないし第５項のうち
    いずれか一項記載の音響増幅回路用半導体集積回
    路装置。
JP13764579A 1979-10-26 1979-10-26 Semiconductor integrated circuit device for acoustic amplification circuit Granted JPS5662352A (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP13764579A JPS5662352A (en) 1979-10-26 1979-10-26 Semiconductor integrated circuit device for acoustic amplification circuit
GB8032113A GB2061617B (en) 1979-10-26 1980-10-06 Semiconductor integrated circuit device
DE19803039261 DE3039261A1 (de) 1979-10-26 1980-10-17 Integrierte halbleiterschaltungsvorrichtung
IT25539/80A IT1134010B (it) 1979-10-26 1980-10-23 Dispositivo avente un circuito integrato a semiconduttori
US06/200,459 US4403240A (en) 1979-10-26 1980-10-24 Integrated circuit with at least three ground pads
SG630/84A SG63084G (en) 1979-10-26 1984-09-01 Semiconductor integrated circuit device
HK377/85A HK37785A (en) 1979-10-26 1985-05-16 Semiconductor integrated circuit device
MY121/86A MY8600121A (en) 1979-10-26 1986-12-30 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13764579A JPS5662352A (en) 1979-10-26 1979-10-26 Semiconductor integrated circuit device for acoustic amplification circuit

Publications (2)

Publication Number Publication Date
JPS5662352A JPS5662352A (en) 1981-05-28
JPS6331105B2 true JPS6331105B2 (ja) 1988-06-22

Family

ID=15203472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13764579A Granted JPS5662352A (en) 1979-10-26 1979-10-26 Semiconductor integrated circuit device for acoustic amplification circuit

Country Status (8)

Country Link
US (1) US4403240A (ja)
JP (1) JPS5662352A (ja)
DE (1) DE3039261A1 (ja)
GB (1) GB2061617B (ja)
HK (1) HK37785A (ja)
IT (1) IT1134010B (ja)
MY (1) MY8600121A (ja)
SG (1) SG63084G (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233801U (ja) * 1988-08-22 1990-03-02

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57210661A (en) * 1981-06-19 1982-12-24 Hitachi Ltd Semiconductor integrated circuit device
JPS5870564A (ja) * 1981-10-23 1983-04-27 Hitachi Ltd 集積回路の電源供給回路
JPS58157151A (ja) * 1982-03-15 1983-09-19 Mitsubishi Electric Corp 半導体集積回路装置
JPS594050A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
US4534105A (en) * 1983-08-10 1985-08-13 Rca Corporation Method for grounding a pellet support pad in an integrated circuit device
US4631572A (en) * 1983-09-27 1986-12-23 Trw Inc. Multiple path signal distribution to large scale integration chips
JPS6079754U (ja) * 1983-11-07 1985-06-03 三洋電機株式会社 半導体集積回路装置
US4751458A (en) * 1984-04-02 1988-06-14 American Telephone And Telegraph Company, At&T Bell Laboratories Test pads for integrated circuit chips
EP0204177A1 (de) * 1985-05-31 1986-12-10 Siemens Aktiengesellschaft Anschlussanordnung für einen integrierten Halbleiterschaltkreis
DE3626151C3 (de) * 1986-08-01 1995-06-14 Siemens Ag Spannungszuführungsanordnung für eine integrierte Halbleiterschaltung
JPH0249463A (ja) * 1988-05-27 1990-02-19 Matsushita Electron Corp 半導体装置
JPH03259561A (ja) * 1990-03-09 1991-11-19 Fujitsu Ltd 半導体装置
JP2917607B2 (ja) * 1991-10-02 1999-07-12 セイコーエプソン株式会社 半導体装置用リードフレーム
JP3246129B2 (ja) * 1993-10-01 2002-01-15 ソニー株式会社 半導体素子の製造方法
JP2807396B2 (ja) * 1993-05-25 1998-10-08 ローム株式会社 半導体装置
JP2520225B2 (ja) * 1994-01-26 1996-07-31 富士通株式会社 半導体集積回路装置
US5684332A (en) * 1994-05-27 1997-11-04 Advanced Semiconductor Engineering, Inc. Method of packaging a semiconductor device with minimum bonding pad pitch and packaged device therefrom
FR2769131B1 (fr) * 1997-09-29 1999-12-24 St Microelectronics Sa Dispositif semi-conducteur a deux plots de connexion de masse relies a une patte de connexion de masse et procede pour tester un tel dispositif
US6351040B1 (en) 1998-01-22 2002-02-26 Micron Technology, Inc. Method and apparatus for implementing selected functionality on an integrated circuit device
US6169331B1 (en) 1998-08-28 2001-01-02 Micron Technology, Inc. Apparatus for electrically coupling bond pads of a microelectronic device
US6373143B1 (en) * 1998-09-24 2002-04-16 International Business Machines Corporation Integrated circuit having wirebond pads suitable for probing
WO2002005342A1 (en) * 2000-07-06 2002-01-17 Zeta, A Division Of Sierratech, Inc. A solid state power amplifying device
US8258616B1 (en) 2002-01-16 2012-09-04 Marvell International Ltd. Semiconductor dice having a shielded area created under bond wires connecting pairs of bonding pads
US6770982B1 (en) 2002-01-16 2004-08-03 Marvell International, Ltd. Semiconductor device power distribution system and method
US6861762B1 (en) 2002-05-01 2005-03-01 Marvell Semiconductor Israel Ltd. Flip chip with novel power and ground arrangement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4950878A (ja) * 1972-09-18 1974-05-17
JPS5423387A (en) * 1977-07-22 1979-02-21 Hitachi Ltd Semiconductor integrated-circuit device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE756061A (fr) * 1969-09-11 1971-03-11 Philips Nv Dispositif semi-conducteur

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4950878A (ja) * 1972-09-18 1974-05-17
JPS5423387A (en) * 1977-07-22 1979-02-21 Hitachi Ltd Semiconductor integrated-circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233801U (ja) * 1988-08-22 1990-03-02

Also Published As

Publication number Publication date
DE3039261A1 (de) 1981-05-07
HK37785A (en) 1985-05-24
SG63084G (en) 1985-03-29
JPS5662352A (en) 1981-05-28
MY8600121A (en) 1986-12-31
IT8025539A0 (it) 1980-10-23
GB2061617A (en) 1981-05-13
IT1134010B (it) 1986-07-24
US4403240A (en) 1983-09-06
GB2061617B (en) 1983-12-21

Similar Documents

Publication Publication Date Title
JPS6331105B2 (ja)
JP3039930B2 (ja) Ｍｉｓ容量の接続方法
JPH06500668A (ja) Ｃｍｏｓ技術のモノリシック集積センサ回路
JP3111938B2 (ja) 半導体装置
JPS6269656A (ja) 半導体装置
US4017749A (en) Transistor circuit including source voltage ripple removal
JP3019918B2 (ja) 半導体集積回路及びその電源供給回路
JPS6141444B2 (ja)
JPS6077436A (ja) 半導体集積回路
JPH05243472A (ja) 半導体集積回路
JPH0377666B2 (ja)
JPS5851426B2 (ja) 半導体集積回路装置
JPH0526769Y2 (ja)
JPH0650455B2 (ja) 電流源回路
JP4031032B2 (ja) 不所望なキャパシタンスを補償する手段を有する電子集積回路装置
JPH0436575B2 (ja)
JP3647773B2 (ja) 広帯域増幅回路
JPS61150229A (ja) 集積回路
JPH0115219Y2 (ja)
JPH0438529Y2 (ja)
KR0142353B1 (ko) 이득을 갖는 전류 미러 회로
JPS62106657A (ja) 半導体装置
JPH0337763B2 (ja)
JPS6017939Y2 (ja) 集積回路装置
JPS5873213A (ja) カレントミラ−回路