JPS5870564A - 集積回路の電源供給回路 - Google Patents

集積回路の電源供給回路

Info

Publication number
JPS5870564A
JPS5870564A JP56168667A JP16866781A JPS5870564A JP S5870564 A JPS5870564 A JP S5870564A JP 56168667 A JP56168667 A JP 56168667A JP 16866781 A JP16866781 A JP 16866781A JP S5870564 A JPS5870564 A JP S5870564A
Authority
JP
Japan
Prior art keywords
circuit
power supply
integrated circuit
voltage
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56168667A
Other languages
English (en)
Inventor
Yuhei Abe
阿部　雄平
Akira Takanashi
高梨　「あきら」
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56168667A priority Critical patent/JPS5870564A/ja
Publication of JPS5870564A publication Critical patent/JPS5870564A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアナログ回路とディジタル回路が同一チップ上
に在るコンプリメンタリ・メタルオキサイドセイコンダ
クＩ（以後Ｃ，ＭＯ８と略記する）集積回路の基板電位
供給方法に関するものである。
従来からのＣ，ＭＯ８回路は主にディジタル回路用に考
えられてきていた。最近、Ｃ，ＭＯＳ　　構造上に比較
的容易に容量を付加するプ四セスが実現された。その結
果、高利得のアナログ回路をＣ，ＭＯ８構造により実現
し得、さらに同一チップ上にディジタル回路を混在させ
ることが可能となった。
とζろが、ここでアナログ回路とディジタル回路を混在
させた故に次の問題点を生じる。つまり、ディジタル回
路内でＣ，ＭＯ８構造を構成するＰ−チャネルＭＯ８）
ランジスタとＮ−チャネルＭＯ８）ランジスタ（以後Ｐ
−ＭＯ８ＴＲ８、Ｎ−ＭＯ８ＴＲ８と略す◇）が過渡的
に同時にＯＮする入力電圧範囲が存在し、これに寄因す
る貫通電流がディジタル回路部の電源ラインを流れる。
この結果、ディジタル部の電源ラインには、配線（主に
アル＜＝ラム配線）抵抗に応じた雑音電圧を発生する。
一方、Ｃ，ＭＯ８集積回路では通常Ｎ十基板が使用され
、との基板上に回路を構成するものである。仁の基板電
位は、供給された電源、電位のプラス側に保持されるべ
く、すでに集積回路内に配線されている電源配線を利用
して基板電位を確保していえ。しかしこの従来技術によ
る方法では、高利得増幅器を同一基板上に持った集積回
路では、下記に示す問題を生じる。
（１）　　アナログ回路部の電源（基板側）にディジタ
ル回路部が発生する、前記した貫通電流吟による雑音電
圧が、重畳される。これが高利得増幅器への微弱な入力
信号に、重畳され、増幅動作に障害を与えると言う問題
を生じる。
（２）　　電源配線を流れる電流による電圧勾配がその
ｔま基板電位となる。このため、アナログ回路内で電圧
勾配が生じ、増幅器の緒特性に影響を与えると言う問題
を生じる。
本発明の目的は、上記した問題点をなくし、アナログ回
路とディジタル回路を同一チップ上に垂せ、かつ安定な
増巾動作を行なうＣ，ＭＯ８集積回路を提供することに
ある。
上記の目的を達成するために本発明では、集積回路の基
板電位を集積回路の動作用電源とは独立に外部より供給
するようにしたことを特徴とする。
図に本発明による具体的一実施例を示す。図は集積回路
の周辺構造の一部を示したものである。集積回路のチッ
プ２は、通常タブ１に固定される。仁のチップ２上に構
成される集積回路と外部回路との接続はリード６〜７．
１１〜１５とチップ２上に構成されるポンディングパッ
ドとの間を金細線等により結線されるものである。デツ
プ２上に実線で示した配線８Ｆｉ、アル１＝ウム配線で
あり１通常電源配線や、スピードの早い信号線に用いら
れる。またこのアルミニウム配線を横切るような信号線
には拡散層（図示せず）などを介して配線を行ない短絡
を防止するものである。以下、さらに具体的に説明する
。
チップ２上に破線で示した部分はアナログ回路９とディ
ジタル回路１ｏであり、これらの回路の轡はセル構成を
もりた増幅器やゲート類がレイアウトされているもので
ある。
これらのアナログ回路９とディジタル回路１゜への電源
はリード４，５．６．７により供給される。
これらの電源はアナログ回路９とディジタル回路１０の
みに、俊給さ本ム→１方、基板電位はタブ吊りリード３
を介して、アル１＝ウム配線８により供給され、適宜コ
ンタクト（図示せず）を介して基板電位を取るものであ
る。また、基板電位はタブ吊りリード３が集積回路のパ
ッケージから外部に出ている場合にはアル１＝ウム配線
８などを介さずに直接、金−シリコン共晶によるタブ上
のチップ固定法によりても取ることができる。このよう
にして取られた基板電位は、電位を喉るだけの目的のた
めに電流も流れず、供給電源の安定性にのみ左右される
丸め、外部回路によね安定な電位を供給すれば、前記し
た従来技術による問題点を解消することが出来る。
以上述べたように本発明によれば、高増幅度を持りた増
幅器をディジタル回路と同一チップ上に混在させた際に
問題となりていた、ディジタル回−路部で発生する雑音
電圧が増幅器に与える影響を低減することができる。
【図面の簡単な説明】
図は本発明による集積回路の一実施例を示す斜視図であ
る。 １・・・タ　ブ ２・・・チップ ３・・・タブ吊りリード ４〜７．１１〜１５・・・リード ８・・・アルミニウム配線 ９・・・アナログ回路 １０・・・ディジタル回路 代理人弁理士薄　１）利　幸

Claims (1)

    【特許請求の範囲】
  1. コンプリメンタリ・メタルオ中サイドセミコンダクタ構
    造を持ち、アナログ回路とディジタル回路を同一チップ
    に具備した集積回路において、該集積回路に電源を供給
    する電源供給端子とは独立に、該集積回路の基板電位を
    別端子より供給するようにしたことを特徴とする集積回
    路の電源供給回路。
JP56168667A 1981-10-23 1981-10-23 集積回路の電源供給回路 Pending JPS5870564A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56168667A JPS5870564A (ja) 1981-10-23 1981-10-23 集積回路の電源供給回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56168667A JPS5870564A (ja) 1981-10-23 1981-10-23 集積回路の電源供給回路

Publications (1)

Publication Number Publication Date
JPS5870564A true JPS5870564A (ja) 1983-04-27

Family

ID=15872261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56168667A Pending JPS5870564A (ja) 1981-10-23 1981-10-23 集積回路の電源供給回路

Country Status (1)

Country Link
JP (1) JPS5870564A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583367A (en) * 1991-06-04 1996-12-10 Deutsche Itt Industries Gmbh Monolithic integrated sensor circuit in CMOS technology
US5649160A (en) * 1995-05-23 1997-07-15 Microunity Systems Engineering, Inc. Noise reduction in integrated circuits and circuit assemblies

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662352A (en) * 1979-10-26 1981-05-28 Hitachi Ltd Semiconductor integrated circuit device for acoustic amplification circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662352A (en) * 1979-10-26 1981-05-28 Hitachi Ltd Semiconductor integrated circuit device for acoustic amplification circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583367A (en) * 1991-06-04 1996-12-10 Deutsche Itt Industries Gmbh Monolithic integrated sensor circuit in CMOS technology
US5649160A (en) * 1995-05-23 1997-07-15 Microunity Systems Engineering, Inc. Noise reduction in integrated circuits and circuit assemblies

Similar Documents

Publication Publication Date Title
US6472764B2 (en) Method and apparatus for implementing selected functionality on an integrated circuit device
JPS6331105B2 (ja)
JPH0330303B2 (ja)
JPS61117858A (ja) 半導体装置
JPS5870564A (ja) 集積回路の電源供給回路
JPS61148854A (ja) リ−ドフレ−ム
JPS6070755A (ja) 半導体装置
JPH11121683A (ja) 半導体集積回路
JPS6161256B2 (ja)
JP3108772B2 (ja) 発振回路
US5233235A (en) On-chip intermediate driver for discrete WSI systems
JP3973491B2 (ja) 半導体装置
JPS63152142A (ja) 半導体集積回路の良品・不良品判別方法
JPH05129534A (ja) 半導体集積回路装置
JPS6028257A (ja) 集積回路
Nakane et al. Fundamental Study for Microjoining in LSI. Metallurgical Defect of Gold--Aluminum Thermocompression Bond in LSI
JPS61272958A (ja) 半導体集積回路装置
JPH06181280A (ja) 半導体集積回路装置
JPS6081852A (ja) 半導体装置
JPH02294041A (ja) 半導体装置
JP2000134079A (ja) 半導体集積回路
JPH04914A (ja) 半導体集積回路装置
JPH0815202B2 (ja) 半導体集積回路装置
JPS58182511U (ja) 半導体集積回路
JPH04192619A (ja) 差動増幅用ｍｏｓ半導体回路