JPS61148854A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS61148854A JPS61148854A JP59270818A JP27081884A JPS61148854A JP S61148854 A JPS61148854 A JP S61148854A JP 59270818 A JP59270818 A JP 59270818A JP 27081884 A JP27081884 A JP 27081884A JP S61148854 A JPS61148854 A JP S61148854A
- Authority
- JP
- Japan
- Prior art keywords
- inner leads
- lead frame
- gnd
- pins
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置、特に大電流を流す必要のあるパワ
ーIC,各種の駆動回路を構成した半導体集積回路に用
いて好適なリードフレームに関する。
ーIC,各種の駆動回路を構成した半導体集積回路に用
いて好適なリードフレームに関する。
半導体集積回路に用いられるリードフレームには各種の
形状のものがあるが、その−例が特開昭55−1072
50公報に示されている。
形状のものがあるが、その−例が特開昭55−1072
50公報に示されている。
ところで、通常はICチップに設けられたパッドと各イ
ンナーリードとは個別にワイヤーボンディングされるの
であるが、例えばシリアル−パラレル変換ドライバー回
路、或いはパワー回路等を内蔵した半導体集積回路では
電源用、GND用に複数の外部接続端子を使用している
ものがある。
ンナーリードとは個別にワイヤーボンディングされるの
であるが、例えばシリアル−パラレル変換ドライバー回
路、或いはパワー回路等を内蔵した半導体集積回路では
電源用、GND用に複数の外部接続端子を使用している
ものがある。
これは、電源回路、ひいてはアースラインに大電流が流
れるためであり、抵抗を低減させるために上記方法が採
用されている。
れるためであり、抵抗を低減させるために上記方法が採
用されている。
たとえば本発明者らは、32ビツトの感熱ヘッドドライ
バーを開廃しているが、その半導体チップのポンディン
グパッド構成は、出力パッドに1個の割合でGNDパッ
トが設けられている。すなわち、56ピンのパッケージ
においてGNDピンは大多数をしめてしまう。このこと
は、ビット容易が大きくなればそれだけGNDピンも多
数になり、パッケージ本体も大きくなることを意味して
いる。
バーを開廃しているが、その半導体チップのポンディン
グパッド構成は、出力パッドに1個の割合でGNDパッ
トが設けられている。すなわち、56ピンのパッケージ
においてGNDピンは大多数をしめてしまう。このこと
は、ビット容易が大きくなればそれだけGNDピンも多
数になり、パッケージ本体も大きくなることを意味して
いる。
しかし、パッケージの技術的動向としては、小型化が実
装密度を向上させるうえで有利である。
装密度を向上させるうえで有利である。
さらに、小型のパッケージで大容量切半導体装置を実現
するのが、コス1−の低減につながる。
するのが、コス1−の低減につながる。
本発明は上記にかんがみてなされたものである。
本発明の目的は、半導体集積回路における同一の用途に
もちいられる外部接続端子の数を削減し。
もちいられる外部接続端子の数を削減し。
信号の入出力ピンが多ピンにできるリードフレームを提
供することにある。
供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本
発明書の記述及び添付図面から明らかになるであろう。
発明書の記述及び添付図面から明らかになるであろう。
本願において開示される発明の概要を簡単に述べれば、
下記の通りである。
下記の通りである。
すなわち、例えば、GND用のインナーリードを一体に
結合して形成し、ICチップのパッドのうちGND用パ
ッドを上記GNDインナーリードに共通にボンディング
して、少数の外部接続端子を介してGNDすることによ
り、GND用の外部接続端子を削減し、他の信号入出力
ピンを増やすという本発明の目的を達成するものである
。
結合して形成し、ICチップのパッドのうちGND用パ
ッドを上記GNDインナーリードに共通にボンディング
して、少数の外部接続端子を介してGNDすることによ
り、GND用の外部接続端子を削減し、他の信号入出力
ピンを増やすという本発明の目的を達成するものである
。
以下、本発明を適用したリードフレームの一実施例を第
1図を参照して説明する。
1図を参照して説明する。
本実施例の特徴は、半導体集積回路におけるGND用の
外部接続端子を削減し信号入出力ピンを増やしたことに
ある。
外部接続端子を削減し信号入出力ピンを増やしたことに
ある。
第1図に示すように、リードフレーム100は44ピン
の場合について示しである。同フレーム100において
GND用のインナーリード23゜29.39は、斜線で
示すように一体に結合されている。そして、ICチップ
51のGND用パッドから9本もの接続がなされている
にも関わらず。
の場合について示しである。同フレーム100において
GND用のインナーリード23゜29.39は、斜線で
示すように一体に結合されている。そして、ICチップ
51のGND用パッドから9本もの接続がなされている
にも関わらず。
パッケージ(図示せず)外に設けられる端子(アウター
リード)は僅か3個でよいことになる。
リード)は僅か3個でよいことになる。
すなわち、仮想線で示したインナーリード25゜27.
31,33,35,37が全て不要になり、その分イン
ナーリード間が空くことになる。したがって、実際には
、上記インナーリード25〜37を他の目的たとえば、
信号の入出力ピンに使用できる。これによりICチップ
の集積度が上がり1個のICチップに32ビット以上の
容量が可能となっても、このリードフレームlOOを使
用することが可能になる。
31,33,35,37が全て不要になり、その分イン
ナーリード間が空くことになる。したがって、実際には
、上記インナーリード25〜37を他の目的たとえば、
信号の入出力ピンに使用できる。これによりICチップ
の集積度が上がり1個のICチップに32ビット以上の
容量が可能となっても、このリードフレームlOOを使
用することが可能になる。
また、インナーリード23から39までの間隔を均等に
し、特に斜線部分の幅を拡げて、更に大電流を流し得る
ようにしてもよい。
し、特に斜線部分の幅を拡げて、更に大電流を流し得る
ようにしてもよい。
さらに、GND用のインナーリードがタブの回りにある
ことより、チップのGND用パッドからGND用インナ
ーリードまでの距離が近くでき、金ワイヤの使用量も低
減できる。また、最短距離でボンディングもでき、コス
トの低減も可能となる。
ことより、チップのGND用パッドからGND用インナ
ーリードまでの距離が近くでき、金ワイヤの使用量も低
減できる。また、最短距離でボンディングもでき、コス
トの低減も可能となる。
なお、52はタブ、53a、53bはタブ吊りリード、
54はダムであり、これらについては当業者間において
知られたものである。
54はダムであり、これらについては当業者間において
知られたものである。
第2図は、第1図のリードフレームを用いたICパッケ
ージの形態を示す。同図に示される如く、GNDピンは
23,29.39の3本しかないため、他のピンは電源
用、信号入力、信号出力に有効に使用できる。
ージの形態を示す。同図に示される如く、GNDピンは
23,29.39の3本しかないため、他のピンは電源
用、信号入力、信号出力に有効に使用できる。
図示はしないが、電源用ピンが多数有る場合にも本発明
は有効である。
は有効である。
(1)共通の目的で使用されるインナーリードを一体に
結合し、これに共通にワイヤーボンディングすることに
より、外部接続端子を削減、という効果が得られる。
結合し、これに共通にワイヤーボンディングすることに
より、外部接続端子を削減、という効果が得られる。
以上に本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることは言うまでもない。
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることは言うまでもない。
例えば、上記実施例では、GNDピンについて本発明が
適用されているが、電源回路に適用してもよい。また、
上記実施例ではGNDピンを3本としたが、ワイヤボン
ディングが良好に行なえるようにインナーリード34.
44をも同一のGNDインナーリードとして形成しても
よい。
適用されているが、電源回路に適用してもよい。また、
上記実施例ではGNDピンを3本としたが、ワイヤボン
ディングが良好に行なえるようにインナーリード34.
44をも同一のGNDインナーリードとして形成しても
よい。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるリードフレームに
適用した場合について説明したが、それに限定されるも
のではなく、モータ駆動回路。
明をその背景となった利用分野であるリードフレームに
適用した場合について説明したが、それに限定されるも
のではなく、モータ駆動回路。
電力増幅回路等を内蔵するアナログ用ICにも利用する
ことができる。
ことができる。
第1図は本発明を適用したリードフレームの一実施例を
示す平面図である。 第2図は本発明のリードフレームを使用したICパッケ
ージの斜視図である。 1〜44・・・インナーリード、51・・・ICチップ
、52・・・タブ、53a、53b・・・タブ吊りリー
ド、54・・・ダム、100・・・リードフレーム。
示す平面図である。 第2図は本発明のリードフレームを使用したICパッケ
ージの斜視図である。 1〜44・・・インナーリード、51・・・ICチップ
、52・・・タブ、53a、53b・・・タブ吊りリー
ド、54・・・ダム、100・・・リードフレーム。
Claims (1)
- 1、共通に使用される外部接続端子を半導体装置のパッ
ケージ内において一体に結合したことを特徴とするリー
ドフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59270818A JPH061801B2 (ja) | 1984-12-24 | 1984-12-24 | リ−ドフレ−ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59270818A JPH061801B2 (ja) | 1984-12-24 | 1984-12-24 | リ−ドフレ−ム |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3321979A Division JP2501382B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置の組立方法 |
JP3321977A Division JPH0521691A (ja) | 1991-12-05 | 1991-12-05 | 半導体装置及びその組立方法 |
JP3321978A Division JP2614681B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61148854A true JPS61148854A (ja) | 1986-07-07 |
JPH061801B2 JPH061801B2 (ja) | 1994-01-05 |
Family
ID=17491439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59270818A Expired - Lifetime JPH061801B2 (ja) | 1984-12-24 | 1984-12-24 | リ−ドフレ−ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH061801B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6356755U (ja) * | 1986-09-30 | 1988-04-15 | ||
JPH0193156A (ja) * | 1987-10-05 | 1989-04-12 | Shinko Electric Ind Co Ltd | 半導体装置用リードフレーム |
US5072279A (en) * | 1990-10-29 | 1991-12-10 | Delco Electronics Corporation | Electrical interconnection having angular lead design |
US5162265A (en) * | 1990-10-29 | 1992-11-10 | Delco Electronics Corporation | Method of making an electrical interconnection having angular lead design |
JPH0583507U (ja) * | 1992-04-16 | 1993-11-12 | 石山 文鎔 | 偏心回転体の駆動機構 |
US5451812A (en) * | 1991-10-02 | 1995-09-19 | Seiko Epson Corporation | Leadframe for semiconductor devices |
JP2010016054A (ja) * | 2008-07-01 | 2010-01-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102022879B1 (ko) * | 2017-08-29 | 2019-09-19 | 가톨릭관동대학교산학협력단 | 수동식 브레이크 레버 모듈 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS593960A (ja) * | 1982-06-29 | 1984-01-10 | Toshiba Corp | 半導体装置 |
-
1984
- 1984-12-24 JP JP59270818A patent/JPH061801B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS593960A (ja) * | 1982-06-29 | 1984-01-10 | Toshiba Corp | 半導体装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6356755U (ja) * | 1986-09-30 | 1988-04-15 | ||
JPH057321Y2 (ja) * | 1986-09-30 | 1993-02-24 | ||
JPH0193156A (ja) * | 1987-10-05 | 1989-04-12 | Shinko Electric Ind Co Ltd | 半導体装置用リードフレーム |
US5072279A (en) * | 1990-10-29 | 1991-12-10 | Delco Electronics Corporation | Electrical interconnection having angular lead design |
US5162265A (en) * | 1990-10-29 | 1992-11-10 | Delco Electronics Corporation | Method of making an electrical interconnection having angular lead design |
US5451812A (en) * | 1991-10-02 | 1995-09-19 | Seiko Epson Corporation | Leadframe for semiconductor devices |
JPH0583507U (ja) * | 1992-04-16 | 1993-11-12 | 石山 文鎔 | 偏心回転体の駆動機構 |
JP2010016054A (ja) * | 2008-07-01 | 2010-01-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH061801B2 (ja) | 1994-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6674177B2 (en) | Apparatus for implementing selected functionality on an integrated circuit device | |
US6831353B2 (en) | Interdigitated leads-over-chip lead frame and device for supporting an integrated circuit die | |
US5907184A (en) | Integrated circuit package electrical enhancement | |
JPH04307943A (ja) | 半導体装置 | |
JPS61148854A (ja) | リ−ドフレ−ム | |
JP2007180077A (ja) | 半導体装置 | |
JP2917703B2 (ja) | 半導体集積回路装置 | |
JP2501382B2 (ja) | 半導体装置の組立方法 | |
JP2890269B2 (ja) | 半導体装置 | |
JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
JPH0521691A (ja) | 半導体装置及びその組立方法 | |
JP2614681B2 (ja) | 半導体装置 | |
JPS6022327A (ja) | 半導体装置 | |
JP2896223B2 (ja) | 樹脂封止型半導体装置 | |
JP2801319B2 (ja) | 半導体装置 | |
JPH05121631A (ja) | リードフレーム | |
JP3068515B2 (ja) | 半導体装置及びその製造方法 | |
JPH1174302A (ja) | 樹脂封止型半導体装置 | |
JP2919265B2 (ja) | 半導体装置 | |
JP2524967Y2 (ja) | ワイヤボンデイング実装体 | |
JPS6095958A (ja) | 半導体装置 | |
JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
JPH06295934A (ja) | フィルムキャリアリード及びそれを用いたlsi構造 | |
JP2003509864A (ja) | ワイヤボンド密度を向上させる付加的ボンディングフィンガ列の使用 | |
JPH06181280A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |