JP2896223B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2896223B2
JP2896223B2 JP2307023A JP30702390A JP2896223B2 JP 2896223 B2 JP2896223 B2 JP 2896223B2 JP 2307023 A JP2307023 A JP 2307023A JP 30702390 A JP30702390 A JP 30702390A JP 2896223 B2 JP2896223 B2 JP 2896223B2
Authority
JP
Japan
Prior art keywords
lead
bonding
chip
semiconductor device
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2307023A
Other languages
English (en)
Other versions
JPH04180256A (ja
Inventor
一市 米中
寿光 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2307023A priority Critical patent/JP2896223B2/ja
Priority to KR1019910020239A priority patent/KR950014121B1/ko
Priority to DE69124198T priority patent/DE69124198T2/de
Priority to EP91119460A priority patent/EP0486027B1/en
Publication of JPH04180256A publication Critical patent/JPH04180256A/ja
Priority to US08/022,761 priority patent/US5276352A/en
Application granted granted Critical
Publication of JP2896223B2 publication Critical patent/JP2896223B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体素子内の電源配線の電位変動を小さ
くした樹脂封止型半導体装置の配線構造に関するもので
ある。
（従来の技術） IC、LSIなどの多端子もしくは多ピンを有する半導体
装置において、半導体素子（以下、チップという）と外
部リード間を電気的に接続する手段としては、ワイヤボ
ンディング法とワイヤレスボンディング法が知られてい
る。ボンディングワイヤは、チップ上のボンディングパ
ッドと外部リードとの間を20〜30μｍ径の、たとえば、
金，アルミなどの金属細線により結線する方法であり、
接合手段としては、たとえば、熱圧着法、超音波ボンデ
ィング法およびその併用法などがある。ワイヤレスボン
ディング法では、チップ上の金パッドを特定のバンプや
金属リードによって外部リードに一度に接続する方法で
あり、テープキャリア方式、フリップチップ方式、ビー
ムリード方式などが知られている。そして、チップを外
周雰囲気からの汚染破損から保護するためにチップおよ
びその周辺を樹脂で取り囲む樹脂封止する方式が一般的
に行われている封止技術である。
一般に知られている樹脂封止型半導体装置であるZIP
（zigzag in−line pacage）に用いるチップの平面図を
第４図に示す。図においてチップ１の周辺部には、ZIP
のリードレイアウトに合せてボンディングパッド２、Vs
s電位ボンディングパッド３およびVcc電位ボンディング
パッド４が形成されている。Vss電位ボンディングパッ
ド３には、チップ１の周辺に形成されたクローズされた
Vss電位配線20が接続している。Vcc電位配線もこのVss
電位配線に沿って形成されているのであるが、本発明を
説明するには直接関係はないので省略する。このよう
に、チップには、入出力信号や電源を供給する電極（ボ
ンディングパッド）が混在している。とくに、電源の配
線は、配線部分の大きな面積を占めており、半導体装置
の高集積化の障害の一つになっている。
第５図に、第４図に示した従来のチップを載置するリ
ードフレームの平面図を示す。中央部に半導体載置部５
（以下、ベッドという）、その周辺にリードが形成され
ている。リードは、ボンディングパッドと直接接続され
るインナーリード９とこれにつながるアウターリード８
からなっている。インナーリード９の一部は、Vss電位
リード10およびVcc電位リード13として利用される。こ
のベッド５は、リードフレーム外側のフレーム枠７とつ
りぴん６によって接続され、フレーム枠に支えられてい
る。ベッドおよびリードのボンディングワイヤが接続さ
れる周辺には、金や金などのメッキ層が形成されてい
る。
第６図は、第４図のチップ１を搭載して樹脂封止した
状態を示す、樹脂封止部分を透視した平面図である。チ
ップ１は、ベッド５上にマウントペーストで接着され
る。次に、チップ１上のボンディングパッド２、Vss電
位ボンディングパッド３、Vcc電位ボンディングパッド
４と各リード9,10,13とをボンディングワイヤ11で接続
する。その後、エポキシ樹脂などのモールド樹脂12で樹
脂封止し、リードの切離し、曲げ加工を施すことによっ
てフレーム枠７から分離させた状態の樹脂封止型半導体
装置を形成する。
第７図は、従来の他の例であるTSOP（thin small out
−line package）タイプの樹脂封止型半導体装置のモー
ルド樹脂12を透視した平面図を示す。リードが対向する
二辺から導出されており、つりピン６がリードの導出さ
れない辺に形成されているのが第５図、第６図に示すも
のと異なるところである。
ところが、近年、ICやLSIなどの半導体装置の高集積
化が進むにつれて、入出力信号や電源を供給するための
チップ上のパッド数は益々増え、さらに、チップサイズ
の縮小化によって設計ルールの微細化が進められた結
果、配線抵抗が高くなり、信号のノイズ問題が発生する
ようになった。
とくに、チップの電源配線は、チップの配線部分の大
部分を占めているため微細化が著しく、電源配線が原因
となるノイズの発生が顕著になっている。例をあげる
と、第４図のチップ１には、Vss電位ボンディングパッ
ド３がＡ側にあり、これがVss電位（グランド電位）に
導通されていると、斜線で示されたVss電位配線20はも
ちろんVss電位を与えられるが、実際には、半導体装置
の高集積化に伴ってVss電位配線も微細化しているのでV
ss電位配線20の抵抗は大きくなり、Ａ側と反対に位置す
るＢ側の電位はVss電位より高くなる傾向にある。具体
的には、配線幅が約100μｍ以下になると、Vss電位は0V
から0.1V程度に上がる。そのため、チップ内の入出力信
号にノイズが発生し、動作スピードを上げることができ
ないという問題が発生する。
上記の問題に対しては、チップの両端、たとえばＡと
Ｂ付近にVss電位を供給すれば解決可能であるが、各々
のパッケージのフレーム設計上Vss電位リードのみを増
やすことは不可能である。
（発明が解決しようとする課題） 以上のように、半導体装置の高集積化が進むにつれて
設計ルールの微細化が著しくなり、その結果配線抵抗が
高くなり、信号ノイズが発生するという問題が認められ
るようになった。
本発明は、上記事情によってなされたものであり、電
源電位の変動が少なく、したがってノイズ発生のない配
線構造を有する半導体装置を提供することを目的として
いる。
［発明の構成］ （課題を解決するための手段） 本発明は、主面に複数のボンディングパッドが形成さ
れた矩形状の半導体素子と、前記半導体素子の対向する
２辺に近接するように対向配置され、半導体素子の内部
回路と電気的に接続される複数のリードと、前記ボンデ
ィングパッドの各々と前記リードの各々とを電気的に接
続する複数のボンディングワイヤと、前記半導体素子の
前記リードが対向配置されていない他の２辺のいずれか
一方に沿って近接配置された１つのバイパスリードとを
備えた樹脂封止型半導体装置に関するものであり、前記
バイパスリードは、少なくとも２つのボンディング部を
有し、前記ボンディングパッドの内の前記半導体素子内
に形成されている電源電線に接続されたボンディングパ
ッドと前記バイパスリードのボンディング部とをボンデ
ィングワイヤで接続することによりこの電源電線の電位
を迂回させることを特徴としている。
（作 用） バイパスリードを設けることによってチップ内の電位
変動を効果的に押さえることができるのでノイズの発生
を著しく減少させることができる。また、バイパスリー
ドと前記リードと前記ボンディングパッドとを接続する
ボンディングワイヤが前記バイパスリードと交差しない
ので短絡事故が生じる恐れがない。
（実施例） 以下、本発明の一実施例を図面を参照して説明する。
実施例１ 第１図は、本発明に係るZIP用リードフレームの部分
平面図、第２図（ａ）は、第１図のリードフレームにチ
ップを搭載して樹脂封止した例を示すモールド樹脂を透
視した平面図であり、第２図（ｂ）は、第２図（ａ）の
モールド樹脂を透視した側面図である。
第１図のリードフレームは、第５図に示す従来のもの
と同様に、フレーム枠７の内側にベッド5,リードが形成
され、これらはつりピン６によってフレーム枠７に支持
されている。リードは、ベッド５に近いインナーリード
９と外側のアウタリード８からなっている。インナーリ
ードのうち、一部は、VSS電位リード10およびVcc電位リ
ード13として利用される。フレーム枠７は、リードフレ
ームの長手方向の両側に配置されており、一定間隔に円
または角形の貫通孔が形成されており、リードフレーム
を搬送する送り孔として用いられる。ベッド５およびそ
の周辺のリードなどには、たとえば、金や銀などからな
るメッキ層が形成されており、ボンディングワイヤによ
る接続を容易にしている。
図の上方には、本発明の特徴であるバイパスリード10
0が形成されている。バイパスリードにも中央部分にメ
ッキ層が形成されており、二つの接続部分は幅広になっ
ている。このリードの幅は、およそ0.2mmである。通常
約0.1〜2mmの幅のリードを用いる。
このリードフレームにチップを搭載し、樹脂封止を行
う。まず、チップ１を、たとえばエポキシ樹脂に銀を混
合した導電性接着剤150でベッド１にマウントする。接
着剤は導電性である必要はなく、たとえば、エポキシ樹
脂のみのような絶縁性のものでもよい。搭載するチップ
１は、従来のものとは若干異なり、Vss電位配線20上に
バイパスリードと接続されるボンディングパッド90,91
を設けている。リードとチップ１との電気的接続には、
金やアルミなどのボンディングワイヤ11を用いる。すな
わち、バイパスリード100とVss電位配線20のボンディン
グパッド90,91間、チップ１上のボンディングパッド２
とインナーリード９間、Vss電位ボンディングパッド３
とVss電位リード間、Vcc電位ボンディングパッド４とVc
c電位リード13間は、それぞれ前記金もしくはアルミな
どからなるボンディングワイヤ11で接続される。ボンデ
ィング技術には、超音波や熱圧着など任意の周知の手段
を用いる。その後は、エポキシ樹脂など通常のモールド
樹脂12などで樹脂封止する。さらに、リード切り離し、
曲げ加工などを施すことによってフレーム枠７から分離
した状態の樹脂封止型半導体装置をつくることができ
る。
このように、ベッド５の上方に平行してバイパスリー
ド100を設けることによって、Vss電位リード10からボン
ディングワイヤ11を介してVss電位ボンディングパッド
３に供給されたVss電位は、Vss電位配線20,Vss電位配線
20上のボンディングパッド90、ボンディングワイヤ11、
バイパスリード100、再びボンディングワイヤ11、Vss電
位配線20上のボンディングパッド91を介して、Vss電位
ボンディングパッド３の反対側、すなわち、第４図に示
すＢ側にも配線抵抗の問題を考慮する必要もなく供給す
ることができる。したがって、従来問題になったような
チップ内の電位変動は発生しない。また、バイパスリー
ド100は、リードフレームのマージン部に形成すればよ
いので、このリードの存在によって微細化傾向が妨げら
れるようなおそれはない。
実施例２ 第３図（ａ）は、TSOP（thin small out−line packa
ge）タイプの樹脂封止型半導体装置のチップを搭載し、
樹脂封止を施した透視平面図、第３図（ｂ）は、前図の
側面から見た透視側面図である。このタイプのリードフ
レームは、図に示すようにリードは両側面に形成されて
いるので、つりピン６は、上下方向に一対ずつ形成され
ている。この例ではバイパスリードは、つりピン６の間
に二本形成されている。Vss電位リード10から供給され
ているVss電位の供給経路は、前実施例と同じである。
このように、バイパスリードはとくにその数が限定され
るものではなく必要な本数用いることができる。
リードフレームは、実施例ではFe−42Ni合金（42アロ
イ）を用いるが、他に、たとえば、銅を用いることもで
き、特定の材料に限定されるべきではない。
チップに用いる半導体もシリコン（Si）以外に、Geや
GaAs,InPなどの化合物半導体も利用できる。
バイパスリードの幅および長さも任意であり、発明の
効果などを考慮しながら利用することができる。たとえ
ば、実施例１では、バイパスリードは、半導体装置とほ
ぼ同じ長さである（この装置の大きさは、およそ５×15
mmである）。
実施例1,2においては、インナーリードとチップ内の
ボンディングパッドを電気的に接続する手段としてボン
ディングワイヤを用いたリードフレームを利用したが、
この例に限るものではなく、たとえばフィルムキャリア
方式のようにインナーリードを直接チップのボンディン
グパッドに接続する手段も当然本発明に含まれる。
本発明によれば、チップの設計段階から電源配線の微
細化が図れるためにチップサイズの縮小化に有効であ
る。
チップのタイプもTSOP,ZIPに限らず、たとえば、DIP
タイプやSOJタイプなどの他のものを利用することは可
能である。
［発明の効果］ 本発明は、チップ外部に電源配線の電位を迂回させる
リードを設けることにより、短絡事故を起こすことなく
チップ内の電源配線の微細化に伴って発生する配線抵抗
によるチップ内の電位変動を押さえノイズ発生の問題を
解消し、チップ本来の性能を引き起こすことを可能にす
る。
【図面の簡単な説明】
第１図は、本発明における実施例１のリードフレーム平
面図、第２図（ａ）は、実施例１における樹脂封止型半
導体装置のモールド樹脂を透視した平面図、第２図
（ｂ）は、同図（ａ）の側面図、第３図（ａ）は、実施
例２のリードフレーム平面図、第３図（ｂ）は、同図
（ａ）の側面図、第４図は、従来のZIPタイプのチップ
の平面図、第５図は、従来のZIPタイプの半導体装置に
用いるリードフレーム平面図、第６図は、従来のZIPタ
イプの樹脂封止型半導体装置のモールド樹脂を透視した
平面図、第７図は、従来のSTOPタイプの樹脂型半導体装
置のモールド樹脂を透視した平面図である。 １……チップ、 ２……ボンディングパッド、 ３……Vss電位ボンディングパッド、 ４……Vcc電位ボンディングパッド、 ５……ベッド、 ６……つりピン、 ７……フレーム枠、 ８……アウターリード、 ９……インナーリード、 10……Vss電位リード、 11……ボンディングワイヤ、 12……モールド樹脂、 13……Vcc電位リード、 20……Vss電位配線、 90,91……Vss電位配線上のボンディングパッド、 100……バイパスリード、 150……接着剤。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50 H01L 21/60

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】主面に複数のボンディングパッドが形成さ
    れた矩形状の半導体素子と、前記半導体素子の対向する
    ２辺に近接するように対向配置され、半導体素子の内部
    回路と電気的に接続される複数のリードと、前記ボンデ
    ィングパッドの各々と前記リードの各々とを電気的に接
    続する複数のボンディングワイヤと、前記半導体素子の
    前記リードが対向配置されていない他の２辺のいずれか
    一方に沿って近接配置された１つのバイパスリードとを
    備え、前記バイパスリードは、少なくとも２つのボンデ
    ィング部を有し、前記ボンディングパッドの内の前記半
    導体素子内に形成されている電源電線に接続されたボン
    ディングパッドと前記バイパスリードのボンディング部
    とをボンディングワイヤで接続することによりこの電源
    電線の電位を迂回させることを特徴とする樹脂封止型半
    導体装置。
JP2307023A 1990-11-15 1990-11-15 樹脂封止型半導体装置 Expired - Fee Related JP2896223B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2307023A JP2896223B2 (ja) 1990-11-15 1990-11-15 樹脂封止型半導体装置
KR1019910020239A KR950014121B1 (ko) 1990-11-15 1991-11-14 반도체 장치
DE69124198T DE69124198T2 (de) 1990-11-15 1991-11-14 In Harz versiegelte Halbleitervorrichtung
EP91119460A EP0486027B1 (en) 1990-11-15 1991-11-14 Resin sealed semiconductor device
US08/022,761 US5276352A (en) 1990-11-15 1993-02-22 Resin sealed semiconductor device having power source by-pass connecting line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2307023A JP2896223B2 (ja) 1990-11-15 1990-11-15 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH04180256A JPH04180256A (ja) 1992-06-26
JP2896223B2 true JP2896223B2 (ja) 1999-05-31

Family

ID=17964099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2307023A Expired - Fee Related JP2896223B2 (ja) 1990-11-15 1990-11-15 樹脂封止型半導体装置

Country Status (4)

Country Link
EP (1) EP0486027B1 (ja)
JP (1) JP2896223B2 (ja)
KR (1) KR950014121B1 (ja)
DE (1) DE69124198T2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592020A (en) * 1993-04-16 1997-01-07 Kabushiki Kaisha Toshiba Semiconductor device with smaller package having leads with alternating offset projections
JP3048496B2 (ja) * 1993-04-16 2000-06-05 株式会社東芝 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100550A (ja) * 1982-11-30 1984-06-09 Mitsubishi Electric Corp 半導体装置
JPS61248456A (ja) * 1985-04-25 1986-11-05 Nec Corp 混成集積回路装置及びそれに使用するリ−ドフレ−ム
JPS6352457A (ja) * 1986-08-22 1988-03-05 Hitachi Ltd 半導体装置
JPS63253635A (ja) * 1987-04-10 1988-10-20 Nec Ic Microcomput Syst Ltd 半導体装置
JPH0754841B2 (ja) * 1987-04-13 1995-06-07 サンケン電気株式会社 絶縁物封止型回路装置
JPH077816B2 (ja) * 1988-11-24 1995-01-30 株式会社東芝 半導体封止容器

Also Published As

Publication number Publication date
KR950014121B1 (ko) 1995-11-21
DE69124198D1 (de) 1997-02-27
DE69124198T2 (de) 1997-05-28
JPH04180256A (ja) 1992-06-26
KR920010863A (ko) 1992-06-27
EP0486027A2 (en) 1992-05-20
EP0486027B1 (en) 1997-01-15
EP0486027A3 (en) 1993-02-24

Similar Documents

Publication Publication Date Title
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US5637828A (en) High density semiconductor package
US6580158B2 (en) High speed IC package configuration
US6831353B2 (en) Interdigitated leads-over-chip lead frame and device for supporting an integrated circuit die
US6541846B2 (en) Dual LOC semiconductor assembly employing floating lead finger structure
US4989068A (en) Semiconductor device and method of manufacturing the same
US7572678B2 (en) Methods of making and using a floating lead finger on a lead frame
US5276352A (en) Resin sealed semiconductor device having power source by-pass connecting line
JP2983620B2 (ja) 半導体装置及びその製造方法
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JP2896223B2 (ja) 樹脂封止型半導体装置
JPH05121632A (ja) 半導体装置
KR100235108B1 (ko) 반도체 패키지
JP3258782B2 (ja) 半導体装置
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
US6323541B1 (en) Structure for manufacturing a semiconductor die with copper plated tapes
JPH053284A (ja) 樹脂封止型半導体装置
JP2990120B2 (ja) 半導体装置
KR20040013736A (ko) 반도체 패키지 제조방법
JPH02180061A (ja) リードフレームおよび半導体装置
JPH08130286A (ja) 半導体装置
JPH05251622A (ja) 樹脂封止型半導体装置
JPH0637234A (ja) 半導体装置
JPH0536890A (ja) 半導体装置
JPH06120404A (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees