JPH06120404A - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板

Info

Publication number
JPH06120404A
JPH06120404A JP26758492A JP26758492A JPH06120404A JP H06120404 A JPH06120404 A JP H06120404A JP 26758492 A JP26758492 A JP 26758492A JP 26758492 A JP26758492 A JP 26758492A JP H06120404 A JPH06120404 A JP H06120404A
Authority
JP
Japan
Prior art keywords
power supply
layer
lead
gnd
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26758492A
Other languages
English (en)
Other versions
JP3193788B2 (ja
Inventor
Mitsuhiro Kondo
光広 近藤
Katsumi Kosaka
克己 匂坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP26758492A priority Critical patent/JP3193788B2/ja
Publication of JPH06120404A publication Critical patent/JPH06120404A/ja
Application granted granted Critical
Publication of JP3193788B2 publication Critical patent/JP3193788B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】少なくとも電源ラインのインダクタンスを低減
するとともに、リードフレームの狭ピッチ化を図る。 【構成】リードフレームのリード及び電子部品搭載部に
搭載されるICチップ5との接続用導体回路からなる信
号層が形成された回路基板1に、前記信号層と別の層に
電源層7を形成した。リードフレームの電源用リード1
0に接続された電源用接続パッド9aと電源層7とを側
面スルーホール9を介して電気的に接続した。この構成
により、インダクタンスの小さな電源層7による電源ラ
インのパス長が多くなり、電源ライン全体のインダクタ
ンスを低減することができる。また、信号用リード11
とICチップ5の端子とを直接ボンディングワイヤ6で
接続した構成と比較してインナーリードの狭ピッチ化を
図ることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子部品搭載用基板に
係り、詳しくは、少なくとも電源層を備えた電子部品搭
載用基板に関する。
【0002】
【従来の技術】電子機器の小型化、高性能化に伴い半導
体チップ(ICチップ)等の電子部品を搭載する電子部
品搭載装置(所謂半導体パッケージ)も多ピン化、小型
化、表面実装化が進んでいる。表面実装用の電子部品搭
載装置として一般にQFP(クアッド・フラット・パッ
ケージ)、PLCC(プラスチック・リーデッド・チッ
プ・キャリア)等、所謂リードフレームを使用して製造
されるものがある。この電子部品搭載装置においてはリ
ードのピン数の増加にともない、パッケージサイズが大
型化してリード長が増加したり、リードが狭ピッチ化さ
れてリード断面積が減少したりする傾向にある。そし
て、そのリード長の増加、リード断面積の減少はリード
のインダクタンスを増加させる。特にGND(接地)ラ
インの一部となるGND用リード、電源ラインの一部と
なる電源用リードのインダクタンスが大きいと、半導体
素子の入出力段回路が一度に動作した際に、半導体素子
の回路で使用する電源に揺れを生じ、電源ノイズが発生
する。このため、半導体素子に誤動作が多発して電子部
品搭載装置の電気的信頼性が低下するという問題点があ
った。そこで、従来よりGND及び電源ライン又は、特
に問題になる電源ラインのインダクタンスを低下させる
種々の装置が提案されている。
【0003】例えば、特開平3−222351号公報に
は図7に示すように、信号層30、GND層31、電源
層32がそれぞれ個別に形成された配線基板33に、リ
ードフレームのリードが電気的に接続された電子部品搭
載装置(半導体装置)が開示されている。この電子部品
搭載装置では電源用リード34が信号層30と同一平面
上の電源用導体回路35の端部に半田付けされ、電源用
導体回路35がスルーホール36を介して電源層32と
接続されている。電源層32は配線基板33の中央付近
において別のスルーホール37を介して信号層30と同
一平面上の電源用導体回路38に接続され、電源用導体
回路38がICチップ39の電源用端子にボンディング
ワイヤ40で電気的に接続されている。そして、リード
フレームのインナーリードと配線基板33の全体が封止
樹脂45によりモールドされた構成となっている。
【0004】上記した構成では、リードとICチップの
端子とを直接ボンディングワイヤで接続した構成と比較
して、電源ラインの一部が電源層32により構成され、
GNDラインの一部がGND層31により構成され、電
源層32及びGND層31は大面積のためそのインダク
タンスは小さくなり、電源ライン、GNDラインのイン
ダクタンスを低減することができる。
【0005】また、特開平2−164056号公報には
図8に示すように、ICチップ39の裏面にICチップ
39よりも大きいサイズの放熱板を設け、この放熱板を
補助電源板としても使用できるようにした電子部品搭載
装置(半導体装置)が開示されている。この電子部品搭
載装置では例えばGND及び電源用リード41,34の
先端がICチップ39の端子に直接ボンディングワイヤ
40で電気的に接続されている。GND用リード41は
放熱板を兼ねる第一の補助電源板(GND層)42に接
続され、その第一の補助電源板42の下側には絶縁層4
3を介して放熱板を兼ねる第二の補助電源板(電源層)
44が配設されている。第二の補助電源板44は電源用
リード34に接続されている。第一の補助電源板42は
ICチップ39のGND用端子にボンディングワイヤ4
0で電気的に接続されいる。また、第二の補助電源板4
4はICチップ39の電源用端子に開口42aを通るボ
ンディングワイヤ40で電気的に接続されている。
【0006】この構成では、ICチップ39の動作時に
発生する熱をその裏面面積よりも大である第一及び第二
の補助電源板(放熱板)42,44により封止樹脂45
の外部に放出するため、熱抵抗値を低減し、放熱性を向
上することができる。また、電源用及びGND用リード
34,41のインダクタンスを低減し、電源ノイズの発
生を防止することができるため、電気的信頼性を向上す
ることができる。
【0007】
【発明が解決しようとする課題】ところが、前者の電子
部品搭載装置においては、電源ライン、GNDラインと
して使用されるGND層31、電源層32のパス長の比
が少ないため、充分にインダクタンスを低減することが
できないという問題がある。
【0008】例えば、電源ラインにおいては、電源用リ
ード34は電源用導体回路35、スルーホール36を介
して電源層32に接続されている。特に電源用導体回路
35の距離が長いため、電源ラインの全長に対する電源
用導体回路35のパス長の比が大きくなり、電源層32
のパス長の比が小さくなる。この結果、電源用導体回路
35のインダクタンスが影響して電源ライン全体のイン
ダクタンスを充分に低減することができない。従って、
電源ノイズの発生を充分に防止できず、電子部品の誤動
作の防止が不十分であった。
【0009】また、後者の電子部品搭載装置において
は、リードフレームの信号用リードが電子部品搭載部の
近傍まで配置されているため、第一及び第二の補助電源
板42,44によりインダクタンスを低減することがで
きても、インナーリードの狭ピッチ化を図ることができ
ないという問題がある。
【0010】本発明は前記問題点に鑑みてなされたもの
であり、その目的は少なくとも電源ラインのインダクタ
ンスを低減するとともに、インナーリードの狭ピッチ化
を図ることができる電子部品搭載用基板を提供すること
にある。
【0011】
【課題を解決するための手段】上記の目的を達成するた
めに請求項1の発明では、リードフレームのリード及び
電子部品搭載部に搭載される電子部品との接続用導体回
路からなる信号層が形成された回路基板に、前記信号層
と別の層に少なくとも電源層を形成し、リードフレーム
の電源用リードに接続された接続用パッドと前記電源層
とを側面スルーホールを介して電気的に接続した。
【0012】また、請求項2の発明では、信号層が内層
として形成された回路基板の一方の面にGND層を構成
するとともにリードフレームのリードと一体に形成され
たGNDアイランドを接着し、他方の面に電源層を構成
するとともにリードフレームのリードと一体に形成され
た電源用アイランドを接着し、信号層の信号用導体回路
をスルーホールを介して信号用リード及び電子部品との
接続用導体回路に電気的に接続した。
【0013】
【作用】請求項1の発明では、リードフレームの電源用
リードに接続された電源用接続パッドと電源層とが側面
スルーホールを介して接続されているため、回路基板外
周端面にて直ちに電源を電源層へ落とすことができる。
従って、電源用リードからボンディングワイヤとの接続
部までの電源ラインのパス長のうちインダクタンスの小
さい電源層の占める割合が多くなる。この結果、電源ラ
イン全体のインダクタンスが低減される。
【0014】また、リードフレームのリードが直接ボン
ディングワイヤにてICチップ等の電子部品と接続され
るのではなく、接続用導体回路を介して接続される。こ
のため、接続用導体回路のボンディングワイヤとの接続
部の狭ピッチ化によってリードフレームのリードよりも
狭ピッチ化が可能となる。
【0015】請求項2の発明では、電源層及びGND層
とリードフレームのリードとが一体に形成されているた
め、リードと電源層及びGND層との接合部のインダク
タンスが0となり、電源ライン及びGNDラインのイン
ダクタンスがより低減される。
【0016】
【実施例】〔実施例1〕以下、本発明を具体化した実施
例1を図1、図2に従って説明する。
【0017】図1に示すように、電子部品搭載用基板B
は回路基板1の表面中央に電子部品搭載部2が形成さ
れ、その周囲には電源用導体回路3、信号用導体回路
4、GND用導体回路(図示しない)が形成されてい
る。これら各導体回路により信号層が構成されている。
回路基板1の裏面には電源層7が回路基板1の面積とほ
ぼ等しいベタパターンで形成されている。電源層7はス
ルーホール8を介して電源用導体回路3と電気的に接続
されている。前記回路基板1の材料にはポリイミド、エ
ポキシ、ビスマレイミド・トリアジン等を主成分とする
熱硬化性樹脂等の耐熱性、絶縁性を有する樹脂基材が使
用される。
【0018】図1、図2に示すように、回路基板1の表
面端部には電源用接続パッド9aが形成され、電源用接
続パッド9aは回路基板1の側面に形成された側面スル
ーホール9を介して電源層7と接続されている。側面ス
ルーホール9は電子部品搭載用基板Bの外形線となる箇
所に常法によりスルーホールを形成し、ダイシングによ
る切断加工、あるいは金型による打ち抜き加工にて外形
加工を行うことにより形成される。なお、側面スルーホ
ール9の接続信頼性の向上のために、スルーホールめっ
き(Cu)を厚くしたり、Cuめっき層の上に抗張力の
あるNiめっきを施してもよい。
【0019】前記電源用接続パッド9aにはリードフレ
ームを構成する電源用リード10がSn系又はPb系の
半田により電気的に接続されている。また、信号用導体
回路4の接続パッド4aにはリードフレームを構成する
信号用リード11が半田により電気的に接続されてい
る。また、図示しないGND用導体回路の接続パッドに
はGNDリードが同様に接続されている。リードフレー
ムの材質には例えば、Fe−Ni合金(所謂42アロ
イ)、Cu合金等が使用される。また、各リードとパッ
ドとの接続はAu、Sn等のめっき層をそれぞれ形成し
て熱圧着してもよい。
【0020】そして、電子部品搭載用基板Bは前記電子
部品搭載部2にICチップ5が搭載され、ICチップ5
の電源用端子、信号用端子及びGND用端子が電源用導
体回路3、信号用導体回路4及びGND用導体回路にボ
ンディングワイヤ6にてそれぞれ電気的に接続される。
そして、封止樹脂(二点鎖線にて図示)12により封止
されて電子部品搭載装置となる。
【0021】上記のように構成された電子部品搭載用基
板Bにおいては、電源ラインは電源用リード10、電源
用接続パッド9a、側面スルーホール9、電源層7、ス
ルーホール8、電源用導体回路3から構成されている。
この電源ラインでは電源用リード10と電源層7との接
続を電源用接続パッド9aに直接接続された側面スルー
ホール9を介して行っている。このため、従来とは異な
り、回路基板1外周端面にて直ちに電源用リード10か
ら電源層7へ導通させることができる。従って、インダ
クタンスの小さな電源層7による電源ラインのパス長が
多くなり、電源ライン全体のインダクタンスを低減する
ことができる。その結果、電源ノイズの発生を防止する
ことができ、電子部品搭載装置の電気的信頼性が向上
し、動作速度のより高速化を図ることができる。
【0022】また、信号ラインは信号用リード11が回
路基板1の周縁に形成された信号用接続パッド4aにお
いて信号用導体回路4に接続され、信号用導体回路4が
ボンディングワイヤ6にてICチップ5と接続されるよ
うになっている。従って、この構成では、信号用リード
11とICチップ5の端子とを直接ボンディングワイヤ
6で接続した構成と比較してインナーリードの狭ピッチ
化を図ることができる。また、電子部品の多ピン化を図
ることができるとともに、回路設計の自由度が大きくな
る。
【0023】〔実施例2〕次に、実施例2について説明
する。この実施例では回路基板1がGND層を含む3層
に形成されるとともに、放熱板が設けられている点が前
記実施例1と異なる。
【0024】図3に示すように、回路基板1の内層には
電源層7が形成され、裏面にGND層16がベタパター
ンで形成されている。回路基板1には電子部品搭載部を
構成する透孔1aが形成されるとともに、透孔1aの裏
面側開口部を塞ぐように金属製のヒートシンク(放熱
板)17が導電性接着剤等によりGND層16に貼着さ
れている。回路基板1の表面には透孔1aの周囲に電源
用導体回路3及び信号用導体回路が形成され、外周部に
電源用接続パッド9a及びGND用接続パッド18が形
成されている。
【0025】前記電源用導体回路3はスルーホール8を
介して電源層7と接続され、電源層7と電源用接続パッ
ド9aとは側面スルーホール9を介して接続されてい
る。また、GND用接続パッド18とGND層16とが
回路基板1の側面に別に形成された側面スルーホール1
9を介して接続されている。
【0026】電源用接続パッド9aには電源用リード1
0が接続され、GND用接続パッド18にはリードフレ
ームを構成するGND用リード20が半田により電気的
に接続されている。また、信号用導体回路の接続パッド
に信号用リードが接続されている。そして、透孔1aと
対応するヒートシンク17上にICチップ5が搭載され
た状態で、電子部品搭載用基板Bが樹脂封止されて電子
部品搭載装置となる。なお、ICチップ5のGND用端
子とヒートシンク17及びICチップ5の電源用端子と
電源用導体回路3とがボンディングワイヤ6を介してそ
れぞれ電気的に接続されている。また、電子部品搭載用
基板Bはヒートシンク17のICチップ5が搭載された
面とは反対側の面が露出した状態で封止樹脂(二点鎖線
にて図示)12により封止されて電子部品搭載装置とな
る。
【0027】上記のように構成された電子部品搭載用基
板Bにおいては、電源ラインは実施例1と同様の構成と
なっているため、前記実施例と同様に電源ライン全体の
インダクタンスを低減することができる。
【0028】また、GNDラインはGND用リード2
0、GND用接続パッド18、側面スルーホール19、
GND層16、ヒートシンク17から構成されている。
このGNDラインではGND用リード20とGND層1
6との接続をGND用接続パッド18に直接接続された
側面スルーホール19を介して行っている。従って、従
来とは異なり、インダクタンスの小さなGND層16に
よるGNDラインのパス長の比が大きなり、前記実施例
1と比較してGNDライン全体のインダクタンスを低減
することができる。この結果、GND及び電源ラインの
インダクタンスが低減され、電源ノイズの発生をより防
止することができ、電子部品搭載装置の電気的信頼性が
より向上する。
【0029】さらに、電子部品搭載用基板BのGND層
16にはヒートシンク17が貼着されているため、IC
チップ5の動作時に発生する熱の放熱性を向上すること
ができる。また、ヒートシンク17もGNDラインの役
割の担うことになり、GNDライン全体のインダクタン
スをより低減することができる。
【0030】〔実施例3〕次に、実施例3について説明
する。この実施例では電源層及びGND層がリードフレ
ームのリードと一体のアイランドによって構成されてい
る点が前記実施例と異なっている。図4に示すように、
回路基板1の内層は信号層を構成する信号用導体回路4
が形成されている。回路基板1の中央には電子部品搭載
部を構成する透孔1aが形成されている。回路基板1の
表面にはGND層としてのGNDアイランド21が透孔
1aの一方を塞ぐように接着されている。回路基板1の
裏面には電源層としての電源アイランド22が接着され
ている。前記GND及び電源アイランド21、22はリ
ードフレームの一部を構成している。すなわち、GND
及び電源アイランド21、22はGND及び電源用リー
ド21a、22aとそれぞれ一体に形成されている。
【0031】図5に示すように、電源アイランド22は
その中央に透孔1aの面積よりも大面積の開口22bが
形成されいる。この開口22b内における回路基板1上
には信号用導体回路23が形成されている。信号用導体
回路23はスルーホール23aを介して信号用導体回路
4と電気的に接続されている。
【0032】また、図6に示すように、GNDアイラン
ド21は回路基板1よりも小面積に形成され、GNDア
イランド21の周囲の回路基板1上には信号用リード
(図示せず)に接続される信号用導体回路24が形成さ
れている。この信号用導体回路24はスルーホール24
aを介して信号用導体回路4と電気的に接続されてい
る。
【0033】そして、ICチップ5が回路基板1に形成
された透孔1a内のGNDアイランド21表面に搭載さ
れた状態で電子部品搭載用基板Bが樹脂封止されて電子
部品搭載装置となる。なお、ICチップ5のGND用端
子とGNDアイランド21及びICチップ5の電源用端
子と電源アイランド22とがそれぞれボンディングワイ
ヤ6を介して電気的に接続される。また、本実施例では
GNDアイランド21は放熱板も兼ねるようになってお
り、GNDアイランド21のICチップ5が搭載された
面とは反対側の面が露出した状態で封止樹脂(二点鎖線
にて図示)12により封止される。
【0034】上記のように構成された電子部品搭載用基
板Bにおいては、電源用リード22aと、電源層を構成
する電源アイランド22とが一体に形成されているた
め、リードと電源層との接合部のインダクタンスが0と
なる。また、ボンディングワイヤ6が直接電源アイラン
ド22に接続される。従って、電源ラインのインダクタ
ンスを前記両実施例の構成に比較してより低減すること
ができる。
【0035】同様に、GNDリード21aとGND層を
構成するGNDアイランド21とが一体に形成されてい
るためリードとGND層との接合部のインダクタンスが
0となる。また、ボンディングワイヤ6が直接GNDア
イランド21に接続されている。従って、GNDライン
のインダクタンスもより低減することができる。
【0036】また、信号ラインは回路基板1の表裏に形
成された信号用導体回路23,24と内層に形成された
信号用導体回路4とから構成されているため、インナー
リードの狭ピッチ化を図ることができる。
【0037】さらに、GNDアイランド21は放熱板を
兼ねるため、ヒートシンク等を必要とせず、その分の低
コスト化を図ることができる。なお、本発明は上記各実
施例のみに限定されることはなく、本発明の趣旨を逸脱
しない範囲で以下のようにしてもよい。 (1)上記実施例2では回路基板1のGND層16にヒ
ートシンク17を貼着したが、このヒートシンク17を
なくしてもよい。この場合、回路基板1の表面にGND
用導体回路を設け、そのGND用導体回路とGND層1
6とをスルーホールで接続すればよい。 (2)上記実施例2では回路基板1の電源層7を内層
に、GND層16を外層に形成したが、逆に電源層7を
外層に、GND層を内層に形成してもよい。 (3)上記実施例3ではICチップ5のGND用端子と
GNDアイランド21とをボンディングワイヤ6にて電
気的に接続したが、回路基板1の裏面にGND用導体回
路を形成し、スルーホールあるいは透孔1aの壁面に形
成された側面スルーホールを介してGNDアイランド2
1と接続するようにしてもよい。 (4)上記実施例1及び実施例2では、電源層7を一層
のみ設けたが、電圧の異なる電源層7を別々に設けても
よい。
【0038】
【発明の効果】以上詳述したように、本発明によれば、
少なくとも電源ラインとして使用される電源層の割合を
多くして電源ラインのインダクタンスを低減することが
でき、電子部品搭載装置の電気的特性が向上し、動作速
度のより高速化を図ることができる。また、回路基板上
の導体回路に信号用リードが接続されるため、インナー
リードの狭ピッチ化が可能となり、電子部品の多ピン化
を図ることができるとともに、回路設計の自由度が大き
くなる。また、請求項2の発明では、電源ライン及びG
NDラインのインダクタンスをより低減できるという優
れた効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施例1の電子部品搭載用基板を示す
模式断面図である。
【図2】同じく、電子部品搭載用基板の部分概略斜視図
である。
【図3】実施例2の電子部品搭載用基板を示す模式断面
図である。
【図4】実施例3の電子部品搭載用基板を示す模式断面
図である。
【図5】同じく、電子部品搭載用基板の裏面を示す模式
図である。
【図6】同じく、電子部品搭載用基板の表面を示す模式
図である。
【図7】従来例の電子部品搭載用基板を示す模式断面図
である。
【図8】別の従来例の電子部品搭載用基板を示す模式断
面図である。
【符号の説明】
1…回路基板、5…ICチップ、7…電源層、8…スル
ーホール、9…側面スルーホール、9a…電源用接続パ
ッド、10…電源用リード、16…GND層、18…G
ND用接続パッド、20…GND用リード、21…GN
Dアイランド、22…電源アイランド。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 リードフレームのリード及び電子部品搭
    載部に搭載される電子部品との接続用導体回路からなる
    信号層が形成された回路基板に、前記信号層と別の層に
    少なくとも電源層を形成し、リードフレームの電源用リ
    ードに接続された接続用パッドと前記電源層とを側面ス
    ルーホールを介して電気的に接続したことを特徴とする
    電子部品搭載用基板。
  2. 【請求項2】 信号層が内層として形成された回路基板
    の一方の面にGND層を構成するとともにリードフレー
    ムのリードと一体に形成されたGNDアイランドを接着
    し、他方の面に電源層を構成するとともにリードフレー
    ムのリードと一体に形成された電源用アイランドを接着
    し、信号層の信号用導体回路をスルーホールを介して信
    号用リード及び電子部品との接続用導体回路に電気的に
    接続したことを特徴とする電子部品搭載用基板。
JP26758492A 1992-10-06 1992-10-06 電子部品搭載用基板 Expired - Lifetime JP3193788B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26758492A JP3193788B2 (ja) 1992-10-06 1992-10-06 電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26758492A JP3193788B2 (ja) 1992-10-06 1992-10-06 電子部品搭載用基板

Publications (2)

Publication Number Publication Date
JPH06120404A true JPH06120404A (ja) 1994-04-28
JP3193788B2 JP3193788B2 (ja) 2001-07-30

Family

ID=17446798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26758492A Expired - Lifetime JP3193788B2 (ja) 1992-10-06 1992-10-06 電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JP3193788B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1143514A3 (en) * 2000-03-07 2004-03-31 Mitsubishi Denki Kabushiki Kaisha Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1143514A3 (en) * 2000-03-07 2004-03-31 Mitsubishi Denki Kabushiki Kaisha Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon

Also Published As

Publication number Publication date
JP3193788B2 (ja) 2001-07-30

Similar Documents

Publication Publication Date Title
EP1652234B1 (en) Ground arch for wirebonded ball grid arrays
US5581122A (en) Packaging assembly with consolidated common voltage connections for integrated circuits
US5468994A (en) High pin count package for semiconductor device
JP2546195B2 (ja) 樹脂封止型半導体装置
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JP2509027B2 (ja) 半導体装置
US5704593A (en) Film carrier tape for semiconductor package and semiconductor device employing the same
US5276352A (en) Resin sealed semiconductor device having power source by-pass connecting line
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR100248035B1 (ko) 반도체 패키지
JPH10275887A (ja) 半導体装置
JP2803656B2 (ja) 半導体装置
JPH04144142A (ja) 半導体装置
JP3193788B2 (ja) 電子部品搭載用基板
WO1999013509A1 (en) Semiconductor device
KR100331070B1 (ko) 칩싸이즈반도체패키지의 구조 및 그 제조 방법
JPH06112395A (ja) 混成集積回路装置
KR100351920B1 (ko) 반도체 패키지 및 그 제조 방법
JPH06302757A (ja) 電子部品搭載装置及びその実装方法
KR950014121B1 (ko) 반도체 장치
JP2000269376A (ja) 半導体装置
JP2990120B2 (ja) 半導体装置
JP3149836B2 (ja) 半導体装置
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
JP3324571B2 (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20080525

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080525

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090525

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20120525

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20130525