JPS6352457A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6352457A JPS6352457A JP19545286A JP19545286A JPS6352457A JP S6352457 A JPS6352457 A JP S6352457A JP 19545286 A JP19545286 A JP 19545286A JP 19545286 A JP19545286 A JP 19545286A JP S6352457 A JPS6352457 A JP S6352457A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- power supply
- leads
- semiconductor device
- around
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000008188 pellet Substances 0.000 claims abstract description 52
- 230000000694 effects Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 235000019640 taste Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
不発明は、半導体装置の性能向上に適用して有効な技術
に関する。
に関する。
半導体装！は、一般に半導体ペレット（以下、単にペレ
ットともいう。）を樹脂等のパッケージに収納して形成
されて”、する。上記半導体装置については、たとえば
昭和５８年１１月２８日、株式会社サイエンスフォーラ
ム発行「超ＬＳ＋デバイスハント′ブック＝Ｐ２２１に
記載がある。
ットともいう。）を樹脂等のパッケージに収納して形成
されて”、する。上記半導体装置については、たとえば
昭和５８年１１月２８日、株式会社サイエンスフォーラ
ム発行「超ＬＳ＋デバイスハント′ブック＝Ｐ２２１に
記載がある。
ところで、単導体袈賢のパッケージ同６では、上Ａ２ベ
レ７・トの周Ｉに該ペレットとの電気的接続を行うため
の外部２老子である配線が配設されている。上記ペレッ
トには、上記配線と金（Ａｕ）等のワイヤを介して電気
的接続を行うため０電極であるボンディング／・”ラド
が形５ｚされて３す、該ボンディングパット′と上記配
線とは１対１に対応しているのが一般である。こ・Ｏ対
応関係は、電源用のボンディングパノドと配線に３いて
も同様である。
レ７・トの周Ｉに該ペレットとの電気的接続を行うため
の外部２老子である配線が配設されている。上記ペレッ
トには、上記配線と金（Ａｕ）等のワイヤを介して電気
的接続を行うため０電極であるボンディング／・”ラド
が形５ｚされて３す、該ボンディングパット′と上記配
線とは１対１に対応しているのが一般である。こ・Ｏ対
応関係は、電源用のボンディングパノドと配線に３いて
も同様である。
一方、′＋導体装置の高集積化等により電力供給■が増
大するにしたがい、その不足に起因するノイズ対策を有
効に行う必要が生じている。そのため、ペレットの複数
個所に電、刃用のポンディングパッドを設け、該ボンデ
ィングバノドを通してベレ、Ｉトの広−）範囲に十分−
一電力を！共給することが考えるれる。しかしながら、
集積文の向上等により、ペレットのポンディングパッド
の数が増大し、それに応じて配線の数がますます増大す
る傾向にある情況においては、必ずしも配線の数を容易
に増やすことが出来ないという事情もある。なお、ここ
てに１用とは、電源供給用とグランド供給用の両者を〜
ム味するものである。
大するにしたがい、その不足に起因するノイズ対策を有
効に行う必要が生じている。そのため、ペレットの複数
個所に電、刃用のポンディングパッドを設け、該ボンデ
ィングバノドを通してベレ、Ｉトの広−）範囲に十分−
一電力を！共給することが考えるれる。しかしながら、
集積文の向上等により、ペレットのポンディングパッド
の数が増大し、それに応じて配線の数がますます増大す
る傾向にある情況においては、必ずしも配線の数を容易
に増やすことが出来ないという事情もある。なお、ここ
てに１用とは、電源供給用とグランド供給用の両者を〜
ム味するものである。
上記のように、複数のポンディングパッドに電源を供給
するために、そのポンディングパッドに電源を供給する
配線を１対１に対応させる場合には、必然的に電源用の
配線をも増やさなければなるないという問題があること
が本発明者により見出された。
するために、そのポンディングパッドに電源を供給する
配線を１対１に対応させる場合には、必然的に電源用の
配線をも増やさなければなるないという問題があること
が本発明者により見出された。
本発明の目的は、電源用の配線の数を増やすことなく、
複数のポンディングパッドに電源とグランドとを同時に
供給できる技術を提供することにある。
複数のポンディングパッドに電源とグランドとを同時に
供給できる技術を提供することにある。
本発明の前記ならびにその池の目的と新規な特徴は、本
關細書の記述および添付図面から明らかになるであろう
。
關細書の記述および添付図面から明らかになるであろう
。
二問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、ペレット取付部が明確に存在する場合はペレ
ット取付部の周囲に、その存在が明確でない場合にはペ
レットの周囲に、電源用配線を上記ペレットまたはペレ
ット取付部の端辺に沿って延長形成するものである。
ット取付部の周囲に、その存在が明確でない場合にはペ
レットの周囲に、電源用配線を上記ペレットまたはペレ
ット取付部の端辺に沿って延長形成するものである。
上記した手段によれば、−本の電源供給用配線からペレ
ットの任意の位置にある次数のポンディングパッドに電
力を供給でき、また−本のグランド供給用配線からペレ
ットの任意の位置にある複数のポンディングパッドとグ
ランドとを電気的に接続することができるため、上記目
的が達成されるものである。
ットの任意の位置にある次数のポンディングパッドに電
力を供給でき、また−本のグランド供給用配線からペレ
ットの任意の位置にある複数のポンディングパッドとグ
ランドとを電気的に接続することができるため、上記目
的が達成されるものである。
第１図（ａ）は本発明による実施例１である半導体装で
の内部を示す概略説明図であり、第１刃（ｂ）は上記半
導体装置の概略断面図である。
の内部を示す概略説明図であり、第１刃（ｂ）は上記半
導体装置の概略断面図である。
本実施例１の半導体装置は、−１わゆるｑＪ詣封止型半
導！、を装置であり、そのパッケージ１がエポキン樹脂
等の樹脂をモールドして形成されているものである。上
記パッケージｌの内部には、ペレット取付部であるタブ
２に接着剤３を介して半導体ペレット４が取（寸けられ
ている。また、上記パッケージ１には、その内端が上記
タブ２の周囲に配設されているリード５の一部が埋設さ
れており、該リード５はパッケージ１の外側で下方に折
り曲げられている。そして、上８己ペレット４のポンデ
ィングパッド（図示せず）と上記リード５の内端部とは
、金（。へＵ）等のワイヤ６で電気的に接続されている
ものである。なお、第１図（ａ）では、明確化のためワ
、イヤ６を省略しである。
導！、を装置であり、そのパッケージ１がエポキン樹脂
等の樹脂をモールドして形成されているものである。上
記パッケージｌの内部には、ペレット取付部であるタブ
２に接着剤３を介して半導体ペレット４が取（寸けられ
ている。また、上記パッケージ１には、その内端が上記
タブ２の周囲に配設されているリード５の一部が埋設さ
れており、該リード５はパッケージ１の外側で下方に折
り曲げられている。そして、上８己ペレット４のポンデ
ィングパッド（図示せず）と上記リード５の内端部とは
、金（。へＵ）等のワイヤ６で電気的に接続されている
ものである。なお、第１図（ａ）では、明確化のためワ
、イヤ６を省略しである。
本実施例１ては、上記タブ２とリード５の内端との間に
、該タブ２の端辺に沿って電源用リード（配線）７およ
び８が延長されている。この電源用リード７および８の
一方が電源供給用であり、他方がグランド供給用である
。上記電源用リードτおよび８としては、いずれも並設
されている上記リード５の由、はぼ中央の対向する位置
にあるリードがそれぞれ当てられており、共にタブ吊り
リード９の近傍まで延在されている。
、該タブ２の端辺に沿って電源用リード（配線）７およ
び８が延長されている。この電源用リード７および８の
一方が電源供給用であり、他方がグランド供給用である
。上記電源用リードτおよび８としては、いずれも並設
されている上記リード５の由、はぼ中央の対向する位置
にあるリードがそれぞれ当てられており、共にタブ吊り
リード９の近傍まで延在されている。
このように、本実施例によれば以下の効果を得ることが
できる。
できる。
（１）、タブ２０周Ｊに、該タブ２の端辺に沿って電源
用リード（配線）７および８を延長丞成することにより
、上記タブ２に取付けられているペレット４について広
い範囲に亙る複数の電源用ポンディングパッドに対して
上記電源用リード７および８から電源供給とグランド供
給とを同時に行うことができるので、尉脂封止型半導体
装置についてリード（配線）の数を増やすことな（、有
効にノイズ発生を防止できる。
用リード（配線）７および８を延長丞成することにより
、上記タブ２に取付けられているペレット４について広
い範囲に亙る複数の電源用ポンディングパッドに対して
上記電源用リード７および８から電源供給とグランド供
給とを同時に行うことができるので、尉脂封止型半導体
装置についてリード（配線）の数を増やすことな（、有
効にノイズ発生を防止できる。
〔実施例２〕
第２図（ａ）は本発明による実施例２である半導体装置
の内部を示す概略説明図てあり、第２図ｂ）は上記半導
体装置の概略断面図である。
の内部を示す概略説明図てあり、第２図ｂ）は上記半導
体装置の概略断面図である。
本実施例２の半導Ｌ＋、袈匿は、そのパッケージ１がア
ルミナ（ＡＲ７０３）等のてラミックで形成された、い
わゆるビングリッドアレイ型＝−４ｔｔ装置（以下、Ｐ
Ｇ Ａ型工専体堕買とも・、１う）である。
ルミナ（ＡＲ７０３）等のてラミックで形成された、い
わゆるビングリッドアレイ型＝−４ｔｔ装置（以下、Ｐ
Ｇ Ａ型工専体堕買とも・、１う）である。
すなわち、パッケージ基！１ｌｉ２１０の中央部には、
ペレット４が接合材１１で取付けられており、該ペレッ
ト４の周囲には、いわゆるメタライズ配線（以下、隼に
配線ともいう）１２が配設され、上記ペレット４のポン
ディングパッドとワイヤ６を介して電気的に接続されて
いる。なお、第２図（ａ）ではワイヤ６を省略しである
。上記パッケージ基板１０の裏面には、外Ｂ端子である
ビン１３が取付けみれており、該ピン１３と上記配線１
２とは、パッケージ基板１０に貫通形成されたスルーホ
ール配線１４で電気的に接続されている。また、上記パ
ッケージ基板１０の周縁部には、その断面が略口字状の
キャップ１５がガラス１６で取付けられかつ気密封止さ
れている。
ペレット４が接合材１１で取付けられており、該ペレッ
ト４の周囲には、いわゆるメタライズ配線（以下、隼に
配線ともいう）１２が配設され、上記ペレット４のポン
ディングパッドとワイヤ６を介して電気的に接続されて
いる。なお、第２図（ａ）ではワイヤ６を省略しである
。上記パッケージ基板１０の裏面には、外Ｂ端子である
ビン１３が取付けみれており、該ピン１３と上記配線１
２とは、パッケージ基板１０に貫通形成されたスルーホ
ール配線１４で電気的に接続されている。また、上記パ
ッケージ基板１０の周縁部には、その断面が略口字状の
キャップ１５がガラス１６で取付けられかつ気密封止さ
れている。
本実施例２では、ペレット４の端辺に沿って電源用配線
１７および１８が、上記パッケージ基板１０の表面に被
着形成されている。この電源用配線１７および１８は、
ともにペレット２０四周囲に延長形成されている。
１７および１８が、上記パッケージ基板１０の表面に被
着形成されている。この電源用配線１７および１８は、
ともにペレット２０四周囲に延長形成されている。
このように、本実施例によれば以下の効果を得ることが
できる。
できる。
（１）、取付けられているペレット４の周囲のパッケー
ジ基板１０に、該ペレット４の端辺に沿って電源用配ａ
１７および１８をメタライズ法で形成することにより
、ペレット４が基板１０に取付ニブられている半導体装
置についても、前記実施例１と同様の効果を得ることが
できる。
ジ基板１０に、該ペレット４の端辺に沿って電源用配ａ
１７および１８をメタライズ法で形成することにより
、ペレット４が基板１０に取付ニブられている半導体装
置についても、前記実施例１と同様の効果を得ることが
できる。
（２）電源用配線１７および１８が、ペレット２の四周
囲に亙って延在されているので、ペレット２の如何なる
位置にあるポンディングパッドにつし）でも容易に電＃
！電力を供給することができる。
囲に亙って延在されているので、ペレット２の如何なる
位置にあるポンディングパッドにつし）でも容易に電＃
！電力を供給することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
ので：よなく、その要旨を逸脱しない範囲で種々変更可
能であることは５為うまてもない。
体的に説明したが、本発明は前記実施例に限定されるも
ので：よなく、その要旨を逸脱しない範囲で種々変更可
能であることは５為うまてもない。
たとえば、半導体装置の具体的構造、その形成材料等は
前記実施例に示したものに限るものでないことはいうま
でもない。特に、電源用配線を含む配線（リード）の形
状は、実施例のものに限るず、所期の目的が達成できる
範囲で変更可能であることも同嘩である。
前記実施例に示したものに限るものでないことはいうま
でもない。特に、電源用配線を含む配線（リード）の形
状は、実施例のものに限るず、所期の目的が達成できる
範囲で変更可能であることも同嘩である。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である樹脂封止型半導体装
置とセラミックからなるＰＧＡ型半導体装置とに適用し
た場合について説明したが、これに限定されるものでは
なく、たとえば、半導体ペレットと外部端子との電気的
接続をワイヤを用いて行うものであれば、パッケージの
型式およびその形成材料の如何にかかわらず、全ての半
導体装Ｕに適用して有効な技術である。
をその背景となった利用分野である樹脂封止型半導体装
置とセラミックからなるＰＧＡ型半導体装置とに適用し
た場合について説明したが、これに限定されるものでは
なく、たとえば、半導体ペレットと外部端子との電気的
接続をワイヤを用いて行うものであれば、パッケージの
型式およびその形成材料の如何にかかわらず、全ての半
導体装Ｕに適用して有効な技術である。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、ペレット取付部が明確に存在する場合はペレ
ット取付部の周囲に、その存在が明確でない場合には取
付けみれているペレットの周囲に、電源用配線を上記ペ
レットまたはペレノ）取付部の端辺に沿って延長形成す
ることにより、−本の電源供給用配線からペレットの任
意の位置にある複数のポンディングパッドへ＠Ｌ源を供
給でき、玉だ一本のグランド配線かみペレットの任意の
位置にあるｍＨのポンディングパッドとグランドとを電
気的に接続することができる。したがって、電源用配線
の数を増やすことなく、複数のポンディングパッドに電
源とグランドとを同時に供給でき、電源とグランドの供
給容量の低さに起因するノイズの発生を有効に防止でき
るものである。
ット取付部の周囲に、その存在が明確でない場合には取
付けみれているペレットの周囲に、電源用配線を上記ペ
レットまたはペレノ）取付部の端辺に沿って延長形成す
ることにより、−本の電源供給用配線からペレットの任
意の位置にある複数のポンディングパッドへ＠Ｌ源を供
給でき、玉だ一本のグランド配線かみペレットの任意の
位置にあるｍＨのポンディングパッドとグランドとを電
気的に接続することができる。したがって、電源用配線
の数を増やすことなく、複数のポンディングパッドに電
源とグランドとを同時に供給でき、電源とグランドの供
給容量の低さに起因するノイズの発生を有効に防止でき
るものである。
第１図（ａ）は本発明による実施例１である半導体装置
の内部を示す概略説明図、 第１図（ｂ）は上記半導体装置の概略断面図、第２図（
ａ）は本発明による実施例２である半導４−Ｈ装はの内
部を示す概略説明図、 第２図（１）ｌは上記半導体装置の概略断面図である。 ｌ・・・パッケージ、２・・・タブ、３・・・接着剤、
４・・・半導体ペレット、５・・・リード、６・ ・
・ワイヤ、７．８・・・電源用リード（配線）、９・・
・タブ吊りリード、ｌＯ・・・バ、ケージ基板、１１・
・・接合財、１２・・・メタライズ配線、１３・・・ピ
ン、１４・・・スルーホール配線、１５・・・キャップ
、１６・・・ガラス、１７．１８・・・電源用配線。 第 １ 図 （ａ−） （ト） ／−ハ０−／アーシ′ Ｚ−タ フ゛′ ｄ−へ・し・ｙト
の内部を示す概略説明図、 第１図（ｂ）は上記半導体装置の概略断面図、第２図（
ａ）は本発明による実施例２である半導４−Ｈ装はの内
部を示す概略説明図、 第２図（１）ｌは上記半導体装置の概略断面図である。 ｌ・・・パッケージ、２・・・タブ、３・・・接着剤、
４・・・半導体ペレット、５・・・リード、６・ ・
・ワイヤ、７．８・・・電源用リード（配線）、９・・
・タブ吊りリード、ｌＯ・・・バ、ケージ基板、１１・
・・接合財、１２・・・メタライズ配線、１３・・・ピ
ン、１４・・・スルーホール配線、１５・・・キャップ
、１６・・・ガラス、１７．１８・・・電源用配線。 第 １ 図 （ａ−） （ト） ／−ハ０−／アーシ′ Ｚ−タ フ゛′ ｄ−へ・し・ｙト
Claims (1)
- 【特許請求の範囲】 １、電源用配線が、ペレットまたはペレット取付部の周
囲に、該ペレットまたはペレット取付部の端辺に沿って
延在されてなる半導体装置。 ２、電源用配線が、ペレットまたはペレット取付部の四
周囲に亙って延在されていることを特徴とする特許請求
の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19545286A JPS6352457A (ja) | 1986-08-22 | 1986-08-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19545286A JPS6352457A (ja) | 1986-08-22 | 1986-08-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6352457A true JPS6352457A (ja) | 1988-03-05 |
Family
ID=16341302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19545286A Pending JPS6352457A (ja) | 1986-08-22 | 1986-08-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6352457A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193156A (ja) * | 1987-10-05 | 1989-04-12 | Shinko Electric Ind Co Ltd | 半導体装置用リードフレーム |
| EP0486027A2 (en) * | 1990-11-15 | 1992-05-20 | Kabushiki Kaisha Toshiba | Resin sealed semiconductor device |
| US5276352A (en) * | 1990-11-15 | 1994-01-04 | Kabushiki Kaisha Toshiba | Resin sealed semiconductor device having power source by-pass connecting line |
| US6695003B2 (en) | 2000-10-31 | 2004-02-24 | International Business Machines Corporation | Gas isolation box |
-
1986
- 1986-08-22 JP JP19545286A patent/JPS6352457A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193156A (ja) * | 1987-10-05 | 1989-04-12 | Shinko Electric Ind Co Ltd | 半導体装置用リードフレーム |
| EP0486027A2 (en) * | 1990-11-15 | 1992-05-20 | Kabushiki Kaisha Toshiba | Resin sealed semiconductor device |
| US5276352A (en) * | 1990-11-15 | 1994-01-04 | Kabushiki Kaisha Toshiba | Resin sealed semiconductor device having power source by-pass connecting line |
| US6695003B2 (en) | 2000-10-31 | 2004-02-24 | International Business Machines Corporation | Gas isolation box |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970013236A (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| KR960026505A (ko) | 반도체 장치 및 그 제조방법 | |
| EP0962975A3 (en) | IC chip package with directly connected leads | |
| JPS641269A (en) | Semiconductor device | |
| MY122959A (en) | Stacked microelectronic packages | |
| KR930009036A (ko) | 반전형 IC의 제조방법 및 그것을 사용한 IC모듈(module) | |
| JP2000236040A5 (ja) | ||
| MY123034A (en) | Semiconductor device and method of fabricating the same | |
| JPS6352457A (ja) | 半導体装置 | |
| US3539875A (en) | Hardware envelope with semiconductor mounting arrangements | |
| JP2002359316A5 (ja) | ||
| TW354856B (en) | Semiconductor chip package having combined structure of lead-on-chip leads on chip leads and standard normal leads | |
| CN108847412B (zh) | 基于系统级封装的柔性电子器件 | |
| JPH0521698A (ja) | 半導体装置 | |
| JPH05243474A (ja) | 半導体装置 | |
| CA2017080A1 (en) | Semiconductor device package structure | |
| JPS59161843A (ja) | 半導体装置 | |
| JPS6464347A (en) | Semiconductor integrated circuit | |
| JPH0476211B2 (ja) | ||
| JPH01171251A (ja) | ピングリッドアレーパッケージ | |
| JPS6354736A (ja) | 半導体装置 | |
| JP3260422B2 (ja) | Ｉｃパッケージ | |
| JPH01273343A (ja) | リードフレーム | |
| JPH01293558A (ja) | 半導体装置 | |
| JPS60136346A (ja) | 半導体装置 |