JPH0476211B2 - - Google Patents
Info
- Publication number
- JPH0476211B2 JPH0476211B2 JP59168940A JP16894084A JPH0476211B2 JP H0476211 B2 JPH0476211 B2 JP H0476211B2 JP 59168940 A JP59168940 A JP 59168940A JP 16894084 A JP16894084 A JP 16894084A JP H0476211 B2 JPH0476211 B2 JP H0476211B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- plug
- package
- chip
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 29
- 239000000919 ceramic Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 239000000853 adhesive Substances 0.000 description 13
- 230000001070 adhesive effect Effects 0.000 description 13
- 230000017525 heat dissipation Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Packages (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はコンピユータなどの電子装置のプリン
ト配線板に使用するプラグインパツケージに関す
るもので、特に電源とグランド間に発生するノイ
ズを有効的に吸収するIC搭載用のプラグインパ
ツケージに関するものである。
ト配線板に使用するプラグインパツケージに関す
るもので、特に電源とグランド間に発生するノイ
ズを有効的に吸収するIC搭載用のプラグインパ
ツケージに関するものである。
従来の技術
近年、コンピユータなどの電子装置はますます
高性能、高速度のものが要求されてきており、こ
れに使用される電子回路も高集積化されたICチ
ツプを搭載したプラグインパツケージを高密度に
実装するようになつている。このプラグインパツ
ケージをプリント配線板に実装して使用する場
合、電源とグランド間に発生するノイズを吸収す
ることが必要である。
高性能、高速度のものが要求されてきており、こ
れに使用される電子回路も高集積化されたICチ
ツプを搭載したプラグインパツケージを高密度に
実装するようになつている。このプラグインパツ
ケージをプリント配線板に実装して使用する場
合、電源とグランド間に発生するノイズを吸収す
ることが必要である。
従来、この種のICチツプを搭載するプラグイ
ンパツケージは、第３図に示すようにセラミツク
基板１の上面にICチツプ１０のみを搭載する構
造を有していた。そのために、このプラグインパ
ーケツジをプリント配線板に実装してノイズ吸収
を行なうために、第４図及び第５図に示すような
方法をとつていた。すなわち、プリント配線板１
６上で各プラグインパツケージの周囲にそれぞれ
単体のコンデンサ１５を実装して実現していた。
ンパツケージは、第３図に示すようにセラミツク
基板１の上面にICチツプ１０のみを搭載する構
造を有していた。そのために、このプラグインパ
ーケツジをプリント配線板に実装してノイズ吸収
を行なうために、第４図及び第５図に示すような
方法をとつていた。すなわち、プリント配線板１
６上で各プラグインパツケージの周囲にそれぞれ
単体のコンデンサ１５を実装して実現していた。
このような実装方法では、プリント配線板１６
における実装密度が高められないという欠点があ
り、さらに、第３図に示すような構造のプラグイ
ンパーケツジでは、放熱用のヒートシンクが取り
付けられないため、消費電力の大きいICチツプ
の搭載に対しては、おのずと限界があるという欠
点があつた。
における実装密度が高められないという欠点があ
り、さらに、第３図に示すような構造のプラグイ
ンパーケツジでは、放熱用のヒートシンクが取り
付けられないため、消費電力の大きいICチツプ
の搭載に対しては、おのずと限界があるという欠
点があつた。
発明が解決しようとする問題点
本発明の目的は、上記の欠点すなわち、プリン
ト配線板における実装密度が高められないという
問題点と、放熱用のヒートシンクの取付けが困難
であるという問題点を解決したプラグインパツケ
ージを提供することにある。
ト配線板における実装密度が高められないという
問題点と、放熱用のヒートシンクの取付けが困難
であるという問題点を解決したプラグインパツケ
ージを提供することにある。
問題点を解決するための手段
本発明は上述の問題点を解決するために、セラ
ミツク基板の下面に形成された１個のICチツプ
搭載用の複数個のボンデイングパツドと、ボンデ
イングエリアに隣接して設けられた少なくとも２
個のコンデンサパツドと、これに搭載された少な
くとも１個のコンデンサチツプと、前記複数個の
ボンデイングパツドおよびコンデンサパツドのエ
リアの外側のセラミツク基板の下面に植立された
複数個のリードピンと、前記複数個のボンデイン
グパツドと前記複数個のリードピンとをそれぞれ
接続する接続配線およびヴイアホール配線とから
なり、前記コンデンサパツドのおのおのが前記接
続配線の電源またはグランドラインに接続される
構成を採用するものである。
ミツク基板の下面に形成された１個のICチツプ
搭載用の複数個のボンデイングパツドと、ボンデ
イングエリアに隣接して設けられた少なくとも２
個のコンデンサパツドと、これに搭載された少な
くとも１個のコンデンサチツプと、前記複数個の
ボンデイングパツドおよびコンデンサパツドのエ
リアの外側のセラミツク基板の下面に植立された
複数個のリードピンと、前記複数個のボンデイン
グパツドと前記複数個のリードピンとをそれぞれ
接続する接続配線およびヴイアホール配線とから
なり、前記コンデンサパツドのおのおのが前記接
続配線の電源またはグランドラインに接続される
構成を採用するものである。
作 用
本発明は上述のように構成したので、プラグイ
ンパツケージ内でノイズの吸収が行われ、プリン
ト配線板へ別にコンデンサを実装する必要がな
く、またプラグインパツケージの基板が熱良伝導
体のセラミツク板であるため、その上面にヒート
シンクの取り付けが容易になる作用がある。
ンパツケージ内でノイズの吸収が行われ、プリン
ト配線板へ別にコンデンサを実装する必要がな
く、またプラグインパツケージの基板が熱良伝導
体のセラミツク板であるため、その上面にヒート
シンクの取り付けが容易になる作用がある。
実施例
次に本発明の実施例について図面を参照して説
明する。
明する。
本発明の一実施例を断面図で示す第１図を参照
すると、本発明に係るプラグインパツケージは、
セラミツク基板１と、複数個のボンデイングパツ
ド２と、接続配線３と、複数個のリードピン４
と、ヴイアホール配線５と、両端に電極７をもつ
コンデンサチツプ６と、コンデンサパツド８と、
コンデンサ接着剤９とから構成されている。
すると、本発明に係るプラグインパツケージは、
セラミツク基板１と、複数個のボンデイングパツ
ド２と、接続配線３と、複数個のリードピン４
と、ヴイアホール配線５と、両端に電極７をもつ
コンデンサチツプ６と、コンデンサパツド８と、
コンデンサ接着剤９とから構成されている。
第１図において、セラミツク基板１の下面に
は、ICチツプの端子数に等しい複数個のボンデ
イングパツド２および少なくとも２個のコンデン
サパツド８がボンデイングパツドエリアに隣接し
て形成されており、ボンデイングパツド２の各々
には複数個の接続配線３の各々がつながれてお
り、さらに接続配線３の個々は、セラミツク基板
１内に形成されたヴイアホール配線５の各々を経
由して、リードピン４に接続されている。ボンデ
イングパツドエリアに隣接して形成されている２
個のコンデンサパツド８は、ボンデイングパツド
２とヴイアホール配線５とを接続した電源及びグ
ランドのラインにそれぞれ接続され、かつ、コン
デンサチツプ６のコンデンサ電極７がコンデンサ
接着剤９、すなわち半田あるいは導電性接着剤等
により固着接続されている。
は、ICチツプの端子数に等しい複数個のボンデ
イングパツド２および少なくとも２個のコンデン
サパツド８がボンデイングパツドエリアに隣接し
て形成されており、ボンデイングパツド２の各々
には複数個の接続配線３の各々がつながれてお
り、さらに接続配線３の個々は、セラミツク基板
１内に形成されたヴイアホール配線５の各々を経
由して、リードピン４に接続されている。ボンデ
イングパツドエリアに隣接して形成されている２
個のコンデンサパツド８は、ボンデイングパツド
２とヴイアホール配線５とを接続した電源及びグ
ランドのラインにそれぞれ接続され、かつ、コン
デンサチツプ６のコンデンサ電極７がコンデンサ
接着剤９、すなわち半田あるいは導電性接着剤等
により固着接続されている。
第２図は本発明のプラグインパツケージにIC
チツプ１０を搭載して、ICチツプ１０の保護を
するためのキヤツプ１３と、ICチツプ搭載対向
面には放熱用ヒートシンク１９とを取り付けた状
態を示す断面図であり、１１はボンデイングワイ
ヤ、１２はICチツプ接着剤、１４はキヤツプ接
着剤、２０はヒートシンク接着剤である。ICチ
ツプ接着剤１２およびヒートシンク接着剤２０と
も良好な熱伝導特性材料から成るもので、一般的
にはエポキシ系樹脂接着剤により形成される場合
が多い。
チツプ１０を搭載して、ICチツプ１０の保護を
するためのキヤツプ１３と、ICチツプ搭載対向
面には放熱用ヒートシンク１９とを取り付けた状
態を示す断面図であり、１１はボンデイングワイ
ヤ、１２はICチツプ接着剤、１４はキヤツプ接
着剤、２０はヒートシンク接着剤である。ICチ
ツプ接着剤１２およびヒートシンク接着剤２０と
も良好な熱伝導特性材料から成るもので、一般的
にはエポキシ系樹脂接着剤により形成される場合
が多い。
以上に述べた本発明に係るプラグインパツケー
ジは、従来のプラグインパツケージと外形寸法を
同サイズでしかもICチツプ１０に隣接してコン
デンサチツプ６を配置できるので、プリント配線
板あるいはボードにおける配線領域の拡大と配線
の高密度が可能となり、電気的に優れたより効果
的なノイズ吸収が実現できる。さらに、ICチツ
プ実装対向面に放熱用シートシンクが搭載できる
ので放熱特性にも優れたプラグインパツケージが
可能となる。
ジは、従来のプラグインパツケージと外形寸法を
同サイズでしかもICチツプ１０に隣接してコン
デンサチツプ６を配置できるので、プリント配線
板あるいはボードにおける配線領域の拡大と配線
の高密度が可能となり、電気的に優れたより効果
的なノイズ吸収が実現できる。さらに、ICチツ
プ実装対向面に放熱用シートシンクが搭載できる
ので放熱特性にも優れたプラグインパツケージが
可能となる。
発明の効果
以上に説明したように、本発明によれば、セラ
ミツク基板の下面にボンデイングパツドを備え、
これに隣接してコンデンサチツプを搭載する構成
することにより、第１にプリント配線板あるいは
ボードにおける配線領域の拡大と、配線ならびに
搭載部品の高密度化が実現でき、第２の電源及び
グラングラインのノイズを有効的に吸収できると
いう効果がある。さらには、ヒートシンクが取り
付けられるので、発熱量の大きい超高集積ICチ
ツプを実装できるという効果がある。
ミツク基板の下面にボンデイングパツドを備え、
これに隣接してコンデンサチツプを搭載する構成
することにより、第１にプリント配線板あるいは
ボードにおける配線領域の拡大と、配線ならびに
搭載部品の高密度化が実現でき、第２の電源及び
グラングラインのノイズを有効的に吸収できると
いう効果がある。さらには、ヒートシンクが取り
付けられるので、発熱量の大きい超高集積ICチ
ツプを実装できるという効果がある。
第１図は本発明実施例のプラグインパツケージ
の断面図、第２図は第１図のプラグインパツケー
ジにICチツプを搭載して保護用キヤツプを実装
した状態を示す断面図、第３図は従来のプラグイ
ンパツケージの１例の断面図、第４図はプリント
配線板に第３図の従来のプラグインパツケージと
コンデンサを実装した状態を示す断面図、第５図
はその全体を示す斜視図である。 １……セラミツク基板、２……ボンデイングパ
ツド、３……接続配線、４……リードピン、５…
…ヴイアホール配線、６……コンデンサチツプ、
７……コンデンサ電極、８……コンデンサパツ
ド、９……コンデンサ接着剤、１０……ICチツ
プ、１１……ボンデイングワイヤ、１２……IC
チツプ接着剤、１３……保護用キヤツプ、１４…
…キヤツプ接着剤、１５……コンデンサ、１６…
…プリント配線板、１７……プリント接続配線、
１８……スルホール、１９……ヒートシンク、２
０……ヒートシンク接着剤。
の断面図、第２図は第１図のプラグインパツケー
ジにICチツプを搭載して保護用キヤツプを実装
した状態を示す断面図、第３図は従来のプラグイ
ンパツケージの１例の断面図、第４図はプリント
配線板に第３図の従来のプラグインパツケージと
コンデンサを実装した状態を示す断面図、第５図
はその全体を示す斜視図である。 １……セラミツク基板、２……ボンデイングパ
ツド、３……接続配線、４……リードピン、５…
…ヴイアホール配線、６……コンデンサチツプ、
７……コンデンサ電極、８……コンデンサパツ
ド、９……コンデンサ接着剤、１０……ICチツ
プ、１１……ボンデイングワイヤ、１２……IC
チツプ接着剤、１３……保護用キヤツプ、１４…
…キヤツプ接着剤、１５……コンデンサ、１６…
…プリント配線板、１７……プリント接続配線、
１８……スルホール、１９……ヒートシンク、２
０……ヒートシンク接着剤。
Claims (1)
- １ セラミツク基板と、１個のIC搭載用の複数
個のボンデイングパツドと、複数個のリードピン
と、前記複数個のボンデイングパツドと前記複数
個のリードピンとを接続する接続配線およびヴイ
アホール配線とからなるプラグインパツケージに
おいて、前記複数個のボンデイングパツドと前記
複数個のリードビンとを前記セラミツク基板の下
面に備え、かつ前記ボンデイングパツドエリアに
隣接して少なくとも２個のコンデンサパツドと、
これに搭載される少なくとも１個のコンデンサチ
ツプとを備え、前記コンデンサパツドのおのおの
が前記接続配線の電源またはグランドラインに接
続されるとともに前記少なくとも１個のコンデン
サチツプの電極に固着接続され、更に前記複数個
のリードピンが前記ボンデイングパツドエリアお
よび前記コンデンサパツドエリアの外側に植立さ
れていることを特徴とするプラグインパツケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16894084A JPS6147689A (ja) | 1984-08-13 | 1984-08-13 | プラグインパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16894084A JPS6147689A (ja) | 1984-08-13 | 1984-08-13 | プラグインパツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6147689A JPS6147689A (ja) | 1986-03-08 |
| JPH0476211B2 true JPH0476211B2 (ja) | 1992-12-03 |
Family
ID=15877360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16894084A Granted JPS6147689A (ja) | 1984-08-13 | 1984-08-13 | プラグインパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6147689A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8940265B2 (en) | 2009-02-17 | 2015-01-27 | Mcalister Technologies, Llc | Sustainable economic development through integrated production of renewable energy, materials resources, and nutrient regimes |
| US9097152B2 (en) | 2009-02-17 | 2015-08-04 | Mcalister Technologies, Llc | Energy system for dwelling support |
| US9231267B2 (en) | 2009-02-17 | 2016-01-05 | Mcalister Technologies, Llc | Systems and methods for sustainable economic development through integrated full spectrum production of renewable energy |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2621173B1 (fr) * | 1987-09-29 | 1989-12-08 | Bull Sa | Boitier pour circuit integre de haute densite |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5864095A (ja) * | 1981-10-14 | 1983-04-16 | 日本電気株式会社 | 接続用ピン付多層配線基板 |
| JPS5954248A (ja) * | 1982-09-22 | 1984-03-29 | Fujitsu Ltd | 半導体装置 |
-
1984
- 1984-08-13 JP JP16894084A patent/JPS6147689A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5864095A (ja) * | 1981-10-14 | 1983-04-16 | 日本電気株式会社 | 接続用ピン付多層配線基板 |
| JPS5954248A (ja) * | 1982-09-22 | 1984-03-29 | Fujitsu Ltd | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8940265B2 (en) | 2009-02-17 | 2015-01-27 | Mcalister Technologies, Llc | Sustainable economic development through integrated production of renewable energy, materials resources, and nutrient regimes |
| US9097152B2 (en) | 2009-02-17 | 2015-08-04 | Mcalister Technologies, Llc | Energy system for dwelling support |
| US9231267B2 (en) | 2009-02-17 | 2016-01-05 | Mcalister Technologies, Llc | Systems and methods for sustainable economic development through integrated full spectrum production of renewable energy |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6147689A (ja) | 1986-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6774473B1 (en) | Semiconductor chip module | |
| US5825628A (en) | Electronic package with enhanced pad design | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| KR100574727B1 (ko) | 반도체 장치 | |
| US6900529B2 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
| US5646828A (en) | Thin packaging of multi-chip modules with enhanced thermal/power management | |
| US5710459A (en) | Integrated circuit package provided with multiple heat-conducting paths for enhancing heat dissipation and wrapping around cap for improving integrity and reliability | |
| US6054759A (en) | Semiconductor chip and package with heat dissipation | |
| US5869889A (en) | Thin power tape ball grid array package | |
| KR970013236A (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| KR950030321A (ko) | 반도체장치 및 그 제조방법 및 기판 | |
| MY137608A (en) | Structure of a thermally and electrically enhanced plastic pin grid array (ppga) package for high performance devices with wire bond interconnect | |
| EP0587294B1 (en) | Semiconductor package | |
| JPS616846A (ja) | コンデンサ付プラグインパツケ−ジ | |
| JP4020795B2 (ja) | 半導体装置 | |
| JPH0476211B2 (ja) | ||
| JP3764214B2 (ja) | プリント回路基板およびこれを備えた電子機器 | |
| JP2002359316A5 (ja) | ||
| US6137174A (en) | Hybrid ASIC/memory module package | |
| US20020050378A1 (en) | Double-layered multiple chip module package | |
| KR100276858B1 (ko) | 향상된패드설계를갖는전자패키지 | |
| JPS6127667A (ja) | 半導体装置 | |
| KR100353224B1 (ko) | 반도체 칩 모듈 | |
| JPS634708B2 (ja) | ||
| KR970077563A (ko) | 적층칩 볼 그리드 어레이 |