JPS634708B2 - - Google Patents
Info
- Publication number
- JPS634708B2 JPS634708B2 JP56088968A JP8896881A JPS634708B2 JP S634708 B2 JPS634708 B2 JP S634708B2 JP 56088968 A JP56088968 A JP 56088968A JP 8896881 A JP8896881 A JP 8896881A JP S634708 B2 JPS634708 B2 JP S634708B2
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- substrate
- board
- lead
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
本発明は高集積度論理LSI等を高密度多層配線
基板に実装する際に使用するチツプキヤリヤに関
するものである。
基板に実装する際に使用するチツプキヤリヤに関
するものである。
近年、電子計算機の発達により、高速演算回路
に要求される演算速度の向上及び高密度化の要請
が増大している。高速演算が要求される多層配線
基板において、信号線幅の微細化、信号線間隔の
微細化、信号線―電源パターン間の電気容量の低
下を実現する事が必要である。
に要求される演算速度の向上及び高密度化の要請
が増大している。高速演算が要求される多層配線
基板において、信号線幅の微細化、信号線間隔の
微細化、信号線―電源パターン間の電気容量の低
下を実現する事が必要である。
当該多層配線基板の絶縁層に、信号線幅の微細
化、信号線間隔の微細化、信号線―電源パターン
間の電気容量の低下の目的で有機樹脂を使用する
場合、従来の多層配線基板上にICをじかに実装
する方法では、有機樹脂の持つ熱伝導性の悪さに
より、IC駆動時に発する発熱を充分放散する事
が出来ないという問題がある。
化、信号線間隔の微細化、信号線―電源パターン
間の電気容量の低下の目的で有機樹脂を使用する
場合、従来の多層配線基板上にICをじかに実装
する方法では、有機樹脂の持つ熱伝導性の悪さに
より、IC駆動時に発する発熱を充分放散する事
が出来ないという問題がある。
この一つの解決策としてチツプキヤリヤを使用
する方法があるが、従来のチツプキヤリヤは、多
層配線基板へ四隅に一列に配されたはんだボンデ
イングパツド又はリードではんだ付けする為に、
チツプキヤリヤの占める面積が大きくなり、IC
の実装密度を低くする問題がある。
する方法があるが、従来のチツプキヤリヤは、多
層配線基板へ四隅に一列に配されたはんだボンデ
イングパツド又はリードではんだ付けする為に、
チツプキヤリヤの占める面積が大きくなり、IC
の実装密度を低くする問題がある。
また、当該多層配線基板の絶縁層として無機物
を厚膜スクリーン印刷法で形成する場合には、信
号線幅の微細化、信号線間隔の微細化、信号線―
電源パターン間の電気容量の低下を達成出来ない
欠点がある。
を厚膜スクリーン印刷法で形成する場合には、信
号線幅の微細化、信号線間隔の微細化、信号線―
電源パターン間の電気容量の低下を達成出来ない
欠点がある。
本発明は従来の上記諸欠点を解消する為になさ
れたものである。従つて本発明の目的は、上述の
チツプキヤリアヤの大きさを小さくできる構造に
して多層配線基板上に高密度でチツプキヤリヤ実
装、つまり、IC実装が出来る様にし、IC駆動時
の発熱はIC裏面が直接ダイボンデイングされた
放熱体付きチツプキヤリヤキヤツプを通して熱放
散出来る様に改良した新規なチツプキヤリヤ構造
を提供する事にある。
れたものである。従つて本発明の目的は、上述の
チツプキヤリアヤの大きさを小さくできる構造に
して多層配線基板上に高密度でチツプキヤリヤ実
装、つまり、IC実装が出来る様にし、IC駆動時
の発熱はIC裏面が直接ダイボンデイングされた
放熱体付きチツプキヤリヤキヤツプを通して熱放
散出来る様に改良した新規なチツプキヤリヤ構造
を提供する事にある。
本発明の上記目的は、基板と、該基板の裏面に
格子状に配設されたはんだボンデイング用第１パ
ツドと、前記基板の表面の四隅に各々一列に配設
されたICリードボンデイング用第２パツドと、
前記第１及び第２パツドを一層又は多層でつなぐ
配線と、前記基板のICリードボンデイング用前
記第２パツドにICリード付けされる事によつて
基板に対してフエースダウンで搭載されたICと、
前記基板に装着され且つ内側に前記ICがダイボ
ンデイングされておりしかも外側に放熱体を有し
前記ICを覆う形状を持つギヤツプとを具備する
ことを特徴としたチツプキヤリヤ構造、によつて
達成される。
格子状に配設されたはんだボンデイング用第１パ
ツドと、前記基板の表面の四隅に各々一列に配設
されたICリードボンデイング用第２パツドと、
前記第１及び第２パツドを一層又は多層でつなぐ
配線と、前記基板のICリードボンデイング用前
記第２パツドにICリード付けされる事によつて
基板に対してフエースダウンで搭載されたICと、
前記基板に装着され且つ内側に前記ICがダイボ
ンデイングされておりしかも外側に放熱体を有し
前記ICを覆う形状を持つギヤツプとを具備する
ことを特徴としたチツプキヤリヤ構造、によつて
達成される。
次に本発明をの良好な一実施例について図面を
参照して詳細に説明する。
参照して詳細に説明する。
第１図〜第３図は本発明の第１の実施例を示
し、そのうち、第１図は本発明に係るチツプキヤ
リヤ構造体の断面図、第２図は本発明に係るチツ
プキヤリヤ基板を表面から見た一部断面斜視図、
第３図は本発明に係るチツプキヤリヤ基板を裏面
からみた一部断面斜視図である。
し、そのうち、第１図は本発明に係るチツプキヤ
リヤ構造体の断面図、第２図は本発明に係るチツ
プキヤリヤ基板を表面から見た一部断面斜視図、
第３図は本発明に係るチツプキヤリヤ基板を裏面
からみた一部断面斜視図である。
第１図〜第３図において、参照番号１は例えば
アルミナにより形成されたチツプキヤリヤ多層基
板を示し、該基板１の裏面にははんでボンデイン
グ用第１パツド２が格子状に配設され、表面の四
隅にはICリードボンデイング用第２パツド３が
それぞれ一列に配設されている。チツプキヤリア
ヤ基板裏面に格子状に配設された多層配線基板１
５（第７図参照）へのはんだボンデイング用第１
パツド２は配線４によつて該チツプキヤリヤ基板
表面のICリードボンデイング用第２パツド３に
接続されている。IC６のICリード７はチツプキ
ヤリヤ基板１のリードボンデイング用第２パツド
３にリードボンデイングされている。IC６はチ
ツプキヤリヤ基板１に対してフエースダウンで搭
載されており、IC６の裏面はキヤツプ９の内側
にはんだ８によりダイボンデイングされている。
該キヤツプ９は、外側に放熱体を有しており、チ
ツプキヤリヤ基板１の端面に形成されたキヤツプ
取り付け用導体５にはんだ１０によりはんだ付け
されている。また、IC６の表面は基板の表面中
央に設けられた有機樹脂絶縁層１２に接してい
る。該有機樹脂絶縁層はIC６、ICリード７等を
物理的に保護するものである。
アルミナにより形成されたチツプキヤリヤ多層基
板を示し、該基板１の裏面にははんでボンデイン
グ用第１パツド２が格子状に配設され、表面の四
隅にはICリードボンデイング用第２パツド３が
それぞれ一列に配設されている。チツプキヤリア
ヤ基板裏面に格子状に配設された多層配線基板１
５（第７図参照）へのはんだボンデイング用第１
パツド２は配線４によつて該チツプキヤリヤ基板
表面のICリードボンデイング用第２パツド３に
接続されている。IC６のICリード７はチツプキ
ヤリヤ基板１のリードボンデイング用第２パツド
３にリードボンデイングされている。IC６はチ
ツプキヤリヤ基板１に対してフエースダウンで搭
載されており、IC６の裏面はキヤツプ９の内側
にはんだ８によりダイボンデイングされている。
該キヤツプ９は、外側に放熱体を有しており、チ
ツプキヤリヤ基板１の端面に形成されたキヤツプ
取り付け用導体５にはんだ１０によりはんだ付け
されている。また、IC６の表面は基板の表面中
央に設けられた有機樹脂絶縁層１２に接してい
る。該有機樹脂絶縁層はIC６、ICリード７等を
物理的に保護するものである。
第４図〜第６図は本発明の第２の実施例を示
し、そのうち、第４図は本発明に係るチツプキヤ
リヤ構造体の断面図、第５図は本発明のチツプキ
ヤリヤ基板を表面から見た一部断面斜視図、第６
図は本発明のチツプキヤリヤ基板を裏面から見た
一部断面斜視図である。
し、そのうち、第４図は本発明に係るチツプキヤ
リヤ構造体の断面図、第５図は本発明のチツプキ
ヤリヤ基板を表面から見た一部断面斜視図、第６
図は本発明のチツプキヤリヤ基板を裏面から見た
一部断面斜視図である。
第４図〜第６図において、チツプキヤリヤ基板
１の裏面に格子状に配設された多層配線基板１５
（第７図参照）へのはんだボンデイング用第１パ
ツド２は、配線４によつて該チツプキヤリヤ基板
表面のICボンデイング用第２パツド３に接続さ
れている。IC６のICリード７は該チツプキヤリ
ヤ基板のリードボンデイング用第２パツド３にリ
ードボンデイングされている。IC６は該チツプ
キヤリヤ基板１に対してフエースダウンで搭載さ
れており、IC６の裏面はキヤツプ９の内側には
んだ８によりダイボンデイングされている。該キ
ヤツプ９は外側に放熱体を有しており、チツプキ
ヤリヤ基板１の端面に形成されたキヤツプ取り付
け用導体５にはんだ１０によりはんだ付けされて
いる。
１の裏面に格子状に配設された多層配線基板１５
（第７図参照）へのはんだボンデイング用第１パ
ツド２は、配線４によつて該チツプキヤリヤ基板
表面のICボンデイング用第２パツド３に接続さ
れている。IC６のICリード７は該チツプキヤリ
ヤ基板のリードボンデイング用第２パツド３にリ
ードボンデイングされている。IC６は該チツプ
キヤリヤ基板１に対してフエースダウンで搭載さ
れており、IC６の裏面はキヤツプ９の内側には
んだ８によりダイボンデイングされている。該キ
ヤツプ９は外側に放熱体を有しており、チツプキ
ヤリヤ基板１の端面に形成されたキヤツプ取り付
け用導体５にはんだ１０によりはんだ付けされて
いる。
第７図は本発明の第１、第２の実施例によるチ
ツプキヤリヤ構造体１３，１４を多層配線基板１
５に実装したLSIパツケージの断面図である。
ツプキヤリヤ構造体１３，１４を多層配線基板１
５に実装したLSIパツケージの断面図である。
本発明には、以上説明した様に、チツプキヤリ
ヤ基板表面の四隅に配設されたICリードボンデ
イングパツドを基板内層の配線を通してチツプキ
ヤリヤ基板表面の格子状に配した多層配線基板へ
のはんだボンデイング用パツドにつなぐ事によつ
て、チツプキヤリヤの大きさを小さく出来るとい
う効果がある。
ヤ基板表面の四隅に配設されたICリードボンデ
イングパツドを基板内層の配線を通してチツプキ
ヤリヤ基板表面の格子状に配した多層配線基板へ
のはんだボンデイング用パツドにつなぐ事によつ
て、チツプキヤリヤの大きさを小さく出来るとい
う効果がある。
また、特に、IC裏面は放熱体を有するチツプ
キヤリアヤキヤツプに直接ダイボンデイングされ
ている為に、ICからの発熱を低熱抵抗で放散で
きるという大きな効果が発生する。
キヤリアヤキヤツプに直接ダイボンデイングされ
ている為に、ICからの発熱を低熱抵抗で放散で
きるという大きな効果が発生する。
第１図〜第３図は本発明の第１の実施例を示
し、そのうち、第１図はチツプキヤリヤ構造体の
断面図、第２図はチツプキヤリヤ基板を表面から
見た斜視図、第３図はチツプキヤリヤ基板を裏面
から見た斜視図、第４図〜第６図は本発明の第２
の実施例を示し、そのうち、第４図はチツプキヤ
リヤ構造体の断面図、第５図はチツプキヤリヤ基
板を表面から見た斜視図、第６図はチツプキヤリ
ヤ基板を裏面から見た斜視図、第７図はチツプキ
ヤリヤ構造体を多層配線基板に実装したLSIパツ
ケージの断面図である。 １……アルミナ基板、２……格子状はんだボン
デイング用第１パツド、３……ICリードボンデ
イング用第２パツド、４……第１、第２パツドを
つなぐ配線、５……キヤツプ取り付け用導体、６
……IC、７……ICリード、８……ICダイボンデ
イング用はんだ、９……放熱体付きキヤツプ、１
０……キヤツプ取り付け用導体とキヤツプとの接
続用はんだ、１１……はんだボンデイング用第１
パツド上のはんだ、１２……有機樹脂絶縁層、１
３……本発明の第１の実施例のチツプキヤリヤ構
造体、１４……本発明の第２の実施例のチツプキ
ヤリヤ構造体、１５……多層配線基板、１６……
外部端子用ピン。
し、そのうち、第１図はチツプキヤリヤ構造体の
断面図、第２図はチツプキヤリヤ基板を表面から
見た斜視図、第３図はチツプキヤリヤ基板を裏面
から見た斜視図、第４図〜第６図は本発明の第２
の実施例を示し、そのうち、第４図はチツプキヤ
リヤ構造体の断面図、第５図はチツプキヤリヤ基
板を表面から見た斜視図、第６図はチツプキヤリ
ヤ基板を裏面から見た斜視図、第７図はチツプキ
ヤリヤ構造体を多層配線基板に実装したLSIパツ
ケージの断面図である。 １……アルミナ基板、２……格子状はんだボン
デイング用第１パツド、３……ICリードボンデ
イング用第２パツド、４……第１、第２パツドを
つなぐ配線、５……キヤツプ取り付け用導体、６
……IC、７……ICリード、８……ICダイボンデ
イング用はんだ、９……放熱体付きキヤツプ、１
０……キヤツプ取り付け用導体とキヤツプとの接
続用はんだ、１１……はんだボンデイング用第１
パツド上のはんだ、１２……有機樹脂絶縁層、１
３……本発明の第１の実施例のチツプキヤリヤ構
造体、１４……本発明の第２の実施例のチツプキ
ヤリヤ構造体、１５……多層配線基板、１６……
外部端子用ピン。
Claims (1)
- 【特許請求の範囲】 １ 基板と、該基板の裏面に格子状に配設された
はんだボンデイング用第１パツドと、前記基板の
表面の四隅に各々一列に配設されたICリードボ
ンデイング用第２パツドと、前記第１及び第２パ
ツドを一層又は多層でつなぐ配線と、前記基板の
ICリードボンデイング用前記第２パツドにICリ
ード付けされる事によつて基板に対してフエース
ダウンで搭載されたICと、前記基板に装着され
且つ内側に前記ICがダイボンデイングされてお
りしかも外側に放熱体を有し前記ICを覆う形状
を持つキヤツプとを具備することを特徴としたチ
ツプキヤリヤ構造。 ２ 前記基板と前記ICとの間に有機樹脂絶縁層
を設けたことを更に特徴とする特許請求の範囲第
１項記載のチツプキヤリヤ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8896881A JPS57204154A (en) | 1981-06-09 | 1981-06-09 | Structure of chip carrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8896881A JPS57204154A (en) | 1981-06-09 | 1981-06-09 | Structure of chip carrier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57204154A JPS57204154A (en) | 1982-12-14 |
| JPS634708B2 true JPS634708B2 (ja) | 1988-01-30 |
Family
ID=13957607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8896881A Granted JPS57204154A (en) | 1981-06-09 | 1981-06-09 | Structure of chip carrier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57204154A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59125642A (ja) * | 1983-01-05 | 1984-07-20 | Nec Corp | リ−ドレスチツプキヤリア |
| JPS59125641A (ja) * | 1983-01-05 | 1984-07-20 | Nec Corp | リ−ドレスチツプキヤリア |
| JPS629640A (ja) * | 1985-07-08 | 1987-01-17 | Nec Corp | 半導体部品の実装構造 |
| JP2826049B2 (ja) * | 1992-11-18 | 1998-11-18 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4092697A (en) * | 1976-12-06 | 1978-05-30 | International Business Machines Corporation | Heat transfer mechanism for integrated circuit package |
| JPS55176571U (ja) * | 1979-06-05 | 1980-12-18 |
-
1981
- 1981-06-09 JP JP8896881A patent/JPS57204154A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57204154A (en) | 1982-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6876069B2 (en) | Ground plane for exposed package | |
| US6528882B2 (en) | Thermal enhanced ball grid array package | |
| KR0163871B1 (ko) | 하부에 히트 싱크가 부착된 솔더 볼 어레이 패키지 | |
| US5471366A (en) | Multi-chip module having an improved heat dissipation efficiency | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| JP2894071B2 (ja) | 半導体装置 | |
| US6054759A (en) | Semiconductor chip and package with heat dissipation | |
| JPH0642525B2 (ja) | 多チツプチツプキヤリア及び製造方法 | |
| JP2882116B2 (ja) | ヒートシンク付パッケージ | |
| JPH03286590A (ja) | セラミック配線基板 | |
| JP3764214B2 (ja) | プリント回路基板およびこれを備えた電子機器 | |
| JPS634708B2 (ja) | ||
| JPH02276264A (ja) | ヒートシンク付セラミックパッケージ | |
| JP2861322B2 (ja) | フィルムキャリァ実装構造体 | |
| JPS6250981B2 (ja) | ||
| JPH06204355A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP2841945B2 (ja) | 半導体装置 | |
| JP2718203B2 (ja) | ヒートシンク付セラミックパッケージ | |
| JP2961976B2 (ja) | ヒートシンク付半導体パッケージ | |
| JPH0476211B2 (ja) | ||
| JPH04269855A (ja) | ヒートシンク付半導体パッケージ | |
| JPH10321670A (ja) | 半導体装置 | |
| JPH04267547A (ja) | ヒートシンク付半導体パッケージ | |
| JP3460930B2 (ja) | 電子回路パッケージ | |
| JPS634695A (ja) | 多層プリント配線基板 |