JPS634695A - 多層プリント配線基板 - Google Patents
多層プリント配線基板Info
- Publication number
- JPS634695A JPS634695A JP61146918A JP14691886A JPS634695A JP S634695 A JPS634695 A JP S634695A JP 61146918 A JP61146918 A JP 61146918A JP 14691886 A JP14691886 A JP 14691886A JP S634695 A JPS634695 A JP S634695A
- Authority
- JP
- Japan
- Prior art keywords
- board
- pattern
- present
- solder
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 230000017525 heat dissipation Effects 0.000 claims description 7
- 230000005855 radiation Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims 4
- 238000005553 drilling Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリント配線基板に関し、特に、放熱特性を向
上させノイズを低減した多層プリント配線基板に関する
。
上させノイズを低減した多層プリント配線基板に関する
。
従来のプリント配線基板にあっては、信号配線および電
源配縁の設置のみが考慮されており、当該基板に実装す
る半導体集積回路装置から発せられる熱の放熱や信号溶
量のノイズ対策には余り考慮がはられていない。
源配縁の設置のみが考慮されており、当該基板に実装す
る半導体集積回路装置から発せられる熱の放熱や信号溶
量のノイズ対策には余り考慮がはられていない。
しかし、プリント配線基板にあってはその放熱特性の向
上や当該基板内のノイズの低減は重要な問題である。
上や当該基板内のノイズの低減は重要な問題である。
なお、プリント配線基板について述べた文献の例として
は、(株)工業調査会1980年1月15日発行rIC
化冥装技術J plo〜11およびp62〜66、(株
)工業調査会発行「電子材料」1983年10月号、同
1984年10月号があげられる。
は、(株)工業調査会1980年1月15日発行rIC
化冥装技術J plo〜11およびp62〜66、(株
)工業調査会発行「電子材料」1983年10月号、同
1984年10月号があげられる。
本発明は放熱効率が良く、ノイズを低減したプリント配
意基板を提供することを目的とする。
意基板を提供することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかKなるであ
ろう。
本明細書の記述および添付図面からあきらかKなるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、本発明では多層構造のプリント配線基板にお
いて、配線層の信号線および電源線の各パターン以外の
領域にも、グランド(GND)パターンをつけておいて
、これを、放熱フィンを取付けた半田(当該基板のスル
ーホールに埋込しである)と接続するようにする。
いて、配線層の信号線および電源線の各パターン以外の
領域にも、グランド(GND)パターンをつけておいて
、これを、放熱フィンを取付けた半田(当該基板のスル
ーホールに埋込しである)と接続するようにする。
これにより、当該基板上に実装した半導体集積回路装置
(半導体パッケージ)とGNDパターンとを導通するこ
とにより、当該パッケージから発せられた熱は当該GN
Dパターンを通って放熱フィンから放熱され、また、信
号線間にはGNDパターンカ介在し、該GNDパターン
によりシール(ρ゛遂れるので、当該基板内におけるノ
イズが低減゛きれる。
(半導体パッケージ)とGNDパターンとを導通するこ
とにより、当該パッケージから発せられた熱は当該GN
Dパターンを通って放熱フィンから放熱され、また、信
号線間にはGNDパターンカ介在し、該GNDパターン
によりシール(ρ゛遂れるので、当該基板内におけるノ
イズが低減゛きれる。
次に、本発明を図面に示す実施例に基づいて説明する。
第1図は本発明の詳細な説明する一部を断面で示す説明
図で、@2図は本発明σ)プリント配意基板にSける内
部配線のパターンの説明図である。
図で、@2図は本発明σ)プリント配意基板にSける内
部配線のパターンの説明図である。
第1図にて、1は基板本体、2は信号線(パターン)、
3はGNDパターン、4はスルーホールに埋込みされた
半田、5は放熱フィン、6は半導体パッケージである。
3はGNDパターン、4はスルーホールに埋込みされた
半田、5は放熱フィン、6は半導体パッケージである。
同図に示すように、基板本体1の内部には多層構造に内
部配線が形成されており、GNDパターン3の端部は半
田4に接続されている。、該半田4の上部に連設されか
つM、版本体lの表面には放熱フィン5が取付けられ、
当該半田4の下部はGND7に接地されている。ここで
は、電源配線が図示されているが、同様に基板本体1の
内部に形成されている。
部配線が形成されており、GNDパターン3の端部は半
田4に接続されている。、該半田4の上部に連設されか
つM、版本体lの表面には放熱フィン5が取付けられ、
当該半田4の下部はGND7に接地されている。ここで
は、電源配線が図示されているが、同様に基板本体1の
内部に形成されている。
第2図に内部配置のパターンを示すように、GNDパタ
ーン3は、信号組(パターン)2JPここでは図示が省
略されているが電源線(パターン)の領域以外に、別個
に形成し、それぞれのGNDパターン3を上述のように
半田4に接続し、GND7に接地する。
ーン3は、信号組(パターン)2JPここでは図示が省
略されているが電源線(パターン)の領域以外に、別個
に形成し、それぞれのGNDパターン3を上述のように
半田4に接続し、GND7に接地する。
第2図に示すように、各信号線(パターン)2゜2はG
NDパターン3.3によりシールドされる。
NDパターン3.3によりシールドされる。
基板本体1上に1例えばプラグイン笑装万式により実装
された半導体パッケージ6は、ここではその図示が省略
されているが、当該GNDパターン3.3と導通かとら
れている。
された半導体パッケージ6は、ここではその図示が省略
されているが、当該GNDパターン3.3と導通かとら
れている。
半田4の形成は、当該基板本体IK貫通孔(スルーホー
ル)を設け、該スルーホール内に、半田デイラフ”など
の方法により半田を埋設するようにして形成する。
ル)を設け、該スルーホール内に、半田デイラフ”など
の方法により半田を埋設するようにして形成する。
スルーホールは、多層配線を形成する際の各l−におけ
る配線を結ぶためのスルーホールを利用すればよいが、
当該半田4の形成は、これら配線の導通と別個に行なう
。
る配線を結ぶためのスルーホールを利用すればよいが、
当該半田4の形成は、これら配線の導通と別個に行なう
。
第3図は本発明を適用したプリント配線基板を一部断面
で示す斜視図で、同図にて、第1図および第2図と共通
する符号は同一の機能な示す。なお、第3図にて、8は
電源線パター/、9は上下層の導通のためのスルーホー
ルを示す。
で示す斜視図で、同図にて、第1図および第2図と共通
する符号は同一の機能な示す。なお、第3図にて、8は
電源線パター/、9は上下層の導通のためのスルーホー
ルを示す。
本発明によれば半導体パッケージ6から発せられた熱は
GNDパターン3を通して放熱フィンから放熱すること
かでき、当該パッケージ6などの実装装置の放熱効率を
向上させることができ、また、信号線2はGNDパター
ン3によってシールドされるためノイズを低減すること
ができた。
GNDパターン3を通して放熱フィンから放熱すること
かでき、当該パッケージ6などの実装装置の放熱効率を
向上させることができ、また、信号線2はGNDパター
ン3によってシールドされるためノイズを低減すること
ができた。
以上本発明者によ−てなされた発明な実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
本発明におけるプリント配線基板は、銅張f#層板など
各種のものが使用され、ガラスエポキシ基板やポリイミ
ド系フレキシブル基板など各種のものを使用できる。
各種のものが使用され、ガラスエポキシ基板やポリイミ
ド系フレキシブル基板など各種のものを使用できる。
本iにおいて開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
本発明によれば放熱効率がよくノイズを低減したプリン
ト配線基板が得られた。
ト配線基板が得られた。
第1図は本発明の実施例を示す一部断面説明図、第2図
は本発明の実施例を示す要部説明図、第3図は本発明の
実施例を示す一部断面斜視図である。 1・・・基板本体、2・・・信号組(パターン)、3・
・・GNDパターン、4・・・半田、5・・・放熱フィ
ン、6・・・半導体パッケージ、7・・・GND、8・
・・電源線パターン、9・・・スルーホール。 第 1 図 第 2 図
は本発明の実施例を示す要部説明図、第3図は本発明の
実施例を示す一部断面斜視図である。 1・・・基板本体、2・・・信号組(パターン)、3・
・・GNDパターン、4・・・半田、5・・・放熱フィ
ン、6・・・半導体パッケージ、7・・・GND、8・
・・電源線パターン、9・・・スルーホール。 第 1 図 第 2 図
Claims (1)
- 【特許請求の範囲】 1、内部配線を多層構造に構成したプリント配線基板に
おいて、当該基板内に形成した信号線パターンおよび電
源線パターン以外に、当該基板の厚さ方向に形成した導
体部を介して、該導体部下部のグランド部に接続したグ
ランドパターンを形成し、当該導体部の上部に連設して
かつ当該基板表面に放熱フィンを取付して成ることを特
徴とする多層プリント配線基板。 2、導体部が、基板にスルーホールを穿設し、該スルー
ホール内に半田を充填して形成して成る特許請求の範囲
第1項記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61146918A JPS634695A (ja) | 1986-06-25 | 1986-06-25 | 多層プリント配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61146918A JPS634695A (ja) | 1986-06-25 | 1986-06-25 | 多層プリント配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS634695A true JPS634695A (ja) | 1988-01-09 |
Family
ID=15418507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61146918A Pending JPS634695A (ja) | 1986-06-25 | 1986-06-25 | 多層プリント配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS634695A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02186694A (ja) * | 1989-01-13 | 1990-07-20 | Hitachi Ltd | 電子基板 |
US6329604B1 (en) | 1999-08-10 | 2001-12-11 | Nec Corporation | Multilayer printed circuit board |
KR20230024509A (ko) * | 2021-08-12 | 2023-02-21 | 한국생산기술연구원 | 2축 회전 경동 주조 장치 |
-
1986
- 1986-06-25 JP JP61146918A patent/JPS634695A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02186694A (ja) * | 1989-01-13 | 1990-07-20 | Hitachi Ltd | 電子基板 |
US6329604B1 (en) | 1999-08-10 | 2001-12-11 | Nec Corporation | Multilayer printed circuit board |
KR20230024509A (ko) * | 2021-08-12 | 2023-02-21 | 한국생산기술연구원 | 2축 회전 경동 주조 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002537655A (ja) | リードレスキャリア設計および構造 | |
JPH11233904A (ja) | 放熱構造プリント基板 | |
KR101008772B1 (ko) | 집적 회로 장치, 전자 회로 지지 기판 및 집적 회로와 히트싱크의 열적 접속 방법 | |
JPH06169189A (ja) | チップ形発熱部品及びその実装方法 | |
US11393737B2 (en) | Electronic equipment | |
JPS6158297A (ja) | 多層印刷配線板 | |
JPH03286590A (ja) | セラミック配線基板 | |
JP2005183559A (ja) | プリント配線板およびその製造方法 | |
JPS634695A (ja) | 多層プリント配線基板 | |
JPH07106721A (ja) | プリント回路板及びその放熱方法 | |
JP3931696B2 (ja) | 電子装置 | |
JPH07321471A (ja) | 多層基板 | |
JPH1093250A (ja) | プリント配線板の放熱構造 | |
JP3192245B2 (ja) | 放熱フィン取り付け方法 | |
JP5088939B2 (ja) | 積層基板 | |
JP3207248B2 (ja) | 半導体装置 | |
JPS6239032A (ja) | 電子素子用チツプキヤリア | |
JP2001168226A (ja) | 半導体パッケージ及び半導体装置 | |
JP2000315747A (ja) | 半導体パッケージ | |
JP2006135202A (ja) | 電子機器の放熱構造 | |
JP3153062B2 (ja) | 電子部品搭載用基板 | |
JPS634708B2 (ja) | ||
JP2005123432A (ja) | プリント配線基板、および電子機器 | |
JP2564645Y2 (ja) | 発熱部品を有する混成集積回路装置 | |
JPS5853854A (ja) | 高密度lsiパツケ−ジ |