JPH01293558A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01293558A
JPH01293558A JP12381388A JP12381388A JPH01293558A JP H01293558 A JPH01293558 A JP H01293558A JP 12381388 A JP12381388 A JP 12381388A JP 12381388 A JP12381388 A JP 12381388A JP H01293558 A JPH01293558 A JP H01293558A
Authority
JP
Japan
Prior art keywords
electrodes
pellet
signal
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12381388A
Other languages
English (en)
Inventor
Nobuaki Hirano
平野　信明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP12381388A priority Critical patent/JPH01293558A/ja
Publication of JPH01293558A publication Critical patent/JPH01293558A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特にロジック素子として用いら
れる半導体装置におけるノイズの低減に適用して有効な
技術に関する。
〔従来の技術〕
この種の高集積形半導体装置におけるパッケージ構造に
ついて説明されている例としては、昭和５８年マグロウ
ヒル社発行、ｒＶＬＳＩ　　ＴＥＣＨＮＯＬＯＧＹＪ　
Ｐ　５８１および日経マグロウヒル社、昭和５９年６月
１１日発行、「日経エレクトロニクス別冊、マイクロデ
バイセズＪＰ１３０〜Ｐ１４７がある。
上記両文献では、半導体ペレットの高集積化に対応した
近年のパッケージ技術等が詳細に説明されている。
上記文献のうち後者にも記載されているように、半導体
装置の高集積化・高機能化にともなって、外部に導出さ
れるリードピン数も増加し、これにともなって半導体ペ
レットまたはパッケージ基板等の基板の電極間のピッチ
も狭小となってきた。
特に、多数の信号の人出力が行なわれる論理素子ではこ
の傾向が高くなっていた。
〔発明が解決しようとする課題〕
ところが、上記のように信号電極同士の距離が短小化し
た場合、クロストークノイズ（結合雑音：　Ｖｃｏｕｐ
ｌｅｄ　）が大きな問題となることが本発明者によって
見い出された。
このクロストークノイズは、信号線間の相互インダクタ
ンスと相互キャパシタンスによって誘導されるノイズで
あり、下記のような特性を有している。
Ｖｃｏｕｐｌｅｄ　ｏｃ　　ｌ　／　ｒ”上式において
、ｒは信号電極間の距離である。
上式からも明かなように、信号電極間の距離ｒが狭小と
なることによってクロストークノイズは増大する。クロ
ストークノイズの増大にともない、半導体装置が誤動作
する確率が高くなり、素子の演算信頼性の低下を来すこ
とにもなる。
さらに、上記第２の文献のＰ２Ｓ５において説明されて
いるように、このクロストークノイズは信号速度の高速
化に比例して増大する特性をも有している。
したがって、高速な論理演算を行なう高集積形の半導体
装置では信号電極間のクロストークノイズの低減が必須
となる。
上記クロストークノイズを低減するためには、まず信号
電極の間隔を長く確保することが考えられるが、高集積
化・小形化した半導体ペレットおよびパッケージ構造で
はパッド間ピッチおよびリードビンピッチを広くとるこ
とは困難となっていた。
また、複数の信号電極の中から選択的に信号の人出力を
行なうことも考えられるが、信号の入出力本数が増加し
た場合には限界があった。さらに、高電位と低電位との
間の電位差を大きくとり、クロストークノイズに対する
影響を抑制することも考えられるが、動作電圧の変更に
より製品の汎用性が低下する問題があった。
本発明は、上記課題に着目してなされたものであり、そ
の目的は、簡易な電極配列の変更で信号電極間における
クロストークノイズを低減し、半導体装置の作動信頼性
を高めることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、概ね次の通りである。
すなわち、半導体ペレット又は該半導体ペレットと導通
された基板において信号電極の間に電源電極が配列され
た電極群を備えた半導体装置構造とするものである。
〔作用〕
上記した手段によれば、信号電極の配置を僅かに変更す
るのみで、信号電極相互の距離を実質的に長く確保でき
、信号電極間の距離ｒの２乗に反比例するクロストーク
ノイズを低減でき、半導体装置の動作信頼性を高めるこ
とができる。
〔実施例１〕 第１図は本発明による一実施例である半導体装置におけ
る半導体ペレットのバンプ電極の配列状態を示す説明図
、第２図は本実施例の半導体装置の全体構造を示す断面
図、第３図はバンプ電極の形成状態を示す拡大断面図で
ある。
本実施例の半導体装置１は、第２図に示されるように、
配線基板１０上に装着された半導体ペレット２の収容さ
れる空間Ｓがセラミックからなるパッケージ基板３、枠
状部材４およびキャップ５によって封止されている気密
封止形の半導体装置であり、上記パッケージ基板３の裏
面よりリードビン６の突出されたビン・グリッド・アレ
イ構造を有している。
半導体ペレット２はたとえばシリコン（Ｓｉ）からなる
半導体ウェハ（図示せず）に拡散工程等を経て所定の回
路領域を形成した後、これを回路領域毎に分割して得ら
れるものであり、回路形成領域面７側には第１図に示さ
れるように複数のバンプ電極８が形成されている。当該
バンプ電極８は、第３図に示すようにたとえばアルミニ
ウム等の導電性金属からなるパッド１１の主面に半田等
の合金を球状に突出させて形成されたものであり、当該
バンプ電極８を介して、半導体ペレット２と対面される
配線基板１０と接続されている。したがって、上記バン
プ電極８は、配線基板１０との導通手段および半導体ペ
レット２の保持手段として機能している。
本実施例において、上記バンプ電極８は、第１図に示さ
れるように、半導体ペレット２０回路形成領域面７のほ
ぼ全域にわたってマトリクス状に配置形成されている。
半導体ペレット２について、例えば当該ペレット上の回
路がロジックとして機能する場合、電源電圧の印加とと
もに多数の入出力信号を取り出す必要がある。したがっ
て、バンプ電極８についても、大別して電源電圧の供給
のためのものと信号入出力のためのものとが必要となる
。上記第１図において、８ａは電源電圧印加用の電源バ
ンプ電極であり、８ｂは信号の入出力用の信号バンプ電
極である。
この第１図からも明かなように、本実施例における各バ
ンプ電極８の配置は信号バンプ電極８ｂと電源バンプ電
極８ａとが交互に配列された状態となっている。この点
について、従来のこの種の半導体ペレット４２における
バンプ電極４８の配列状態は第４図に示す通りであり、
電源バンプ電極４８ａは回路形成領域面７のほぼ中央に
集中されて形成されており、この群状態の電源バンプ電
極４８ａの周囲を取り囲むようにして信号バンプ電極４
８ｂが群状態で配列されている。
この点について、本実施例では第１図に示されるように
、縦横方向において信号バンプ８ｂ同士の間に電源バン
プ電極８ａが介設されている。
そのため、信号バンプ電極８ｂ相互の最短距離は斜め方
向においてｒ４となる。
したがって、信号電極間の距離ｒの２乗に反比例するク
ロストークノズルはｒ−４ｒＪ２となることにより、従
来製品の約１／２にまで低減される。
上記各バンプ電極８は、配線基板１０に形成された図示
されないメタライズ配線と導通されており、該メタライ
ズ配線はさらに公知のワイヤボンディング技術で張設さ
れたワイヤ９によってパッケージ基板３の裏面より外部
に突出されるリードし゛ン６と導通されている。本実施
例では、上記パッケージ基板３の裏面におけるリードピ
ン６の配列も、上記バンプ電極８の配列に対応して信号
入出力用のピンの間に電源用のピンが介在される構造と
なっている。
したがって、上記と同様に、リードピン６間におけるク
ロストークノイズも有効に抑制されている。
〔実施例２〕 第５図は本発明の実施例２によるボンディングパッドの
配列状態を示す説明図、第６図はこの半導体装置の全体
構造を示す断面図、第７図は上記第５図に対応した従来
技術の半導体ペレットにおけるボンディングパッドの配
列状態を示す説明図である。
本実施例の半導体装置２１は、半導体ペレット２２がエ
ポキシ樹脂等の合成樹脂からなるパッケージ本体２３に
より封止された樹脂モールド形の半導体装置であり、合
成樹脂により形成されたパッケージ本体２３の２側面か
らそれぞれリード２６の折曲形成されたデ二アル・イン
・ラインパッケージ（ＤＩＰ）構造のものである。
本実施例２にふける半導体ペレット２２では、回路形成
領域面２７において、その周縁近傍に沿って四角形状の
ボンディングパッド２８が形成されている。このボンデ
ィングパッド２８においても、大別して電源パッド２８
ａと信号パッド２８ｂとがある。この点について、従来
の半導体ペレット７２では、第７図に示されるように、
回路形成領域面２７の比較的隅部近傍において電源パッ
ド７８ａが集中配置されていたため、その他の部位では
信号パッド７８ｂ同士が隣設された状態となっていた。
この点について本実施例２によれば、第５図に示すよう
に１扉バッド２８ａと信号パッド２８ｂとが交互に配設
されている。したがって、信号パッド２８ｂ同士が隣合
うことがなく、信号パッド２８ｂ間には必ず所定の距離
２ｒが保持されている。このため、実施例１と同様に、
信号パッド２８ｂ間の距離を実質的にｒ→２ｒとするこ
とができ、クロストークノイズを大幅に低減できる。
上記各ボンディングパッド２８は、公知のワイヤボンデ
ィング技術によってワイヤ３０を介してリード２６と結
線され、これにより半導体ペレット２２に対して電源電
圧の印加、および信号の入出力が実現されている。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、上記各実施例
ではそれぞれ信号電極と電源電極とを交互に配置した場
合について説明したが、信号本数の少ない製品において
は、各信号電極間に複数の電源電極群を介在させた電極
配列としてもよい。
以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるＰＧＡおよびＤＩＰ形
のパッケージ構造を有する半導体装置に適用した場合に
ついて説明したが、これに限定されるものではなく、た
とえばフラットパッケージ構造等、如何なるパッケージ
構造の半導体装置にも適用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、半導体ペレット又は該半導体ペレットと導通
された基板において信号電極の間に電源電極が配列され
た電極群を備えた半導体装置構造とすることによって、
信号電極の配置を僅かに変更するのみで、信号電場相互
の距離を実質的に長く確保でき、信号電極間の距離ｒの
２乗に反比例するクロストークノイズを低減でき、半導
体装置の動作信頼性を高めることができる。
【図面の簡単な説明】
第１図は、本発明による一実施例である半導体装置にお
ける半導体ペレットのバンプ電極の配列状態を示す説明
図、 第２図は、実施例１の半導体装置の全体構造を示す断面
図、 第３図は、実施例１のバンプ電極の形成状態を示す拡大
断面図、 第４図は、第１図に対応した従来技術の半導体ペレット
におけるバンプ電極の配列状態を示す説明図、 第５図は、本発明の実施例２によるボンディングパッド
の配列状態を示す説明図、 第６図は、実施例２の半導体装置の全体構造を示す断面
図、 第７図は、第５図に対応した従来技術の半導体ペレット
におけるバンプ電極の配列状態を示す説明図である。 １・・・半導体装置、２・・・半導体ペレット、３・・
・パッケージ基板、４・・・枠状部材、５・・・キャッ
プ、６・・・リードピン、７・・・回路形成領域面、８
・・・バンプ電極、８ａ・・・電源バンプ電極、８ｂ・
・・信号バンプ電極、９・・・ワイヤ、ｌＯ・・・配線
基板、１１・・・パッド、２１・・・半導体装置、２２
・・・半導体ペレット、２３・・・パッケージ本体、２
６・・・リード、２７・・・回路形成領域面、２８・・
・ボンディングパッド、２８ａ・・・電源パッド、２８
ｂ・・・信号パッド、３０・・・ワイヤ、４２・・・半
導体ペレット、４８・・・バンプ電極、４８ａ・・・電
源バンプ電極、４８ｂ・・・信号バンプ電極、７８・・
・ボンディングバツドロ

Claims (1)

  1. 【特許請求の範囲】 １、半導体ペレット又は該半導体ペレットと導通された
    基板において信号電極の間に電源電極が配列された電極
    群を備えた半導体装置。 ２、上記電極が半導体ペレット又は基板に形成されたボ
    ンディングパッドであることを特徴とする請求項１記載
    の半導体装置。 ３、上記電極が半導体ペレット又は基板に形成されたバ
    ンプ電極であることを特徴とする請求項１記載の半導体
    装置。 ４、上記電極が基板より突出形成されたリードピンであ
    ることを特徴とする請求項１記載の半導体装置。
JP12381388A 1988-05-23 1988-05-23 半導体装置 Pending JPH01293558A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12381388A JPH01293558A (ja) 1988-05-23 1988-05-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12381388A JPH01293558A (ja) 1988-05-23 1988-05-23 半導体装置

Publications (1)

Publication Number Publication Date
JPH01293558A true JPH01293558A (ja) 1989-11-27

Family

ID=14869974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12381388A Pending JPH01293558A (ja) 1988-05-23 1988-05-23 半導体装置

Country Status (1)

Country Link
JP (1) JPH01293558A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006018939A1 (ja) * 2004-08-20 2006-02-23 Rohm Co., Ltd 半導体装置およびそれを用いた電源装置、ならびに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006018939A1 (ja) * 2004-08-20 2006-02-23 Rohm Co., Ltd 半導体装置およびそれを用いた電源装置、ならびに電子機器

Similar Documents

Publication Publication Date Title
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US8466564B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
US6291898B1 (en) Ball grid array package
KR940007649B1 (ko) 반도체 패키지
JP2002134685A (ja) 集積回路装置
JP2001156251A (ja) 半導体装置
JPH0513663A (ja) 半導体装置と半導体チツプの実装方法
JPH01293558A (ja) 半導体装置
KR20010062929A (ko) 적층 칩 패키지
KR100635386B1 (ko) 고속 신호 처리가 가능한 반도체 칩 패키지
JPS59139660A (ja) 半導体装置
JPH0382066A (ja) 半導体装置
JPH0661289A (ja) 半導体パッケージ及びこれを用いた半導体モジュール
JPS6352457A (ja) 半導体装置
KR100363057B1 (ko) 반도체 장치
CN112736053A (zh) 芯片封装模块
JPH02210858A (ja) 半導体装置
JP3260422B2 (ja) Ｉｃパッケージ
JPH1174302A (ja) 樹脂封止型半導体装置
KR960004090B1 (ko) 반도체 패키지
JPS6245159A (ja) 半導体装置
KR20010065753A (ko) 접지링을 갖는 비지에이 패키지
JPH0645514A (ja) 混成集積回路
KR19990056764A (ko) 볼 그리드 어레이 패키지
JPH01228156A (ja) 混成集積回路装置