CN112736053A - 芯片封装模块 - Google Patents

芯片封装模块 Download PDF

Info

Publication number
CN112736053A
CN112736053A CN201910972638.4A CN201910972638A CN112736053A CN 112736053 A CN112736053 A CN 112736053A CN 201910972638 A CN201910972638 A CN 201910972638A CN 112736053 A CN112736053 A CN 112736053A
Authority
CN
China
Prior art keywords
chip
pads
signal
region
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910972638.4A
Other languages
English (en)
Inventor
钟胜峰
朱正伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201910972638.4A priority Critical patent/CN112736053A/zh
Publication of CN112736053A publication Critical patent/CN112736053A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0913—Square or rectangular array
    • H01L2224/09132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions

Abstract

本公开涉及一种芯片封装模块。所述芯片封装模块包括封装基板、芯片以及导电连接组装件。芯片设置在封装基板上。芯片具有第一表面以及与第一表面相反的第二表面。第一表面被区分为第一区域、第二区域以及第三区域。第二区域位于第一区域与第三区域之间。芯片包括倒装芯片焊盘组、引线结合焊盘组及信号焊盘组。倒装芯片焊盘组位于第一区域，引线结合焊盘组位于第三区域，而信号焊盘组位于第二区域。导电连接组装件电气连接于芯片与封装基板之间。倒装芯片焊盘组以及引线结合焊盘组两者中的其中一个与导电连接组装件电气且实体地连接，而另一个不与导电连接组装件实体地连接。

Description

芯片封装模块
技术领域
本公开涉及一种芯片封装模块，特别是涉及一种可根据实际需求选择倒装芯片封装(flip-chip package)技术与引线结合封装(wire-bonding package)技术的芯片封装模块。
背景技术
目前，引线结合封装(wire-bonding package)技术与倒装芯片封装(flip-chippackage)被广泛应用于封装集成电路芯片(IC chip)，而形成电子组件封装结构。
利用引线结合封装技术的成本较低，但利用引线结合封装技术封装后的电子组件封装结构具有较大的尺寸。另外，且在传输信号时，多条焊线的间距过于密集，较容易产生串扰，而使噪声增加。
相比较之下，利用倒装芯片封装技术的成本虽然较高，但电子组件封装结构的体积较小。此外集成电路芯片与封装用的导线基板之间的传输距离较小，噪声较少，而可具有较好的信号传输质量。因此，较高端的产品通常会应用倒装芯片封装技术，而较中低端的产品通常会应用引线结合封装技术。
高端产品与中低端产品中可能会使用相同规格的集成电路芯片。然而，对于应用倒装芯片封装技术或者应用引线结合封装技术而言，集成电路芯片的多个焊盘的配置方式并不相同。进一步而言，用以配合倒装芯片封装技术的集成电路芯片的多个焊盘中，多个电源焊盘以及多个接地焊盘通常会分布在集成电路芯片的中央区域。相比较之下，用以配合倒装芯片封装技术的集成电路芯片的多个焊盘中，多个电源焊盘以及多个接地焊盘通常会分布在集成电路芯片的中央区域。
也就是说，在现有技术中，用以配合倒装芯片封装技术的集成电路芯片的焊盘配置方式，无法与引线结合封装技术兼容，反之亦然。如此，将限制集成电路芯片在应用端的弹性。
发明内容
本公开所要解决的技术问题在于，针对现有技术的不足提供一种芯片封装模块，其包括可根据实际需求来选择倒装芯片封装(flip-chip package)技术或引线结合封装(wire-bonding package)技术的芯片。
为了解决上述的技术问题，本公开所采用的其中一种技术方案是，提供一种芯片封装模块，其包括封装基板、芯片以及导电连接组装件。芯片设置在封装基板上。芯片具有第一表面以及与第一表面相反的第二表面。第一表面被区分为第一区域、第二区域以及第三区域。第二区域位于第一区域与第三区域之间。芯片包括倒装芯片焊盘组、引线结合焊盘组及信号焊盘组。倒装芯片焊盘组位于第一区域，引线结合焊盘组位于第三区域，而信号焊盘组位于第二区域。导电连接组装件电气连接在芯片与封装基板之间。倒装芯片焊盘组以及引线结合焊盘组两者中的其中一个与导电连接组装件电气且实体地连接，而另一个不与导电连接组装件实体地连接。
本公开的技术方案的有益效果至少在于，本公开所提供的芯片封装模块，其能通过“芯片包括倒装芯片焊盘组、引线结合焊盘组以及信号焊盘组”以及“倒装芯片焊盘组以及引线结合焊盘组两者中的其中一个与导电连接组装件电气且实体地连接，而另一个不与导电连接组装件实体地连接”的技术方案，使芯片封装模块可根据其所应用的领域，来选择利用倒装芯片封装技术或引线结合封装技术，可进一步增加芯片在应用端的弹性。
为了更进一步了解本公开的特征及技术内容，请参阅以下有关本公开的具体实施方式与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本公开加以限制。
附图说明
图1为根据本公开的实施例的芯片的俯视示意图。
图2为图1的芯片在区域II的局部放大示意图。
图3为图1的芯片的局部侧视示意图。
图4为根据本公开的另一实施例的芯片的局部放大示意图。
图5为根据本公开的第一实施例的芯片封装模块的局部侧视示意图。
图6为根据本公开第二实施例的芯片封装模块的局部侧视示意图。
具体实施方式
以下是通过特定的具体实施例来说明本公开有关“芯片封装模块”的实施方式，本领域技术人员可从本说明书所公开的内容了解本公开的优点与效果。本公开可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本公开的构思下进行各种修改与变更。另外，本公开的附图仅为简单示意说明，并非依实际尺寸的描绘，特此事先声明。以下的实施方式将进一步详细说明本公开的相关技术内容，但所公开的内容并非用以限制本公开的保护范围。
应当可以理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种组件或者信号，但这些组件或者信号不应受这些术语的限制。这些术语主要是用以区分一个组件与另一个组件，或者一个信号与另一个信号。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
请参阅图1至图3。图1为根据本公开的实施例的芯片的俯视示意图。图2为图1的芯片在区域II的局部放大示意图。图3为图1的芯片的局部侧视示意图。
如图1与图3所示，本公开的实施例的芯片1具有第一表面1a以及与第一表面1a相反的第二表面1b。请再参照图1，芯片1的第一表面1a从中心到边缘(径向方向)可被区分为第一区域A1、第二区域A2以及第三区域A3。
如图1所示，第一区域A1是位于第一表面1a的中央区域，第二区域A2围绕第一区域A1，且第三区域A3围绕第二区域A2。也就是说，第二区域A2是位于第一区域A1与第三区域A3之间。
参照图2，芯片1还包括倒装芯片焊盘组10、信号焊盘组11以及引线结合焊盘组12。倒装芯片焊盘组10是位于第一区域A1，并且包括多个焊盘。进一步而言，倒装芯片焊盘组10包括排成多个组的多个倒装芯片电源焊盘P1以及多个倒装芯片接地焊盘G1。
进一步而言，多个倒装芯片电源焊盘P1沿着第一方向D1排成至少一行(图2绘示两行为例)，而多个倒装芯片接地焊盘G1沿着第一方向D1排列成另一行。在实施例中，多行倒装芯片电源焊盘P1与多行倒装芯片接地焊盘G1是交替地设置在整个第一区域A1内。
在本实施例中，每两行倒装芯片电源焊盘P1之间设有一行倒装芯片接地焊盘G1。也就是说，在第二方向D2上，任两个倒装芯片电源焊盘P1之间设有一个倒装芯片接地焊盘G1。须说明的是，图2中所绘示的倒装芯片焊盘组10仅是作为举例，并非用以限制本公开。多个倒装芯片电源焊盘P1以及多个倒装芯片接地焊盘G1的数量以及排列方式可以根据实际需求而进行调整。
请先参照图4，显示本公开的另一实施例的芯片的局部放大示意图。在本实施例的倒装芯片焊盘组10中，多个倒装芯片电源焊盘P1与多个倒装芯片接地焊盘G1的排列方式与图2所绘示的实施例不同。具体而言，如图4所示，在倒装芯片焊盘组10中，其中两行倒装芯片电源焊盘P1彼此相邻。在另一实施例中，在倒装芯片焊盘组10中，也可以是其中两行倒装芯片接地焊盘G1彼此相邻。
因此，只要多个倒装芯片电源焊盘P1以及多个倒装芯片接地焊盘G1可与倒装芯片封装技术兼容，本公开并不限制多个倒装芯片电源焊盘P1以及多个倒装芯片接地焊盘G1的排列方式。
请再参照图2，信号焊盘组11设置在第二区域A2，且包括多个信号焊盘S。多个信号焊盘S围绕第一区域A1的周围排列。在图2所示实施例中，多个信号焊盘S在第一区域A1的其中一侧排成三列，但并非用以限制本公开。在其他实施例中，信号焊盘S的数量以及排列方式也可以根据芯片1的功能以及尺寸而调整。
举例而言，多个信号焊盘S可被指定为不同的信号连接端，如：接入电压端(VCC)、工作电压端(VDD)或者公共接地端电压(VSS)、电源、时钟信号端(clock)、地址信号端(address signals)等等。
值得说明的是，信号焊盘组11中的多个信号焊盘S的配置需可兼容于倒装芯片封装技术以及引线结合封装技术。一般而言，在倒装芯片封装技术中，两相邻的焊盘之间的间距可以较窄，而在引线结合封装技术中，两相邻的焊盘之间的间距需较宽。据此，为了使多个信号焊盘S的配置能够兼容于倒装芯片封装技术以及引线结合封装技术，在同一列中的两相邻的信号焊盘S之间的间距d2可以以符合引线结合封装技术的要求为主。
因此，在同一列中的两相邻的信号焊盘S之间的间距d2可以大于在同一列中的任意两个相邻的倒装芯片接地焊盘G1(或者倒装芯片电源焊盘P1)之间的间距d1。前述的间距，可以被定义为其中一个焊盘(如：信号焊盘S)的几何中心与相邻的焊盘(如：另一个信号焊盘S)的几何中心之间的最短距离。另外，在第二区域A2中，相邻两行之间的行距d2也可以大于在第一区域A1中相邻两行之间的行距L1。
请继续参照图2，引线结合焊盘组12包括多个引线结合电源焊盘P2以及多个引线结合接地焊盘G2，多个引线结合接地焊盘G2沿着芯片1的其中一侧边缘排成第一行。另外，多个引线结合电源焊盘P2沿着侧边缘排成第二行，其中第二行是位于第一行的内侧，也就是较远离芯片1的侧边缘。
在另一实施例中，第一行与第二行的位置也可以对调。也就是说，引线结合接地焊盘G2的位置较远离芯片1的侧边缘，而引线结合电源焊盘P2的位置较靠近芯片1的侧边缘。
须说明的是，图2仅绘示芯片1的局部区域来进行说明。实际上多个引线结合接地焊盘G2以及多个引线结合电源焊盘P2可以沿着芯片1的整个边缘排列，并围绕第二区域A2。
在本实施例中，两相邻的引线结合电源焊盘P2与引线结合接地焊盘G2可以相互错开。如图2所示，其中一个引线结合电源焊盘P2的几何中心与最靠近其的引线结合接地焊盘G2的几何中心的连线与第二方向D2不平行。
两个相邻的引线结合接地焊盘G2之间的间距d3可以与两相邻的引线结合电源焊盘P2之间的间距相同或大致相同。值得注意的是，引线结合焊盘组12的配置可以符合引线结合封装技术的需求，因此两个相邻的引线结合接地焊盘G2之间的间距d3可以大于两相邻的倒装芯片接地焊盘G1之间的间距d1。
除此之外，在第三区域A3中，相邻两行(第一行与第二行)之间的行距L3也可以大于在第一区域A1中相邻两行之间的行距L1。
基于上述，本公开的实施例所提供的芯片1可适用于倒装芯片封装技术以及引线结合封装技术。请参照图5，图5显示利用倒装芯片封装技术封装芯片1之后，所形成的芯片封装模块M1的局部侧视示意图。芯片封装模块M1包括芯片1、封装基板2、导电连接组装件3以及封装层4。封装基板2包括支撑面2a以及与支撑面2a相反的底面2b。
封装基板2可以是电路基板、陶瓷基板、金属基板或者是复合材基板。在本实施例中，封装基板2为电路基板，在封装基板2内已预先配置多条线路(图未示)，支撑面2a上设置有多个焊盘20G、20P、20S，并且底面2b上设置有多个焊球21。具体而言，多个焊盘20G、20P、20S以及多个焊球21可以通过配置在封装基板2内的多条线路而电气连接。
多个焊盘20G、20P、20S可包括多个电源焊盘20P、多个接地焊盘20G以及多个信号焊盘20S。在本实施例中，封装基板2的多个焊盘20G、20P、20S、多条线路以及多个焊球21的设置可以符合倒装芯片封装技术的要求。
进一步而言，如图5所示，封装基板2的支撑面2a定义出芯片默认区20a，而多个焊盘20G、20P、20S可以位于芯片默认区20a内。当芯片1设置在封装基板2上时，以第一表面1a朝向封装基板2设置，也就是以倒装芯片方式设置在封装基板2上。多个电源焊盘20P、多个接地焊盘20G以及多个信号焊盘20S都位于芯片1的正下方。
另外，在本实施例中，多个电源焊盘20P以及多个接地焊盘20G也可以排列成多个组。进一步而言，多个电源焊盘20P的位置可以分别对应于多个倒装芯片电源焊盘P1的位置，且多个接地焊盘20G的位置可以分别对应于多个倒装芯片接地焊盘G1的位置。相似地，多个信号焊盘20S的位置可以对应于芯片1的第二区域A2，并且分别对应于多个信号焊盘S的位置。
当芯片1设置在封装基板2上时，可通过导电连接组装件3电气连接到封装基板2。在本实施例中，导电连接组装件3是与倒装芯片焊盘组10电气且实体地连接，而不与引线结合焊盘组12实体地连接。也就是说，在利用倒装芯片封装技术来封装芯片1时，芯片1的多个引线结合电源焊盘P2以及多个引线结合接地焊盘G2都是虚设焊盘。
另外，根据使用倒装芯片封装技术还是使用引线结合封装技术，本实施例的导电连接组装件3可以包括多个(导电)凸块或多条导线。在图5的实施例中，导电连接组装件3包括多个电源凸块30P、多个接地凸块30G以及多个信号凸块30S。
每一个电源凸块30P连接在对应的电源焊盘20P与对应的倒装芯片电源焊盘P1之间，并且每一个接地凸块30G连接在对应的接地焊盘20G与对应的倒装芯片接地焊盘G1之间。每一个信号凸块30S连接在对应的信号焊盘20S与对应的信号焊盘S之间。如此，芯片1可通过导电连接组装件3固定并电气连接到封装基板2。封装层4覆盖芯片1以及封装基板2的支撑面2a，以保护芯片。
请参照图6，图6显示利用引线结合封装技术封装芯片1之后，所形成的芯片封装模块M2的局部侧视示意图。
芯片封装模块M2包括芯片1、封装基板2、导电连接组装件3’以及封装层4。本实施例中，封装基板2的多个焊盘20G、20P、20S、多条线路以及多个焊球21的配置可以符合引线结合封装的要求。因此，多个焊盘20G、20P、20S(包括多个电源焊盘20P、多个接地焊盘20G以及多个信号焊盘20S)可以设置在芯片默认区20a之外，并围绕芯片默认区20a设置。
在实施例中，在设置于封装基板2的底面2b上的多个焊球21中，有一部分焊球21可以电气连接到电源焊盘20P以及接地焊盘20G，并且这些焊球21的位置可以与芯片默认区20a的位置上下重迭。因此，与信号焊盘20S相比较而言，封装基板2的电源焊盘20P以及接地焊盘20G的位置可以较靠近芯片默认区20a。
当芯片1设置在封装基板2上时，是以第二表面1b朝向封装基板2设置。也就是说，在本实施例中，芯片1的设置方向是与图5的实施例相反，是以第一表面1a朝上设置。此外，本公开实施例的芯片封装模块M2还包括胶层5，且胶层5位于芯片1以及封装基板2之间，以使芯片1可固定在封装基板2上。
另外，如图6所示，任一信号焊盘20S与芯片1之间的最短距离大于任一电源焊盘20P与芯片1之间的最短距离。另外，任一信号焊盘20S与芯片1之间的最短距离也可以大于任一接地焊盘20G与芯片1之间的最短距离。只要符合前述条件，电源焊盘20P与接地焊盘20G的配置位置也可以相互对调，本公开对此无特别限制。
当芯片1设置在封装基板2上时，可通过导电连接组装件3’电气连接到封装基板2。与图5的实施例不同的是，在本实施例中，导电连接组装件3’是与引线结合焊盘组12电气且实体地连接，而不与倒装芯片焊盘组10实体地连接。也就是说，在利用引线结合封装技术来封装芯片1时，芯片1的多个倒装芯片电源焊盘P1以及多个倒装芯片接地焊盘G1都是虚设焊盘。
另外，在图6的实施例中，导电连接组装件3’包括多个电源导线30P’、多个接地导线30G’以及多个信号导线30S’。每一条电源导线30P’连接在对应的电源焊盘20P与对应的引线结合电源焊盘P2之间，并且每一条接地导线30G’连接在对应的接地焊盘20G与对应的引线结合接地焊盘G2之间。相似地，每一条信号导线30S’连接在对应的信号焊盘20S与对应的信号焊盘S之间。如此，芯片1可通过导电连接组装件3’电气连接到封装基板2，并通过封装基板2上的多个焊球21而电气连接到外部控制电路。
值得注意的是，不论是利用倒装芯片封装技术还是引线结合封装技术，芯片1的信号焊盘组11都可以电气连接到导电连接组装件3(3’)。也就是说，当芯片1以倒装芯片方式与封装基板2接合时，多个信号焊盘S可以分别连接到多个信号凸块30S，以分别电气连接到多个信号焊盘20S。当芯片1以引线结合方式与封装基板2接合时，多个信号焊盘S可以分别连接到多条信号导线30S’，以分别电气连接到多个信号焊盘20S。
本公开的技术方案的有益效果至少在于，本公开所提供的芯片封装模块M1、M2，其能通过“芯片1包括倒装芯片焊盘组10、引线结合焊盘组12以及信号焊盘组11”以及“倒装芯片焊盘组10以及引线结合焊盘组12两者中的其中一个与导电连接组装件3、3’电气且实体地连接，而另一个不与导电连接组装件3、3’实体地连接”的技术方案，使芯片封装模块M1、M2可根据其所应用的领域，来选择利用倒装芯片封装技术或引线结合封装技术，而进一步增加芯片1在应用端的弹性。也就是说，本公开的实施例所提供的芯片1可适用于两种不同的封装技术。
举例而言，可以根据实际需求，利用倒装芯片封装技术来封装本公开实施例的芯片1，来制造可应用于较高端电子产品中的芯片封装模块M1。另外，也可以利用引线结合封装技术来封装本公开实施例的芯片1，来制造可应用于较中端或低端电子产品中的芯片封装模块M2。
以上所公开的内容仅为本公开的优选的可行实施例，并非因此局限本公开的权利要求的保护范围，所以凡是运用本公开说明书及图式内容所做的等效技术变化，均包含于本公开的权利要求的保护范围内。

Claims (10)

1.一种芯片封装模块，包括：
封装基板：
芯片，其设置在所述封装基板上，其中，所述芯片具有第一表面以及与所述第一表面相反的第二表面，所述第一表面被区分为第一区域、第二区域以及第三区域，所述第二区域位于所述第一区域与所述第三区域之间，并且所述芯片包括：
倒装芯片焊盘组，其位于所述第一区域；
引线结合焊盘组，其位于所述第三区域；及
信号焊盘组，其位于所述第二区域；以及
导电连接组装件，其电气连接在所述芯片与所述封装基板之间，其中，所述倒装芯片焊盘组以及所述引线结合焊盘组两者中的其中一个与所述导电连接组装件电气且实体地连接，而另一个不与所述导电连接组装件实体地连接。
2.如权利要求1所述的芯片封装模块，其中，所述第一区域位于所述第一表面的中央区域，所述第二区域围绕所述第一区域，且所述第三区域围绕所述第二区域。
3.如权利要求1所述的芯片封装模块，其中，所述倒装芯片焊盘组包括排成多个组的多个倒装芯片电源焊盘以及多个倒装芯片接地焊盘，所述芯片以所述第一表面面向所述封装基板设置，所述封装基板包括多个电源焊盘、多个接地焊盘以及多个信号焊盘，并且多个所述电源焊盘、多个所述接地焊盘以及多个所述信号焊盘都设置在所述芯片正下方。
4.如权利要求3所述的芯片封装模块，其中，所述信号焊盘组包括多个信号焊盘，所述导电连接组装件与所述倒装芯片焊盘组电气且实体地连接，并且包括：
多个电源凸块，其中，每一所述电源凸块连接在对应的所述电源焊盘与对应的所述倒装芯片电源焊盘之间；
多个接地凸块，其中，每一所述接地凸块连接在对应的所述接地焊盘与对应的所述倒装芯片接地焊盘之间；以及
多个信号凸块，其中，每一所述信号凸块连接在对应的所述信号焊盘与对应的所述信号焊盘之间。
5.如权利要求1所述的芯片封装模块，其中，所述信号焊盘组包括多个信号焊盘，多个所述信号焊盘围绕所述第一区域的周围排列，所述倒装芯片焊盘组包括排成至少一列的多个倒装芯片接地焊盘，并且任意两个相邻的所述信号焊盘之间的间距大于任意两个相邻的所述倒装芯片接地焊盘之间的间距。
6.如权利要求1所述的芯片封装模块，其中，所述引线结合焊盘组包括多个引线结合电源焊盘以及多个引线结合接地焊盘，多个所述引线结合接地焊盘沿着所述芯片的其中一侧边缘排成第一行，多个所述引线结合电源焊盘沿着所述侧边缘排成第二行，并且两个相邻的所述引线结合电源焊盘与所述引线结合接地焊盘相互错开。
7.如权利要求6所述的芯片封装模块，其中，所述芯片以所述第二表面面向所述封装基板设置，所述封装基板包括多个电源焊盘、多个接地焊盘以及多个信号焊盘，并且多个所述电源焊盘、多个所述接地焊盘以及多个所述信号焊盘设置在所述芯片的周围；
其中，任一所述信号焊盘与所述芯片之间的最短距离大于任一所述电源焊盘与所述芯片之间的最短距离，并且任一所述信号焊盘与所述芯片之间的最短距离大于任一所述接地焊盘与所述芯片之间的最短距离。
8.如权利要求7所述的芯片封装模块，其中，所述信号焊盘组包括多个信号焊盘，所述导电连接组装件与所述引线结合焊盘组电气且实体地连接，并且所述导电连接组装件包括：
多个电源导线，其中，每一所述电源导线连接在对应的所述电源焊盘与对应的所述引线结合电源焊盘之间；
多个接地导线，其中，每一所述接地导线连接在对应的所述接地焊盘与对应的所述引线结合接地焊盘之间；以及
多个信号导线，其中，每一所述信号导线连接在对应的所述信号焊盘与对应的所述信号焊盘之间。
9.如权利要求1所述的芯片封装模块，其中，所述引线结合焊盘组包括多个引线结合接地焊盘以及多个引线结合电源焊盘，所述倒装芯片焊盘组包括多个倒装芯片接地焊盘以及多个倒装芯片电源焊盘，任意两个相邻的所述引线结合接地焊盘之间的间距大于任意两个相邻的所述倒装芯片接地焊盘之间的间距。
10.如权利要求1所述的芯片封装模块，其中，所述封装基板具有支撑面以及与所述支撑面相反的底面，所述芯片设置在所述支撑面上，并且所述封装基板包括设置在所述底面的多个焊球，并且所述导电连接组装件电气且实体地连接到所述信号焊盘组。
CN201910972638.4A 2019-10-14 2019-10-14 芯片封装模块 Pending CN112736053A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910972638.4A CN112736053A (zh) 2019-10-14 2019-10-14 芯片封装模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910972638.4A CN112736053A (zh) 2019-10-14 2019-10-14 芯片封装模块

Publications (1)

Publication Number Publication Date
CN112736053A true CN112736053A (zh) 2021-04-30

Family

ID=75588383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910972638.4A Pending CN112736053A (zh) 2019-10-14 2019-10-14 芯片封装模块

Country Status (1)

Country Link
CN (1) CN112736053A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050098886A1 (en) * 2003-11-08 2005-05-12 Chippac, Inc. Flip chip interconnection pad layout
CN1689154A (zh) * 2002-01-31 2005-10-26 汤姆森特许公司 倒装芯片管芯键合焊盘、管芯键合焊盘布局及布线优化
US20080179740A1 (en) * 2007-01-25 2008-07-31 Advanced Semiconductor Engineering, Inc. Package substrate, method of fabricating the same and chip package
CN104851863A (zh) * 2015-04-17 2015-08-19 华为技术有限公司 一种集成电路、引线键合封装芯片及倒装封装芯片
US20160148854A1 (en) * 2014-11-20 2016-05-26 Mediatek Inc. Packaging substrate with block-type via and semiconductor packages having the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1689154A (zh) * 2002-01-31 2005-10-26 汤姆森特许公司 倒装芯片管芯键合焊盘、管芯键合焊盘布局及布线优化
US20050098886A1 (en) * 2003-11-08 2005-05-12 Chippac, Inc. Flip chip interconnection pad layout
US20080179740A1 (en) * 2007-01-25 2008-07-31 Advanced Semiconductor Engineering, Inc. Package substrate, method of fabricating the same and chip package
US20160148854A1 (en) * 2014-11-20 2016-05-26 Mediatek Inc. Packaging substrate with block-type via and semiconductor packages having the same
CN104851863A (zh) * 2015-04-17 2015-08-19 华为技术有限公司 一种集成电路、引线键合封装芯片及倒装封装芯片

Similar Documents

Publication Publication Date Title
US8466564B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
US10134663B2 (en) Semiconductor device
US9461015B2 (en) Enhanced stacked microelectronic assemblies with central contacts
US7446420B1 (en) Through silicon via chip stack package capable of facilitating chip selection during device operation
US6232148B1 (en) Method and apparatus leads-between-chips
CN100511672C (zh) 芯片层叠型半导体装置
US20060113677A1 (en) Multi-chip module
KR20040014156A (ko) 반도체장치
TWI715234B (zh) 晶片封裝模組
US7550318B2 (en) Interconnect for improved die to substrate electrical coupling
CN100573858C (zh) 芯片封装体
KR101252305B1 (ko) 멀티칩 모듈
CN112736053A (zh) 芯片封装模块
JP2013125765A (ja) 半導体装置
US8441129B2 (en) Semiconductor device
CN113130473A (zh) 芯片封装结构
US11876067B2 (en) Semiconductor package and method of manufacturing the same
CN214542219U (zh) 覆晶封装结构
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
US8026615B2 (en) IC package reducing wiring layers on substrate and its carrier
US20230110997A1 (en) Semiconductor device
CN101150105A (zh) 半导体器件及其制造方法
US7999370B2 (en) Semiconductor chip capable of increased number of pads in limited region and semiconductor package using the same
CN118039613A (zh) 半导体器件
KR20060075432A (ko) 스택 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination