JP2000236040A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000236040A5 JP2000236040A5 JP1999036142A JP3614299A JP2000236040A5 JP 2000236040 A5 JP2000236040 A5 JP 2000236040A5 JP 1999036142 A JP1999036142 A JP 1999036142A JP 3614299 A JP3614299 A JP 3614299A JP 2000236040 A5 JP2000236040 A5 JP 2000236040A5
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- wiring board
- wirings
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims 19
- 239000004593 Epoxy Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 125000003700 epoxy group Chemical group 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- 230000000149 penetrating Effects 0.000 claims 1
- 230000002093 peripheral Effects 0.000 claims 1
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Claims (11)
- 互いに対向する第1主面及び第2主面と、複数の配線とを有する四角形状の配線基板と、
その主面に複数のボンディングパッドを有し、かつ前記配線基板の第1主面上に配置された半導体チップと、
前記複数のボンディングパッドと前記複数の配線とを夫々電気的に接続する複数のボンディングワイヤと、
前記配線基板の第2主面に配置され、かつ前記複数の配線に夫々電気的に接続された複数の外部端子とを有し、
前記複数の配線は、前記配線基板の第1の主面において、前記配線基板の周辺部から前記配線基板の中央部に向う方向に配置され、
前記複数の配線の各々は、互いに離間して配置された複数のワイヤ接続部を有し、
前記複数のボンディングワイヤの各々の一端部は、前記複数のボンディングパッドに接続され、前記複数のボンディングワイヤの各々の他端部は、前記複数の配線の各々が有する複数のワイヤ接続部の中の一つに接続され、
さらに前記半導体チップと前記複数のボンディングワイヤとを封止する樹脂体を有することを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、前記複数の配線の各々は、前記複数のワイヤ接続部間を電気的に接続する配線部を有し、
前記複数のワイヤ接続部の各々の幅は、前記配線部の幅よりも広いことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、前記複数のボンディングワイヤの各々の長さは、前記複数の配線の各々が有する前記複数のワイヤ接続部の間隔より短いことを特徴とする半導体装置。
- 請求項1に記載の半導体装置において、前記複数の外部端子は、バンプ電極であることを特徴とする半導体装置。
- 互いに対向する第1主面及び第2主面と、信号配線及び電源配線とを有する四角形状の配線基板と、
前記配線基板の第1主面上に配置された半導体チップであって、その主面に信号用ボンディングパッドと複数の電源用ボンディングパッドとを有する半導体チップと、
前記配線基板の第2主面上に配置され、かつ前記信号配線及び前記電源配線の夫々に電気的に接続された複数の外部端子とを有し、
前記信号配線及び電源配線の各々は、前記第1主面上に形成され、かつ互いに離間されて配置された複数のワイヤ接続部と、前記複数のワイヤ接続部間を電気的に接続する配線部を有し、
前記信号用ボンディングパッドは、前記信号配線の複数のワイヤ接続部の一つにボンディングワイヤにより電気的に接続され、
前記複数の電源用ボンディングパッドは、前記電源配線の複数のワイヤ接続部の各々に複数のボンディングワイヤにより電気的に共通接続されていることを特徴とする半導体装置。 - 請求項5に記載の半導体装置において、前記複数の外部端子はバンプ電極であり、前記配線基板はガラスエポキシ基板であることを特徴とする半導体装置。
- 請求項5に記載の半導体装置において、前記配線部は、前記第1主面上に形成され、前記複数のワイヤ接続部の各々の幅は、前記配線部より広いことを特徴とする半導体装置。
- 互いに対向する第1主面及び第2主面を有する四角形状の配線基板と、
前記配線基板の第1主面上であって、前記第1主面の周辺に沿って複数のワイヤ接続用パッドが列状に形成されて成るパッド列を複数列互いに並行して配置した複数列パッド群と、
前記配線基板の第1主面に形成され、前記複数列パッド群の各列を横切る方向に互いに並行して延在する複数の配線であって、夫々が前記複数列パッド群の各列の複数パッドの一つを電極的に共通接続して成る複数の配線と、
前記配線基板の第2主面に形成され、夫々が前記複数の配線と電気的接続されて成る複数の外部端子と、
前記配線基板の前記第1主面上に配置され、四角形状の半導体基板から成り、その主面に複数のボンディングパッドを有する半導体チップと、
前記半導体チップの前記複数のボンディングパッドを夫々前記複数の配線へ電気的接続するために、前記複数のボンディングパッドの夫々と、前記複数の配線の各配線に共通接続されたワイヤ接続用パッドの一つとの間を夫々電気的接続する複数のボンディングワイヤとを有することを特徴とする半導体装置。 - 請求項8に記載の半導体装置において、前記配線基板の第1主面において夫々が前記複数の外部端子の夫々と前記複数の配線の各々とを電気的接続するように、複数のランドからなるランド列が前記複数列パッド群の隣接パッド列間に配置されて成ることを特徴とする半導体装置。
- 請求項9に記載の半導体装置において、前記配線基板の第1主面において夫々が前記複数の外部端子の各々と前記複数の配線の各々とを電気的接続するように、前記複数列パッド群の最内側列より前記第1主面の中心部に近い領域にも複数のランドから成る他のランド列が配置されて成ることを特徴とする半導体装置。
- 請求項10に記載の半導体装置において、前記複数のランドの夫々は、前記配線基板の第1主面から第2主面へ貫通するスルーホールの中に形成された導体を介して前記外部端子へ電気的接続されて成ることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11036142A JP2000236040A (ja) | 1999-02-15 | 1999-02-15 | 半導体装置 |
US09/495,918 US6472749B1 (en) | 1999-02-15 | 2000-02-02 | Semiconductor device having a shortened wiring length to reduce the size of a chip |
US10/162,613 US6838767B2 (en) | 1999-02-15 | 2002-06-06 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11036142A JP2000236040A (ja) | 1999-02-15 | 1999-02-15 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000236040A JP2000236040A (ja) | 2000-08-29 |
JP2000236040A5 true JP2000236040A5 (ja) | 2005-06-16 |
Family
ID=12461554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11036142A Pending JP2000236040A (ja) | 1999-02-15 | 1999-02-15 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6472749B1 (ja) |
JP (1) | JP2000236040A (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW575949B (en) * | 2001-02-06 | 2004-02-11 | Hitachi Ltd | Mixed integrated circuit device, its manufacturing method and electronic apparatus |
JP4701563B2 (ja) * | 2001-08-23 | 2011-06-15 | 日本テキサス・インスツルメンツ株式会社 | 半導体チップ搭載基板及びそれを用いた半導体装置 |
US7061093B2 (en) * | 2001-09-07 | 2006-06-13 | Ricoh Company, Ltd. | Semiconductor device and voltage regulator |
US20030218246A1 (en) * | 2002-05-22 | 2003-11-27 | Hirofumi Abe | Semiconductor device passing large electric current |
JP4030363B2 (ja) * | 2002-06-25 | 2008-01-09 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4056360B2 (ja) * | 2002-11-08 | 2008-03-05 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
KR20060058108A (ko) * | 2003-08-08 | 2006-05-29 | 다우 코닝 코포레이션 | 액체 사출 성형법을 사용하여 전자 부품을 제조하는 방법 |
JP2005268575A (ja) * | 2004-03-19 | 2005-09-29 | Hitachi Ltd | 半導体装置 |
JP4137929B2 (ja) * | 2005-09-30 | 2008-08-20 | シャープ株式会社 | 半導体装置 |
JP4595823B2 (ja) * | 2006-01-24 | 2010-12-08 | 株式会社デンソー | ボールグリッドアレイ |
JP2009105139A (ja) * | 2007-10-22 | 2009-05-14 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
JP4973463B2 (ja) * | 2007-11-16 | 2012-07-11 | トヨタ自動車株式会社 | 半導体装置 |
WO2009081685A1 (ja) * | 2007-12-26 | 2009-07-02 | Murata Manufacturing Co., Ltd. | 部品実装基板およびその製造方法 |
JP2009295958A (ja) * | 2008-05-09 | 2009-12-17 | Panasonic Corp | 半導体装置 |
JP4991637B2 (ja) * | 2008-06-12 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
TWI406373B (zh) * | 2009-01-14 | 2013-08-21 | Advanced Semiconductor Eng | 可選擇線路之基板及覆晶接合結構 |
US20100289132A1 (en) * | 2009-05-13 | 2010-11-18 | Shih-Fu Huang | Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package |
TW201041105A (en) * | 2009-05-13 | 2010-11-16 | Advanced Semiconductor Eng | Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package |
US8367473B2 (en) * | 2009-05-13 | 2013-02-05 | Advanced Semiconductor Engineering, Inc. | Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof |
TWI425603B (zh) * | 2009-09-08 | 2014-02-01 | Advanced Semiconductor Eng | 晶片封裝體 |
US8786062B2 (en) | 2009-10-14 | 2014-07-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package and process for fabricating same |
US20110084372A1 (en) | 2009-10-14 | 2011-04-14 | Advanced Semiconductor Engineering, Inc. | Package carrier, semiconductor package, and process for fabricating same |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
JP2012084840A (ja) * | 2010-09-13 | 2012-04-26 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
KR101959923B1 (ko) * | 2012-07-30 | 2019-03-20 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR102007404B1 (ko) * | 2012-12-14 | 2019-08-05 | 엘지이노텍 주식회사 | 발광소자 패키지 |
US10861773B2 (en) * | 2017-08-30 | 2020-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method thereof |
JP7362380B2 (ja) * | 2019-09-12 | 2023-10-17 | キヤノン株式会社 | 配線基板及び半導体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62213261A (ja) * | 1986-03-14 | 1987-09-19 | Canon Inc | 長尺素子アレイ部材 |
JP3176542B2 (ja) * | 1995-10-25 | 2001-06-18 | シャープ株式会社 | 半導体装置及びその製造方法 |
JP3679199B2 (ja) * | 1996-07-30 | 2005-08-03 | 日本テキサス・インスツルメンツ株式会社 | 半導体パッケージ装置 |
TW345710B (en) * | 1996-07-31 | 1998-11-21 | Hitachi Chemical Co Ltd | Chip supporting substrate for semiconductor package, semiconductor package and process for manufacturing semiconductor package |
JPH1154658A (ja) * | 1997-07-30 | 1999-02-26 | Hitachi Ltd | 半導体装置及びその製造方法並びにフレーム構造体 |
JPH11186294A (ja) * | 1997-10-14 | 1999-07-09 | Sumitomo Metal Smi Electron Devices Inc | 半導体パッケージ及びその製造方法 |
JPH11204549A (ja) * | 1998-01-13 | 1999-07-30 | Citizen Watch Co Ltd | 半導体装置の製造方法 |
JPH11284006A (ja) * | 1998-03-31 | 1999-10-15 | Fujitsu Ltd | 半導体装置 |
US5903051A (en) * | 1998-04-03 | 1999-05-11 | Motorola, Inc. | Electronic component and method of manufacture |
JP3506211B2 (ja) * | 1998-05-28 | 2004-03-15 | シャープ株式会社 | 絶縁性配線基板及び樹脂封止型半導体装置 |
JP3310617B2 (ja) * | 1998-05-29 | 2002-08-05 | シャープ株式会社 | 樹脂封止型半導体装置及びその製造方法 |
JP3844032B2 (ja) * | 1998-07-14 | 2006-11-08 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその製造方法 |
US6242815B1 (en) * | 1999-12-07 | 2001-06-05 | Advanced Semiconductor Engineering, Inc. | Flexible substrate based ball grid array (BGA) package |
-
1999
- 1999-02-15 JP JP11036142A patent/JP2000236040A/ja active Pending
-
2000
- 2000-02-02 US US09/495,918 patent/US6472749B1/en not_active Expired - Fee Related
-
2002
- 2002-06-06 US US10/162,613 patent/US6838767B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000236040A5 (ja) | ||
US6291898B1 (en) | Ball grid array package | |
JP2007149977A5 (ja) | ||
KR950015727A (ko) | 반도체 장치 및 그 제조방법 | |
US7501709B1 (en) | BGA package with wiring schemes having reduced current loop paths to improve cross talk control and characteristic impedance | |
KR960026505A (ko) | 반도체 장치 및 그 제조방법 | |
US8637975B1 (en) | Semiconductor device having lead wires connecting bonding pads formed on opposite sides of a core region forming a shield area | |
JP2007235009A5 (ja) | ||
KR100299560B1 (ko) | 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리 | |
JP2001156251A (ja) | 半導体装置 | |
JPS6011462B2 (ja) | 半導体装置 | |
JP2002359316A5 (ja) | ||
KR20040037561A (ko) | 반도체패키지 | |
US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
US6674163B1 (en) | Package structure for a semiconductor device | |
JP3625714B2 (ja) | 半導体装置 | |
JPWO2021152021A5 (ja) | ||
KR100192756B1 (ko) | 볼 그리드 어레이 반도체 패키지의 구조 및 제조방법 | |
KR200198458Y1 (ko) | 반도체 패키지의 회로층 연결구조 | |
JP2993480B2 (ja) | 半導体装置 | |
JP2005150294A5 (ja) | ||
JPH0476211B2 (ja) | ||
KR970000974Y1 (ko) | 상호연결회로기판을 갖춘 반도체장치 | |
KR100206975B1 (ko) | 반도체 패키지 | |
US20030034559A1 (en) | Ball grid array package with electrically-conductive bridge |